CN110444510A - 一种硅基封装体 - Google Patents

一种硅基封装体 Download PDF

Info

Publication number
CN110444510A
CN110444510A CN201910587741.7A CN201910587741A CN110444510A CN 110444510 A CN110444510 A CN 110444510A CN 201910587741 A CN201910587741 A CN 201910587741A CN 110444510 A CN110444510 A CN 110444510A
Authority
CN
China
Prior art keywords
package body
silicon based
based package
interconnection layer
top cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910587741.7A
Other languages
English (en)
Other versions
CN110444510B (zh
Inventor
王明明
虞国新
张群力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Original Assignee
Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leihua Electronic Technology Research Institute Aviation Industry Corp of China filed Critical Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority to CN201910587741.7A priority Critical patent/CN110444510B/zh
Publication of CN110444510A publication Critical patent/CN110444510A/zh
Application granted granted Critical
Publication of CN110444510B publication Critical patent/CN110444510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的硅基封装体包括沿竖直方向堆叠的顶盖、互连层和两个或更多个基板，其中所述两个或更多个基板通过所述互连层彼此连接，所述顶盖位于所述硅基封装体的顶层并与所述两个或更多个基板中的最上层基板连接，所述顶盖和所述互连层由低阻硅制成，所述两个或更多个基板由高阻硅制成。该硅基封装体不要求互连层包含密集的通孔，减少了加工工序，降低了加工难度，克服了高阻硅互连层在高板厚/孔径比通孔制作方面的工艺难题。

Description

一种硅基封装体
技术领域
本发明属于微波电路、微电子技术，更具体地涉及一种具有复合型三维堆叠硅基结构的硅基封装体。
背景技术
现有的具有三维堆叠硅基结构的硅基封装体1多采用图1所示的结构，其包括沿竖直方向堆叠的顶盖14、互连层12以及两个或更多个基板11和13，其中两个或更多个基板11和13通过互连层12彼此连接，顶盖14位于硅基封装体的顶层并与两个或更多个基板中的最上层基板13连接，基板11、互连层12、基板13和顶盖14由高阻硅材料制成。为了实现上下基板的互连以及良好的通道隔离效果，互连层12包括密集的填充金属材料的通孔，如图2所示。现有硅基封装体的互连层中通孔的加工过程包括通孔刻蚀→绝缘层、阻挡层以及种子层生长→在通孔中填充金属材料→硅衬底减薄等步骤。
一般高阻硅材料电阻率为2500Ω·cm，可以等效于良的绝缘体。但互连层12和顶盖14采用高阻硅材料至少存在如下问题：
(1)当板厚/孔径比＞5的情况下，通孔给生产加工带来极大的困难；
(2)因为高阻硅材料为非金属材料，为了保证组件的气密性以及通道间的隔离度，就需要设置密集的通孔，更增加了加工的难度；
(3)顶盖14采用高阻硅材料，为了防止信号辐射以及对其他模块/设备的干扰，需要表面镀金属薄膜，隔离辐射信号，增加加工工序和加工成本。
发明内容
发明目的
通过提供一种包括由低阻硅制成的顶盖和互连层的硅基封装体，解决现有硅基封装体加工工序多、难度大的问题。
技术方案
本发明的硅基封装体包括沿竖直方向堆叠的顶盖、互连层和两个或更多个基板，其中所述两个或更多个基板通过所述互连层彼此连接，所述顶盖位于所述硅基封装体的顶层并与所述两个或更多个基板中的最上层基板连接，其特征在于，所述顶盖和所述互连层由低阻硅制成，所述两个或更多个基板由高阻硅制成。
在上述硅基封装体中，优选的，所述顶盖不包括在所述顶盖的表面上的金属镀膜。
在上述硅基封装体中，优选的，所述互连层包括环形通孔和位于所述环形通孔中的填充物。
在上述硅基封装体中，优选的，所述环形通孔选自圆环孔、椭圆环孔、方环孔、三角环孔、不规则环孔中的一种或多种。
在上述硅基封装体中，优选的，所述环形通孔的板厚/孔径比大于5。
在上述硅基封装体中，优选的，所述填充物是非导电的非金属。
在上述硅基封装体中，优选的，所述两个或更多个基板通过半导体键合工艺与所述互连层连接。
在上述硅基封装体中，优选的，所述顶盖通过半导体键合工艺与所述两个或更多个基板中的最上层基板连接。
本发明还提供一种小型化硅基集成组件，其中所述小型化硅基集成组件包括上述硅基封装体。
有益效果
在本发明的硅基封装体中，互连层、顶盖由低阻硅材料制成，与互连层、顶盖采用高阻硅材料的现有硅基封装体相比，本发明的硅基封装体至少具备如下优点：
(1)低阻硅材料电导率为1.43×105S·m-1，可以等效于良的金属导体，因此在腔体隔离方面具有很大的优势，不要求互连层包含密集的通孔，减少了加工工序，降低了加工难度；
(2)低阻硅材料在导电特性上可等效于良的金属导体，在通孔制作过程，采用深槽腐蚀、聚合物填充等步骤，简化了工艺流程，克服了高阻硅互连层在高板厚/孔径比通孔制作方面的工艺难题。
附图说明
下面将参考附图详细描述本发明的实施例，其中：
图1是现有硅基封装体的结构的示意图；
图2是现有硅基封装体的互连层的示意图；
图3是根据本发明的实施例的硅基封装体的互连层的示意图；
图4是沿图3的线A-A剖开的剖视图；
图5是根据本发明的实施例的硅基封装体的组合视图；
图6是根据本发明的实施例的硅基封装体的分解视图。
具体实施方式
图3-5示出了根据本发明的实施例的硅基封装体2，其中，图3是根据本发明的实施例的硅基封装体2的互连层22的示意图；图4是沿图3的线A-A剖开的剖视图；图5是根据本发明的实施例的硅基封装体2的组合视图。
如图3-5所示，本发明的硅基封装体2包括沿竖直方向堆叠的顶盖24、互连层22和两个或更多个基板21、23，其中所述两个或更多个基板21、23通过所述互连层22彼此连接，所述顶盖24位于所述硅基封装体2的顶层并与所述两个或更多个基板中的最上层基板23连接，所述顶盖24和所述互连层22由低阻硅制成，所述两个或更多个基板21、23由高阻硅制成。
在一个实施例中，所述顶盖24不包括在所述顶盖24的表面上的金属镀膜。
在另一个实施例中，所述互连层22包括环形通孔和位于所述环形通孔中的填充物。虽然在本实施例中，环形通孔被示出为圆环孔，但不限于此，环形通孔也可以是椭圆环孔、方环孔、三角环孔、不规则环孔中的一种或多种。所述环形通孔的板厚/孔径比可根据硅基封装体的性能进行调节，在一个实施例中，所述环形通孔的板厚/孔径比可大于5。
环形通孔中的填充物是非导电的非金属，例如但不限于苯丙环丁烯(BCB)。
在一个实施例中，所述两个或更多个基板21、23通过半导体键合工艺与所述互连层22连接，但不限于此，基板与互连层也可通过其他工艺连接，只要能够实现基板与互连层之间的导电且满足稳固的连接即可。
在一个实施例中，顶盖24通过半导体键合工艺与两个或更多个基板21、23中的最上层基板23连接，但不限于此，顶盖与基板也可通过其他工艺连接，只要能够实现顶盖与基板之间的导电且满足稳固的连接即可。
图6是根据本发明的实施例的硅基封装体2的分解视图，其中示出了硅基封装体2的制作过程。
如图6所示，制作硅基封装体2的流程包括如下步骤：
(1)在由高阻硅制成的基板21上完成深腔刻蚀、通孔制作、走线制作、裸芯片粘接、裸芯片键合等工序；
(2)在由低阻硅制成的互连层22上完成环形深槽刻蚀→聚合物填充→硅衬底减薄等工序；
(3)在由高阻硅制成的基板23上完成深腔刻蚀、通孔制作、走线制作、裸芯片粘接、裸芯片键合等工序；
(4)在由低阻硅制成的顶盖24上制造深腔，其中低阻硅在导电特性方面可以等效为良导体，在抑制信号辐射方面，不要在额外在顶盖24的外表面上增加金属镀层。
(5)将基板21、互连层22、基板23、顶盖24通过半导体键合工艺互连成一个整体形成硅基封装体2。
虽然在本实施例中硅基封装体2包括两个基板、一个互连层和一个顶盖，但不限于此，硅基封装体也可包括更多个基板和互连层，所述基板通过互连层彼此连接，顶盖位于硅基封装体的顶层并与基板中的最上层基板连接。在制作包括更多个基板和互连层的硅基封装体时，可重复上述步骤(1)和(2)，以实现更多个基板和互连层的连接。
本发明还提供一种小型化硅基集成组件，其中所述小型化硅基集成组件包括根据本发明实施例的硅基封装体。

Claims (9)

1.一种硅基封装体，包括沿竖直方向堆叠的顶盖、互连层和两个或更多个基板，其中所述两个或更多个基板通过所述互连层彼此连接，所述顶盖位于所述硅基封装体的顶层并与所述两个或更多个基板中的最上层基板连接，其特征在于，所述顶盖和所述互连层由低阻硅制成，所述两个或更多个基板由高阻硅制成。
2.根据权利要求1所述的硅基封装体，其中，所述顶盖不包括在所述顶盖的表面上的金属镀膜。
3.根据权利要求1所述的硅基封装体，其中，所述互连层包括环形通孔和位于所述环形通孔中的填充物。
4.根据权利要求3所述的硅基封装体，其中，所述环形通孔选自圆环孔、椭圆环孔、方环孔、三角环孔、不规则环孔中的一种或多种。
5.根据权利要求3或4中的一项所述的硅基封装体，其中，所述环形通孔的板厚/孔径比大于5。
6.根据权利要求3所述的硅基封装体，其中，所述填充物是非导电的非金属。
7.根据权利要求1所述的硅基封装体，其中，所述两个或更多个基板通过半导体键合工艺与所述互连层连接。
8.根据权利要求1所述的硅基封装体，其中，所述顶盖通过半导体键合工艺与所述两个或更多个基板中的最上层基板连接。
9.一种小型化硅基集成组件，其中所述小型化硅基集成组件包括权利要求1-8中的一项所述的硅基封装体。
CN201910587741.7A 2019-07-02 2019-07-02 一种硅基封装体 Active CN110444510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910587741.7A CN110444510B (zh) 2019-07-02 2019-07-02 一种硅基封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910587741.7A CN110444510B (zh) 2019-07-02 2019-07-02 一种硅基封装体

Publications (2)

Publication Number Publication Date
CN110444510A true CN110444510A (zh) 2019-11-12
CN110444510B CN110444510B (zh) 2021-10-12

Family

ID=68428910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910587741.7A Active CN110444510B (zh) 2019-07-02 2019-07-02 一种硅基封装体

Country Status (1)

Country Link
CN (1) CN110444510B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131998A (zh) * 2006-08-22 2008-02-27 联华电子股份有限公司 导体屏蔽图案以及具有电感元件的半导体结构
CN105858588A (zh) * 2016-06-23 2016-08-17 中国科学院半导体研究所 一种封装结构及其应用
CN106449573A (zh) * 2016-11-16 2017-02-22 宁波麦思电子科技有限公司 一种具有垂直通孔互连的金属材质的转接板及其制作方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131998A (zh) * 2006-08-22 2008-02-27 联华电子股份有限公司 导体屏蔽图案以及具有电感元件的半导体结构
CN105858588A (zh) * 2016-06-23 2016-08-17 中国科学院半导体研究所 一种封装结构及其应用
CN106449573A (zh) * 2016-11-16 2017-02-22 宁波麦思电子科技有限公司 一种具有垂直通孔互连的金属材质的转接板及其制作方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107452689A (zh) * 2017-09-14 2017-12-08 厦门大学 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Also Published As

Publication number Publication date
CN110444510B (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
US20230420313A1 (en) Seal for microelectronic assembly
US7520054B2 (en) Process of manufacturing high frequency device packages
CN101066004B (zh) 具有被导电材料填充的通孔的基板的制造方法
EP1856727B1 (en) Method of manufacturing a wafer assembly with junction-isolated vias
US20060170110A1 (en) Through-substrate interconnect structures and assemblies
CN107479034B (zh) 雷达组件封装体及其制造方法
US9824979B2 (en) Electronic package having electromagnetic interference shielding and associated method
US10553358B2 (en) Electronic substrates and interposers made from nanoporous films
US9373545B2 (en) Semiconductor structure including a through electrode, and method for forming the same
EP3120674B1 (en) Face-up substrate integration with solder ball connection in semiconductor package
US9893030B2 (en) Reliable device assembly
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
JP2015115557A (ja) 半導体装置の製造方法
US8940631B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN102812542B (zh) 用于改进结合强度的裸片的表面制备
US6756681B1 (en) Radio frequency integrated circuit having increased substrate resistance enabling three dimensional interconnection with feedthroughs
CN103227170A (zh) 堆迭式半导体结构及其制造方法
CN109888456B (zh) 硅基喇叭封装天线系统集成结构及其制备方法
CN110444510A (zh) 一种硅基封装体
Ho et al. Development of coaxial shield via in silicon carrier for high frequency application
US11346920B2 (en) Radar component package and method for manufacturing the same
KR20110087129A (ko) 관통 실리콘 비아 제조 방법
CN110767554A (zh) 一种降低等效介电常数的硅基转接板结构及其制备方法
CN110518002A (zh) 封装结构的形成方法
CN110534442A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant