CN110442181A - 电源电路及用电设备 - Google Patents
电源电路及用电设备 Download PDFInfo
- Publication number
- CN110442181A CN110442181A CN201910708680.5A CN201910708680A CN110442181A CN 110442181 A CN110442181 A CN 110442181A CN 201910708680 A CN201910708680 A CN 201910708680A CN 110442181 A CN110442181 A CN 110442181A
- Authority
- CN
- China
- Prior art keywords
- current
- circuit
- pmos tube
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种电源电路及用电设备。其中,电源电路包括:第一电流源电路,被配置为用于产生具有正温度系数的第一电流;第二电流源电路,被配置为用于产生具有负温度系数的第二电流;电流运算电路,电流运算电路的第一输入端与第一电流源电路的输出第一电流的输出端连接,电流运算电路的第二输入端与第二电流源电路的输出第二电流的输出端连接;电流运算电路被配置为用于输出第一电流与第二电流的差值电流,其中,差值电流的温度系数大于正温度系数,或者小于负温度系数。
Description
技术领域
本发明涉及电源技术领域,尤其涉及一种电源电路和一种用电设备。
背景技术
随着科学技术的发展,用电设备被普遍的应用到各种领域,例如日常生活,或者科研等。同时,为用电设备提供电源的电源电路也随之被广泛的使用。
目前,电源电路输出的电流可以为具有正温度系数的电流、负温度系数的电流或零温度系数的电流。但是,电源电路输出的电流的温度系数都是有限的不变量。例如,利用带隙基准电压的概念产生正温度系数的基准电流,该基准电流的正温度系数仅与热电压有关,而热电压通常是不变的,即该基准电流的正温度系数是不变的。又例如,利用二极管PN结电压的负温度特性产生负温度系数的基准电流,该基准电流的负温度系数仅与二极管PN结电压有关,而PN结电压通常也是不变的,即该基准电流的负温度系数是不变的。
因此,一种能够超出现有的电源电路所输出电流的温度系数的电源电路亟待被提出。
发明内容
本发明的目的在于提供一种新的电源电路方案。
根据本发明的第一方面,提供一种电源电路,包括:
第一电流源电路,被配置为用于产生具有正温度系数的第一电流;
第二电流源电路,被配置为用于产生具有负温度系数的第二电流;
电流运算电路,所述电流运算电路的第一输入端与所述第一电流源电路的输出所述第一电流的输出端连接,所述电流运算电路的第二输入端与所述第二电流源电路的输出所述第二电流的输出端连接;所述电流运算电路被配置为用于输出所述第一电流与所述第二电流的差值电流,其中,所述差值电流的温度系数大于所述正温度系数,或者小于所述负温度系数。
可选的,所述第一电流源电路为带隙基准电流源电路;和/或,所述第二电流源电路为二极管型电流源电路。
可选的,所述电流运算电路包括第一电流镜电路,所述第一电流镜电路的输入端作为所述第二输入端,与所述第二电流源的输出所述第二电流的输出端连接;所述第一电流镜电路的输出端与所述第一输入端连接,以使所述第一电流相对所述第一输入端的流向与所述第二电流的镜像电流相对所述第一输入端的流向相反。
可选的,所述电流运算电路包括第二电流镜电路,所述第二电流镜电路的输入端作为所述第一输入端,获得所述差值电流;所述第二电流镜电路的输出端输出所述差值电流的镜像电流。
可选的,所述第二电流镜电路包括第一PMOS管、第二PMOS管;其中:
所述第一PMOS管的源极与所述第二PMOS管的源极分别连接在第一外部电压源的输出端上;
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接;
所述第一PMOS管的漏极和所述第一PMOS管的栅极连接,且所述第一PMOS管的漏极作为所述第二电流镜电路的输入端;
所述第二PMOS管的漏极作为所述第二电流镜电路的输出端。
可选的,所述第二电流镜电路包括第一NMOS管、第二NMOS管;其中:
所述第一NMOS管的源极与所述第二NMOS管的源极分别接地;
所述第一NMOS管的栅极与所述第二NMOS管的栅极连接;
所述第一NMOS管的漏极和所述第一NMOS管的栅极连接,且所述第一NMOS管的漏极作为所述第二电流镜电路的输入端;
所述第二NMOS管的漏极作为所述第二电流镜电路的输出端。
可选的,所述第一电流镜电路包括第三NMOS管、第四NMOS管;其中:
所述第三NMOS管的源极与第四NMOS管的源极接地;
所述第三NMOS管的栅极与所述第四NMOS管的栅极连接;
所述第三NMOS管的漏极与所述第三NMOS管的栅极连接,且所述第三NMOS管的漏极作为所述第一电流镜电路的输入端;
所述第四NMOS管的漏极作为所述第一电流镜电路的输出端。
可选的,所述带隙基准电流源电路包括第三PMOS管、第四PMOS管、第五PMOS管、第一放大器、第一二极管、第二二极管、第一电阻;其中:
所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极分别连接在第二外部电压源的输出端上;
所述第三PMOS管的栅极分别与所述第四PMOS管的栅极、所述第五PMOS管的栅极连接;
所述第五PMOS管的漏极作为所述第一电流源电路的输出所述第一电流的输出端;
所述第一二极管的阳极与所述第三PMOS管的漏极连接,且所述第一二极管的阴极接地;
所述第一电阻连接在所述第四PMOS管的漏极与所述第二二极管的阴极之间,且所述第二二极管的阴极接地;
所述第一放大器的输出端连接在所述第三PMOS管的栅极、所述第一放大器的反相输入端连接在所述第三PMOS管的漏极与所述第一二极管的阳极之间、及所述第一放大器的同相输入端连接在所述第四PMOS管的漏极与所述第一电阻之间。
可选的,所述二极管型电流源电路包括第六PMOS管、第七PMOS管、第八PMOS管、第二放大器、第三二极管、第二电阻;其中:
所述第六PMOS管的源极、所述第七PMOS管的源极、所述第八PMOS管的源极分别连接在第三外部电压源的输出端上;
所述第六PMOS管的栅极分别与所述第七PMOS管的栅极、所述第八PMOS管的栅极连接;
所述第六PMOS管的漏极作为所述第二电流源电路的输出所述第二电流的输出端;
所述第二电阻连接在所述第七PMOS管的漏极与地之间;
所述第三二极管的阳极与所述第八PMOS管的漏极连接,所述第三二极管的阴极与地连接;
所述第二放大器的输出端连接在所述第七PMOS管的栅极上、所述第二放大器的反相输入端连接在所述第八PMOS管的漏极与所述第三二极管的阳极之间、及所述第二放大器的同相输入端连接在所述第七PMOS管的漏极与所述第二电阻之间。
可选的,所述电源电路还包括电流转电压电路;
所述电流转电压电路被配置为:接收所述差值电流,并输出与所述差值电流成正比的电压。
可选的,所述电流转换电路通过零温度系数电阻将所述差值电流转换为电压输出。
根据本发明的第二方面,提供一种用电设备,所述用电设备包括如第一方面所述的电源电路。
在本发明实施例中,电源电路中的电流运算电路被配置为用于输出第一电流与第二电流的差值电流,且该差值电流的温度系数大于第一电流源电路正温度系数,或者小于负温度系数。即本发明实施例提供了一种超出第一电流源电路或第二电流源电路所输出电流的温度系数的电源电路。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定。对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本发明实施例提供的一种电源电路的结构示意图一;
图2是本发明实施例提供的一种带隙基准电流源电路的结构示意图;
图3是本发明实施例提供的一种二极管型电流源电路的结构示意图;
图4是本发明实施例提供的一种第一电流镜的结构示意图;
图5是本发明实施例提供的一种第二电流镜的结构示意图;
图6是本发明实施例提供的另一种第二电流镜的结构示意图;
图7是本发明实施例提供的一种电源电路的结构示意图二;
图8是本发明实施例提供的一种电源电路的结构示意图三;
图9是本发明实施例提供的一种电源电路的输出电流随温度变化函数关系示意图;
图10是本发明实施例提供的另一种电源电路的输出电流随温度变化函数关系示意图;
图11是本发明实施例提供的一种电源电路的结构示意图四;
图12是本发明实施例提供的一种电源电路的结构示意图五;
图13是本发明实施例提供的一种电源电路的结构示意图六;
图14是本发明实施例提供的一种电源电路的结构示意图七;
图15是本发明实施例提供的一种电源电路的结构示意图八;
图16是本发明实施例提供的一种电源电路的结构示意图九;
图17是本发明实施例提供的一种电源电路的结构示意图十;
图18是本发明实施例提供的一种电源电路的结构示意图十一。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
<电源电路>
参照图1所示,说明本发明实施例提供的电源电路。该电源电路包括:第一电流源电路、第二电流源电路及电流运算电路。其中:
第一电流源电路,被配置为用于产生具有正温度系数的第一电流。
在一个例子中,第一电流源电路为带隙基准电流源电路。
在一个实施例中,如图2所示,带隙基准电流源电路包括:第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一放大器OP1、第一二极管D1、第二二极管D2、第一电阻R1。
其中,第三PMOS管MP3的源极、第四PMOS管MP4的源极、第五PMOS管MP5的源极分别连接在第二外部电压源Vdd2的输出端上。第三PMOS管MP3的栅极分别与第四PMOS管MP4的栅极、第五PMOS管MP5的栅极连接。第五PMOS管MP5的漏极作为第一电流源电路的输出第一电流IPTAT的输出端。第一二极管D1的阳极与第三PMOS管MP3的漏极连接,且第一二极管D1的阴极接地。第一电阻R1连接在第四PMOS管MP4的漏极与第二二极管D2的阳极之间,且第二二极管D2的阴极接地。第一放大器OP1的输出端连接在第三PMOS管MP3的栅极、第一放大器OP1的反相输入端连接在第三PMOS管MP3的漏极与第一二极管D1的阳极之间、及第一放大器OP1的同相输入端连接在第四PMOS管MP4的漏极与第一电阻R1之间。
需要说明的是,MP3的宽长比与MP4的宽长比的比值为1:1。此外,带隙基准电流源电路的结构不局限于如图2所示的结构。任何可以产生正温度系数的电流的电流源电路都在本发明的保护范围之内。
在一个例子中,第一电流源电路所产生的第一电流IPTAT可被表示为:IPTAT=m(1+JΔT)IS1。
其中,IS1表示的是第一电流源电路产生的基准电流。在第一电流源电路如图2所示时,IS1为第三PMOS管MP3的漏极电流。m表示的是第一电流源电路产生的第一电流IPTAT与第一电流源电路产生的基准电流IS1的比值,即第一电流源的电流复制比例。在第一电流源电路如图2所示时,m为第五PMOS管MP5的漏极电流与第三PMOS管MP3的漏极电流的比值。ΔT表示当前温度相对于室温的变化量。J表示的是第一电流源电路所产生的第一电流的正温度系数,即J大于0。
第二电流源电路,被配置为用于产生具有负温度系数的第二电流。
在一个例子中,第二电流源电路为二极管型电流源电路。
在一个实施例中,如图3所示,上述二极管型电流源电路包括:第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第二放大器OP2、第三二极管D3、第二电阻R2。
其中,第六PMOS管MP6的源极、第七PMOS管MP7的源极、第八PMOS管MP8的源极分别连接在第三外部电压源Vdd3的输出端上。第六PMOS管MP6的栅极分别与第七PMOS管MP7的栅极、第八PMOS管MP8的栅极连接。第六PMOS管MP6的漏极作为第二电流源电路的输出第二电流ICTAT的输出端。第二电阻R2连接在第七PMOS管MP7的漏极与地之间。第三二极管D3的阳极与第八PMOS管MP8的漏极连接,第三二极管D3的阴极与地连接。第二放大器OP2的输出端连接在第七PMOS管MP7的栅极上、第二放大器OP2的反相输入端连接在第八PMOS管MP8的漏极与第三二极管D3的阳极之间、及第二放大器OP2的同相输入端连接在第七PMOS管MP7的漏极与第二电阻R2之间。
需要说明的是,MP7的宽长比与MP8的宽长比之间的比值为1:1。此外,二极管型电流源电路的结构不局限于如图3所示的结构。任何可以产生负温度系数的电流的电流源电路都在本发明的保护范围之内。同时,上述的Vdd2与Vdd3的大小可相同,也可不相同。
在一个例子中,上述的第二电流源电路所产生的第二电流ICTAT可被表示为:ICTAT=n(1+KΔT)IS2。
其中,IS2表示的是第二电流源电路产生的基准电流。在第二电流源电路如图3所示时,IS2为第八PMOS管MP8的漏极电流。n表示的是第二电流源电路产生的第二电流ICTAT与第二电流源电路产生的基准电流IS2的比值,即第一电流源的电流复制比例。在第二电流源电路如图3所示时,n为第八PMOS管MP8的漏极电流与第六PMOS管MP6的漏极电流的比值。ΔT表示当前温度相对于室温的变化量。K表示的是第二电流源电路所产生的第二电流的负温度系数,即K小于0。
电流运算电路,电流运算电路的第一输入端与第一电流源电路的输出第一电流的输出端连接,电流运算电路的第二输入端与第二电流源电路的输出第二电流的输出端连接;电流运算电路被配置为用于输出第一电流与第二电流的差值电流,其中,差值电流的温度系数大于正温度系数,或者小于负温度系数。
在一个实施例中,电流运算电路包括第一电流镜电路。第一电流镜电路的输入端作为第二输入端,与第二电流源的输出第二电流的输出端连接;第一电流镜电路的输出端与第一输入端连接,以使第一电流相对第一输入端的流向与第二电流的镜像电流相对第一输入端的流向相反。
在一个例子中,第一电流镜的结构可如图4所示。具体的,第一电流镜电路包括:第三NMOS管MN3、第四NMOS管MN4;其中,第三NMOS管MN3的源极与第四NMOS管MN4的源极接地;第三NMOS管MN3的栅极与第四NMOS管MN4的栅极连接;第三NMOS管MN3的漏极与第三NMOS管MN3的栅极连接,且第三NMOS管MN3的漏极作为第一电流镜电路的输入端;第四NMOS管MN4的漏极作为第一电流镜电路的输出端。
需要说明的是,第三NMOS管MN3的宽长比与第四NMOS管MN4的宽长比之间的比值为1:1。此外,本发明实施例中的第一电流镜电路的结构不仅仅局限于如图4所示的结构。任何能实现使第一电流相对第一输入端的流向与第二电流的镜像电流相对第一输入端的流向相反的结构都在本发明的保护范围内。
在一个实施例中,电流运算电路还包括第二电流镜电路。第二电流镜电路的输入端作为第一输入端,获得差值电流;第二电流镜电路的输出端输出差值电流的镜像电流。
在一个例子中,如图5所示,第二电流镜电路包括第一PMOS管MP1、第二PMOS管MP2;其中,第一PMOS管MP1的源极与第二PMOS管MP2的源极分别连接在第一外部电压源Vdd1的输出端上;第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接;第一PMOS管MP1的漏极和第一PMOS管MP1的栅极连接,且第一PMOS管MP1的漏极作为第二电流镜电路的输入端;第二PMOS管MP2的漏极作为第二电流镜电路的输出端。在该实施例中,本发明实施例提供的电源电路作为一个输出型的电源电路。
需要说明的是,第一PMOS管MP1的宽长比与第二PMOS管MP2的宽长比之间的比值为1:1。
在如图5所示的结构中,上述的差值电流Iout为第二电流ICTAT减去第一电流IPTAT。具体的,Iout=ICTAT-IPTAT,进一步的,Iout=ICTAT-IPTAT=n(1+KΔT)IS2-m(1+JΔT)IS1。对应的,差值电流Iout的温度系数为:
基于上述的公式7可知,仅需设置nIS2与mIS1的相对大小,便可使得本发明实施例提供的电源电路的温度系数大于第一电流源电路的正温度系数,或者小于第二电流源电路的负温度系数。具体的,在设置nIS2大于mIS1时,小于K,即本发明实施例提供电源电路的温度系数为负温度系数,且小于第二电流源电路的负温度系数。在设置nIS2小于mIS1时,大于J。即本发明实施例提供电源电路的温度系数为正温度系数,且大于第一电流源电路的正温度系数。
在一个例子中,当IS1可与IS2相同。基于此,上述的公式7可被替换为如下述公式8:
基于此上述公式8可知,在设置n大于m时,小于K,即本发明实施例提供电源电路的温度系数为负温度系数,且小于第二电流源电路的负温度系数。在设置n小于m时,大于J,即本发明实施例提供电源电路的温度系数为正温度系数,且大于第一电流源电路的正温度系数。
在另一个例子中,如图6所示,第二电流镜电路包括第一NMOS管MN1、第二NMOS管;其中,第一NMOS管MN1的源极与第二NMOS管MN2的源极分别接地;第一NMOS管MN1的栅极与第二NMOS管MN2的栅极连接;第一NMOS管MN1的漏极和第一NMOS管MN1的栅极连接,且第一NMOS管MN1的漏极作为第二电流镜电路的输入端;第二NMOS管MN2的漏极作为第二电流镜电路的输出端。在该实施例中,本发明实施例提供的电源电路作为一个输入型的电源电路。
在如图6所示的结构中,上述的差值电流Iout为第一电流IPTAT减去第二电流ICTAT。具体的,Iout=IPTAT-ICTAT,进一步的,Iout=IPTAT-ICTAT=m(1+JΔT)IS1-n(1+KΔT)IS2。对应的,差值电流Iout的温度系数为:
基于上述的公式9可知,仅需设置mIS1与nIS2的相对大小,便可使得本发明实施例提供的电源电路的温度系数大于第一电流源电路的正温度系数,或者小于第二电流源电路的负温度系数。具体的,在设置mIS1大于nIS2时,大于J,即本发明实施例提供电源电路的温度系数为正温度系数,且大于第一电流源电路的正温度系数。在设置mIS1小于nIS2时,小于K。即本发明实施例提供电源电路的温度系数为负温度系数,且小于第二电流源电路的负温度系数
在一个实施例中,当IS1可与IS2相同。基于此,上述的公式9可被替换为如下述公式10:
基于此上述公式8可知,在设置m大于n时,大于J,即本发明实施例提供电源电路的温度系数为正温度系数,且大于第一电流源电路的正温度系数。当m小于n时,小于K,即本发明实施例提供电源电路的温度系数为负温度系数,且小于第二电流源电路的负温度系数。
需要说明的是,在设置m与n的大小时,可以通过设置第三PMOS管的的宽长比,与第五PMOS管的宽长比之间的比值,以实现对m的设置。对应的,可以通过设置第八PMOS管的宽长比,与第六PMOS管的宽长比之间的比值,以实现对n的设置。
在一个具体的例子中,在上述图2、图3、图4以及图5的基础上,且IS1与IS2相同时,本发明实施例提供的电源电路的结构可如图7所示。同时,在上述图2、图3、图4以及图6的基础上,本发明实施例提供的电源电路的结构可如图8所示。
进一步的如图9所示,图9中的IPTAT对应的线表示的是,如图2所示的带隙基准电流源电路的输出电流随温度变化的函数关系。图中9中的Iout_1对应的线表示的是,当m=1,n=0.5时,如图7或图8所示的电源电路的输出电流随温度变化的函数关系。图中9中的Iout_2对应的线表示的是,当m=2,n=1时,如图7或图8所示的电源电路的输出电流随温度变化的函数关系。基于图9可明确的看出,本发明实施例提供的电源电路,在m大于n时,输出的电流的温度系数超出了带隙基准电流源电路的输出电流所对应的正温度系数。
对应的,如图10所示,图10中的ICTAT对应的线表示的是,如图3所示的二极管型电流源电路的输出电流随温度变化的函数关系。图中10中的Iout_1对应的线表示的是,当m=0.5,n=1.5时,如图7或图8所示的电源电路的输出电流随温度变化的函数关系。图中10中的Iout_2对应的线表示的是,当m=1,n=2时,如图7或图8所示的电源电路的输出电流随温度变化的函数关系。基于图10可明确的看出,本发明实施例提供的电源电路,在n大于m时,输出的电流的温度系数超出了二极管型电流源电路的输出电流所对应的负温度系数。
在一个实施例中,在上述第一电流源结构和第二电流源结构的基础上,电流运算电路还可以包括:第三放大器OP3、第四电阻R4、第五电阻R5以及第一共栅极电流镜电路。基于此,本实施例提供如下两种电流运算电路:
第一种电流运算电路如图13中的所示的电源电路中的电流运算电路,具体的,第三放大器OP3的同相输入端与第四电阻R4一端连接,第三放大器OP3的反相输入端与第五电阻R5一端连接,第三放大器OP3的输出端与第一共栅极电流镜电路的共栅极连接。第四电阻R4的另一端和第五电阻R5的另一端接地。第一电流源输出第一电流的输出端分别与第三放大器OP3的同相输入端、第一共栅极电流镜电路的输入端连接,第二电流源输出的第二电流的输出端与第三放大器OP3的反相输入端连接。第一共栅极电流镜电路的输出端用于输出差值电流。
需要说明的是,正如图13所示,第一共栅极电流镜的结构可以包括:第十五PMOS管MP15和第十六PMOS管MP16。其中,第十五PMOS管MP15的源极和第十六PMOS管MP16的源极与第六外部电压源端Vdd6连接。第十五PMOS管MP15的栅极和第十六PMOS管MP16的栅极连接。第十五PMOS管MP15的栅极作为第一共栅极电流镜的共栅极。第十五PMOS管MP15的漏极作为第一共栅极电流镜电路的输入端,第十六PMOS管MP16的漏极作为第一共栅极电流镜电路的输出端。另外第五电阻R5和第四电阻R4的阻值可以相同,也可以不相同。
在如图13所示的电流运算电路中,以第四电阻R4和第五电阻R5的阻值大小相同为例说明电流运算的电路原理。由于在第三放大器OP3的作用下,第三放大器OP3的同相输入端的电压与反相输入端的电压相同,在流经第五电阻R5的电流为第二电流,且第五电阻R5和第四电阻R4阻值相同的情况下,流经第四电阻R4的电流也为第二电流。进一步的,第三放大器OP3为了维持自身的同相输入端的电压与反相输入端的电压相同,则在第三放大器OP3的作用下,流经第四电阻R4的电流将保持为第二电流不变(即保持与流经第五电阻R5的电流不变)。当第一电流流入第三放大器OP3的同相输入端的节点时,基于第一电流的流向和流经第四电阻R4的第二电流的流向,第三放大器OP3会自动调整第一共栅极电流镜中第十五PMOS管MP15和第十六PMOS管MP16的栅源极电压,以使得第十五PMOS管MP15的漏极电流为第二电流减去第一电流的差值电流,从而以维持流经第四电阻R4的电流维持为第二电流。在第一共栅极电流镜的作用下,第十六PMOS管MP16的漏极电流为第二电流减去第一电流的差值电流。
需要说明的是,在本实施例中的第一电流可为上述如图2所示的带隙基准电流源所产生的第一电流,同时,在实施例中第二电流可为如图3所示的二极管型电流源电路所产生的第二电流。基于此,上述第一共栅极电流镜中第十六PMOS管MP16的漏极输出的差值电流为第二电流减去第一电流。这也就是说,本实施例的差值电流以及差值电流的温度系数的计算公式可参照上述公式(7)和公式(8)。
第二种电流运算电路如图14中的所示的电源电路中的电流运算电路,具体的,第三放大器OP3的同相输入端与第四电阻R4一端连接,第三放大器OP3的反相输入端与第五电阻R5一端连接,第三放大器OP3的输出端与第一共栅极电流镜电路的共栅极连接;第四电阻R4的另一端和第五电阻R5的另一端接地;第一电流源输出第一电流的输出端与第三放大器OP3的反相输入端连接,第二电流源输出的第二电流的输出端分别与第三放大器OP3的同相输入端、第一共栅极电流镜电路的输入端连接;第一共栅极电流镜电路的输出端用于输出差值电流。
需要说明的是,图14与图13的原理说明类似,图14和图13的原理说明之间的差别仅仅在于,图14中流经第四电阻R4和第五电阻R5的电流为第一电流,且第一共栅极电流镜中的第十六PMOS管MP16的漏极输出的差值电流为第一电流减去第二电流。而图13中流经第四电阻R4和第五电阻R5的电流为第二电流,且第一共栅极电流镜中的第十六PMOS管MP16的漏极输出的差值电流为第二电流减去第一电流。这也就是说,本实施例的差值电流以及差值电流的温度系数的计算公式可参照上述公式(9)和公式(10)。
在一个实施例中,如图15所示,在上述图3的基础上,电源电路中的电流运算电路还可以包括:第四放大器OP4、n个第六电阻R6并联形成的第一电阻电路、n个第四二极管D4并联形成的第一二极管电路、第二共栅极电流镜电路;其中:
第四放大器OP4的同相输入端分别与第一电阻电路一端、第一电流源输出第一电流的输出端以及第二共栅极电流镜电路的输入端连接,第四放大器OP4的反相输入端分别与第一二极管电路的共阳极、第二电流源输出的第二电流的输出端连接,第四放大器OP4的输出端与第二共栅极电流镜电路的共栅极连接;第一电阻电路的另一端与第一二极管电路的共阴极接地;第二共栅极电流镜电路的输出端用于输出差值电流;其中,n为第六PMOS管的漏极电流与第七PMOS管的漏极电流之间的比值。
需要说明的是,该实施例中的第二共栅极电流镜电路可以为上述图13中的第一共栅极电流镜电路,当然也可以为其他形式的电流镜电路,对此,本实施例不做限定。另外,图15中是以第二共栅极电流镜电路可以为上述图13中的第一共栅极电流镜电路示出。
需要说明的是,在本发明实施例中运算电路的工作原理为:在不引入第一电流的情况下,由于第一电阻电路的线性的电阻电压的关系,以及第一二极管的幂次方变化的电流电压关系,在第四放大器OP4的同相输入端的电压与反相输入端的电压保持相同的情况下,流经第一二极管电路的电流与流经第一电阻电路的电流相同,即流经第一二极管电路的电流和流经第一电阻电路的电流均为第二电流。此时,若引入第一电流,第四放大器OP4为了维持自身的同相输入端的电压与反相输入端的电压保持相同,会自动调节第十六PMOS管MP16和第十五PMOS管MP15的栅源极电压,以使得第一电阻电路上的电流仍为第二电流。此时,基于第一电流的流向以及第一电阻电路上的第二电流的流向,此时,第二共栅极电流镜的输入端的电流将为第二电流减去第一电流。这也就是说,本实施例的差值电流以及差值电流的温度系数的计算公式可参照上述公式(7)和公式(8)。
在一个实施例中,如图16所示,在上述图2的基础上,电流运算电路还可以包括:第五放大器OP5、第三共栅极电流镜电路、m个第五二极管D5并联形成的第二二极管电路、m个第七电阻R7并联形成的第二电阻电路、m个第六二极管D6并联的第三二极管电路;其中:
第五放大器OP5的同相输入端分别与第二电阻电路的一端、第三共栅极电流镜电路的输入端、第二电流源输出的第二电流的输出端连接;第五放大器OP5的反相输入端分别与第一电流源输出第一电流的输出端、第二二极管电路的共阳极连接,第五放大器OP5的输出端与第三共栅极电流镜电路的共栅极连接;第二电阻电路的另一端与第三二极管电路的共阳极连接;第二二极管电路的共阴极与第三二极管电路的共阴极接地;其中,m为第五PMOS管MP5的漏极电流和第四PMOS管MP4的漏极电流之间的比值。
需要说明的是,该实施例中的第三共栅极电流镜电路可以为上述图13中的第一共栅极电流镜电路,当然也可以为其他形式的电流镜电路,对此,本实施例不做限定。另外,图16中是以第二共栅极电流镜电路为上述图13中的第一共栅极电流镜电路示出。同时,在该实施例中,第一二极管的结面积与第二二极管的结面积之间的比值,与第五二极管的结面积与第六二极管的结面积之间的比值相同。
需要说明的是,图16图15原理的说明类似,图16和图15的原理说明之间的差别仅仅在于,图15中流经第一电阻电路和第一二极管电路的电流为第二电流,而图16中流经第二二极管电路、流经第二电阻电路(或第三二极管电路)的电流为第一电流,且上述第十六PMOS管MP16的漏极输出的差值电流为第一电流减去第二电流。这也就是说,本实施例的差值电流以及差值电流的温度系数的计算公式可参照上述公式(9)和公式(10)。
在一个实施例中,如图17所示,电源电路中的电流运算电路还可以与第二电流源电路复用,第二电流源电路包括第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第六放大器OP6、N个第八电阻R8并联形成的第三电阻电路、N个第七二极管D7并联形成的第四二极管电路。
第九PMOS管MP9的源极、第十PMOS管MP10的源极、第十一PMOS管MP11的源极连接在第四外部电压源的输出端上,第九PMOS管MP9的栅极、第十PMOS管MP10的栅极、第十一PMOS管MP11的栅极连接;第十一PMOS管MP11的漏极用于输出差值电流。第六放大器OP6的同相输入端分别连接在第九PMOS管MP9的漏极与第三电阻电路的一端,第六放大器OP6的反相输入端分别连接在第十PMOS管MP10的漏极与第四二极管电路的共阳极,第六放大器OP6的输出端连接在第九PMOS管MP9的栅极与第十PMOS管MP10的栅极之间;第三电阻电路的另一端与第四二极管电路的共阴极接地;第六放大器OP6的同相输入端作为电流运算电路的第一输入端和电流运算电路的第二输入端,第六放大器OP6的反相输入端作为电流运算电路的第一输入端和电流运算电路的第二输入端。第一电流相对于第六放大器OP6的同相输入端的流向与第二电流相对于第六放大器OP6的同相输入端的流向相反;第一电流相对于第六放大器OP6的反相输入端的流向与第二电流相对于第六放大器OP6的反相输入端的流向相反。其中,N为大于等于1的正整数。
在该实施例中,产生第一电流的第一电流源电路可以采用如图2所示的结构。需要说明的是,由于第六放大器OP6的同相输入端与反相输入端均输入有第一电流,基于此,需在如图2所示的第一电流源的基础上再增加一第十七PMOS管MP17。具体如图17所示,第十七PMOS管MP17的源极与第二外接电压源Vdd2的输出端连接,第十七PMOS管MP17的栅极与第三PMOS管的栅极连接,第十七PMOS管MP17的漏极输出第一电流。
本实施例中电流运算电路的工作原理为:如果不引入第一电流,由于第三电阻电路的线性的电阻电压的关系和第四二极管电路的幂次方变化的电流电压关系,在第六放大器OP6的同相输入端的电压与反相输入端的电压保持相同的情况下,流经第三电阻电路的电流与流经第四二极管电路的电流相同,且均为第二电流源电路所产生的第二电流。在引入第一电流的情况下,第六放大器OP6为了维持自身的同相输入端的电压与反相输入端的电压保持相同,会自动调节第九PMOS管MP9和第十PMOS管MP10的栅源极电压,以使得流经第三电阻电路的电流仍为第二电流,且流经第四二极管电路的电流也仍为第二电流。此时,基于第一电流的流向以及第三电阻电路上的第二电流的流向,以及第一电流的流向以及第四电阻电路上的第二电流的流向,此时,第二电流源电路中的第九PMOS管MP9漏极电流和第十PMOS管MP10漏极电流均为第二电流减去第一电流。进一步的,第十一PMOS管MP11的漏极电流为第二电流减去第一电流。
需要说明的是,在该实施例中,第二电流表示为ICTAT=N(1+KΔT)IS2。对应的,差值电流表示为Iout=ICTAT-IPTAT=N(1+KΔT)IS2-m(1+JΔT)IS1。对应的,差值电流Iout的温度系数表示为另外,对于该实施例中差值电流以及温度系数的说明可参见上述的公式(7)和公式(8)。同时,N可根据实际需求进行设置。
在该实施例中,由于电流运算电路与第二电流源电路复用,这样可减少电流运算电路中的元器件减少,从而降低了硬件成本,也避免了各个元器件之间的电气影响。例如与图16所示实施例相比,本实施例的电源电路仅需要设置两个放大器即可,而无需设置三个放大器。
在一个实施例中,如图18所示,电源电路中的电流运算电路还可以与第一电流源电路复用,第一电流源电路包括第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第七放大器OP7、M个第九电阻R9并联形成的第四电阻电路、M个第九二极管D9并联形成的第五二极管电路、M个第八二极管D8并联形成的第六二极管电路;第十二PMOS管MP12的源极、第十三PMOS管MP13的源极、第十四PMOS管MP14的源极连接在第五外部电压源Vdd5的输出端上,第十二PMOS管MP12的栅极、第十三PMOS管MP13的栅极、第十四PMOS管MP14的栅极连接;第十二PMOS管MP12的漏极用于输出差值电流;第七放大器OP7的输出端连接在第十三PMOS管MP13的栅极与第十四PMOS管MP14的栅极之间;第七放大器OP7的同相输入端分别连接在第十四PMOS管MP14的漏极与第四电阻电路的一端,第七放大器OP7放大器的反相输入端分别连接在第十三PMOS管MP13的漏极与第六二极管电路的共阳极;第四电阻电路的另一端与第五二极管电路的共阳极连接;第六二极管电路的共阴极与第五二极管电路的共阴极接地;第七放大器OP7的同相输入端作为电流运算电路的第一输入端和电流运算电路的第二输入端,第七放大器OP7的反相输入端作为电流运算电路的第一输入端和电流运算电路的第二输入端;第一电流相对于第七放大器OP7的同相输入端的流向与第二电流相对于第七放大器OP7的同相输入端的流向相反;第一电流相对于第七放大器OP7的反相输入端的流向与第二电流相对于第七放大器OP7的反相输入端的流向相反;其中,M为大于等于1的正整数。
在该实施例中,产生第一电流的第二电流源电路可以采用如图3所示的结构。需要说明的是,由于第七放大器OP7的同相输入端与反相输入端均输入有第二电流,基于此,需在如图3所示的第二电流源的基础上再增加一第十八PMOS管MP18。具体如图18所示,第十八PMOS管MP18的源极与第三外接电压源Vdd3的输出端连接,第十八PMOS管MP18的栅极与第六PMOS管MP6的栅极连接,第十八PMOS管MP18的漏极输出第二电流。
需要说明的是,图17与图18的原理说明类似,这里不再赘述。另外,在本实施例中,第一电流被表示为IPTAT=M(1+JΔT)IS1,同时,差值电流为第一电流减去第二电流,即Iout=IPTAT-ICTAT=M(1+JΔT)IS1-n(1+KΔT)IS2。对应的,差值电流Iout的温度系数表示为:另外,M可根据实际需求进行设置。
在一个实施例中,如图11所示,本发明实施例提供的电源电路还包括电流转电压电路。该电流转电压电路被配置为:接收差值电流Iout,并输出与差值电流Iout成正比的电压Vout。
在一个例子中,电流转电压电路通过零温度系数电阻R3将差值电流Iout转换为与电压输出。
需要说明的是,电流转电压电路还可通过一个零温度系数的电阻网络,或者零温度系数的包含缓冲级或比例放大器等复杂的电路替代该零温度系数电阻。
在一个例子中,在上述如图7所示基础上,本发明实施提供的电源电路还可如图12所示。
在该实施例中,由于根据所设置的mIS1与nIS2的相对大小,可使得Iout的温度系数大于第一电流源电路的正温度系数,或者小于第二电流源电路的负温度系数。因此,上述的Vout同样可根据所设置的mIS1与nIS2的相对大小,使得Vout对应的温度系数大于第一电流源电路的正温度系数,或者小于第二电流源电路的负温度系数。
在本发明实施例中,电源电路中的电流运算电路被配置为用于输出第一电流与第二电流的差值电流,且该差值电流的温度系数大于第一电流源电路正温度系数,或者小于负温度系数。即本发明实施例提供了一种超出第一电流源电路或第二电流源电路所输出电流的温度系数的电源电路。
<用电设备>
本发明实施例还提供一种用电设备,该用电设备包括上述任一实施例提供的电源电路。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。
Claims (17)
1.一种电源电路,其特征在于,包括:
第一电流源电路,被配置为用于产生具有正温度系数的第一电流;
第二电流源电路,被配置为用于产生具有负温度系数的第二电流;
电流运算电路,所述电流运算电路的第一输入端与所述第一电流源电路的输出所述第一电流的输出端连接,所述电流运算电路的第二输入端与所述第二电流源电路的输出所述第二电流的输出端连接;所述电流运算电路被配置为用于输出所述第一电流与所述第二电流的差值电流,其中,所述差值电流的温度系数大于所述正温度系数,或者小于所述负温度系数。
2.根据权利要求1所述的电源电路,其特征在于,所述第一电流源电路为带隙基准电流源电路;和/或,所述第二电流源电路为二极管型电流源电路。
3.根据权利要求1所述的电源电路,其特征在于,所述电流运算电路包括第一电流镜电路,所述第一电流镜电路的输入端作为所述第二输入端,与所述第二电流源的输出所述第二电流的输出端连接;所述第一电流镜电路的输出端与所述第一输入端连接,以使所述第一电流相对所述第一输入端的流向与所述第二电流的镜像电流相对所述第一输入端的流向相反。
4.根据权利要求3所述的电源电路,其特征在于,所述电流运算电路包括第二电流镜电路,所述第二电流镜电路的输入端作为所述第一输入端,获得所述差值电流;所述第二电流镜电路的输出端输出所述差值电流的镜像电流。
5.根据权利要求4所述的电源电路,其特征在于,所述第二电流镜电路包括第一PMOS管、第二PMOS管;其中:
所述第一PMOS管的源极与所述第二PMOS管的源极分别连接在第一外部电压源的输出端上;
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接;
所述第一PMOS管的漏极和所述第一PMOS管的栅极连接,且所述第一PMOS管的漏极作为所述第二电流镜电路的输入端;
所述第二PMOS管的漏极作为所述第二电流镜电路的输出端。
6.根据权利要求4所述的电源电路,其特征在于,所述第二电流镜电路包括第一NMOS管、第二NMOS管;其中:
所述第一NMOS管的源极与所述第二NMOS管的源极分别接地;
所述第一NMOS管的栅极与所述第二NMOS管的栅极连接;
所述第一NMOS管的漏极和所述第一NMOS管的栅极连接,且所述第一NMOS管的漏极作为所述第二电流镜电路的输入端;
所述第二NMOS管的漏极作为所述第二电流镜电路的输出端。
7.根据权利要求3所述的电源电路,其特征在于,所述第一电流镜电路包括第三NMOS管、第四NMOS管;其中:
所述第三NMOS管的源极与第四NMOS管的源极接地;
所述第三NMOS管的栅极与所述第四NMOS管的栅极连接;
所述第三NMOS管的漏极与所述第三NMOS管的栅极连接,且所述第三NMOS管的漏极作为所述第一电流镜电路的输入端;
所述第四NMOS管的漏极作为所述第一电流镜电路的输出端。
8.根据权利要求2所述的电源电路,其特征在于,所述带隙基准电流源电路包括第三PMOS管、第四PMOS管、第五PMOS管、第一放大器、第一二极管、第二二极管、第一电阻;其中:
所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极分别连接在第二外部电压源的输出端上;
所述第三PMOS管的栅极分别与所述第四PMOS管的栅极、所述第五PMOS管的栅极连接;
所述第五PMOS管的漏极作为所述第一电流源电路的输出所述第一电流的输出端;
所述第一二极管的阳极与所述第三PMOS管的漏极连接,且所述第一二极管的阴极接地;
所述第一电阻连接在所述第四PMOS管的漏极与所述第二二极管的阳极之间,且所述第二二极管的阴极接地;
所述第一放大器的输出端连接在所述第三PMOS管的栅极、所述第一放大器的反相输入端连接在所述第三PMOS管的漏极与所述第一二极管的阳极之间、及所述第一放大器的同相输入端连接在所述第四PMOS管的漏极与所述第一电阻之间。
9.根据权利要求2所述的电源电路,其特征在于,所述二极管型电流源电路包括第六PMOS管、第七PMOS管、第八PMOS管、第二放大器、第三二极管、第二电阻;其中:
所述第六PMOS管的源极、所述第七PMOS管的源极、所述第八PMOS管的源极分别连接在第三外部电压源的输出端上;
所述第六PMOS管的栅极分别与所述第七PMOS管的栅极、所述第八PMOS管的栅极连接;
所述第六PMOS管的漏极作为所述第二电流源电路的输出所述第二电流的输出端;
所述第二电阻连接在所述第七PMOS管的漏极与地之间;
所述第三二极管的阳极与所述第八PMOS管的漏极连接,所述第三二极管的阴极与地连接;
所述第二放大器的输出端连接在所述第七PMOS管的栅极上、所述第二放大器的反相输入端连接在所述第八PMOS管的漏极与所述第三二极管的阳极之间、及所述第二放大器的同相输入端连接在所述第七PMOS管的漏极与所述第二电阻之间。
10.根据权利要求1所述的电源电路,其特征在于,所述电流运算电路包括:第三放大器、第四电阻、第五电阻以及第一共栅极电流镜电路;其中:
所述第三放大器的同相输入端与所述第四电阻一端连接,所述第三放大器的反相输入端与所述第五电阻一端连接,所述所述第三放大器的输出端与所述第一共栅极电流镜电路的共栅极连接;
所述第四电阻的另一端和所述第五电阻的另一端接地;
所述第一电流源输出所述第一电流的输出端分别与所述第三放大器的同相输入端、所述第一共栅极电流镜电路的输入端连接,所述第二电流源输出的所述第二电流的输出端与所述第三放大器的反相输入端连接;或者,
所述第一电流源输出所述第一电流的输出端与所述第三放大器的反相输入端连接,所述第二电流源输出的所述第二电流的输出端分别与所述第三放大器的同相输入端、所述第一共栅极电流镜电路的输入端连接;
所述第一共栅极电流镜电路的输出端用于输出所述差值电流。
11.根据权利要求9所述的电源电路,其特征在于,所述电流运算电路包括:第四放大器、n个第六电阻并联形成的第一电阻电路、n个第四二极管并联形成的第一二极管电路、第二共栅极电流镜电路;其中:
所述第四放大器的同相输入端分别与所述第一电阻电路一端、所述第一电流源输出所述第一电流的输出端以及所述第二共栅极电流镜电路的输入端连接,所述所述第四放大器的反相输入端分别与所述第一二极管电路的共阳极、所述第二电流源输出的所述第二电流的输出端连接,所述第四放大器的输出端与所述第二共栅极电流镜电路的共栅极连接;
所述第一电阻电路的另一端与所述第一二极管电路的共阴极接地;
所述第二共栅极电流镜电路的输出端用于输出所述差值电流;
n为所述第六PMOS管的漏极电流与所述第七PMOS管的漏极电流之间的比值。
12.根据权利要求8所述的电源电路,其特征在于,所述电流运算电路包括第五放大器、第三共栅极电流镜电路、m个第五二极管并联形成的第二二极管电路、m个第七电阻并联形成的第二电阻电路、m个第六二极管并联的第三二极管电路;其中:
所述第五放大器的同相输入端分别与所述第二电阻电路的一端、所述第三共栅极电流镜电路的输入端、所述第二电流源输出的第二电流的输出端连接;所述第五放大器的反相输入端分别与所述第一电流源输出所述第一电流的输出端、所述第二二极管电路的共阳极连接,所述第五放大器的输出端与所述第三共栅极电流镜电路的共栅极连接;
所述第二电阻电路的另一端与所述第三二极管电路的共阳极连接;
所述第二二极管电路的共阴极与所述第三二极管电路的共阴极接地;
其中,m为所述第五PMOS管的漏极电流和所述第四PMOS管的漏极电流之间的比值。
13.根据权利要求1所述的电源电路,其特征在于,所述电流源运算电路与所述第二电流源电路复用,所述第二电流源电路包括第九PMOS管、第十PMOS管、第十一PMOS管、第六放大器、N个第八电阻并联形成的第三电阻电路、N个第七二极管并联形成的第四二极管电路;
所述第九PMOS管的源极、第十PMOS管的源极、第十一PMOS管的源极连接在第四外部电压源的输出端上,所述第九PMOS管的栅极、第十PMOS管的栅极、第十一PMOS管的栅极连接;所述第十一PMOS管的漏极用于输出所述差值电流;
所述第六放大器的同相输入端分别连接在所述第九PMOS管的漏极与所述第三电阻电路的一端,所述第六放大器的反相输入端分别连接在所述第十PMOS管的漏极与所述第四二极管电路的共阳极,所述第六放大器的输出端连接在所述第九PMOS管的栅极与第十PMOS管的栅极之间;
所述第三电阻电路的另一端与所述第四二极管电路的共阴极接地;
所述第六放大器的同相输入端作为所述电流运算电路的第一输入端和所述电流运算电路的第二输入端,所述第六放大器的反相输入端作为所述电流运算电路的第一输入端和所述电流运算电路的第二输入端;
所述第一电流相对于所述第六放大器的同相输入端的流向与所述第二电流相对于所述第六放大器的同相输入端的流向相反;所述第一电流相对于所述第六放大器的反相输入端的流向与所述第二电流相对于所述第六放大器的反相输入端的流向相反;
其中,N为大于等于1的正整数。
14.根据权利要求1所述的电源电路,其特征在于,所述电流源运算电路与所述第一电流源电路复用,所述第一电流源电路包括第十二PMOS管、第十三PMOS管、第十四PMOS管、第七放大器、M个第九电阻并联形成的第四电阻电路、M个第九二极管并联形成的第五二极管电路、M个第八极管并联形成的第六二极管电路;
所述第十二PMOS管的源极、第十三PMOS管的源极、第十四PMOS管的源极连接在第五外部电压源的输出端上,所述第十二PMOS管的栅极、第十三PMOS管的栅极、第十四PMOS管的栅极连接;所述第十二PMOS管的漏极用于输出所述差值电流;
所述第七放大器的输出端连接在所述第十三PMOS管的栅极与第十四PMOS管的栅极之间;所述第七放大器的同相输入端分别连接在所述第十四PMOS管的漏极与所述第四电阻电路的一端,所述第七放大器的反相输入端分别连接在所述第十三PMOS管的漏极与所述第六二极管电路的共阳极;
所述第四电阻电路的另一端与所述第五二极管电路的共阳极连接;
所述第六二极管电路的共阴极与所述第五二极管电路的共阴极接地;
所述第七放大器的同相输入端作为所述电流运算电路的第一输入端和所述电流运算电路的第二输入端,所述第七放大器的反相输入端作为所述电流运算电路的第一输入端和所述电流运算电路的第二输入端;
所述第一电流相对于所述第七放大器的同相输入端的流向与所述第二电流相对于所述第七放大器的同相输入端的流向相反;所述第一电流相对于所述第七放大器的反相输入端的流向与所述第二电流相对于所述第七放大器的反相输入端的流向相反;
其中,M为大于等于1的正整数。
15.根据权利要求1至14中任一项所述的电源电路,其特征在于,所述电源电路还包括电流转电压电路;
所述电流转电压电路被配置为:接收所述差值电流,并输出与所述差值电流成正比的电压。
16.根据权利要求15所述的电源电路,其特征在于,所述电流转换电路通过零温度系数电阻将所述差值电流转换为电压输出。
17.一种用电设备,其特征在于,所述用电设备包括如权利要求1-16任一项所述的电源电路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2019104306786 | 2019-05-22 | ||
CN201920747379 | 2019-05-22 | ||
CN2019207473790 | 2019-05-22 | ||
CN201910430678.6A CN110109502A (zh) | 2019-05-22 | 2019-05-22 | 电源电路及用电设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110442181A true CN110442181A (zh) | 2019-11-12 |
Family
ID=68432803
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910708680.5A Pending CN110442181A (zh) | 2019-05-22 | 2019-08-01 | 电源电路及用电设备 |
CN201921240391.9U Active CN210573462U (zh) | 2019-05-22 | 2019-08-01 | 电源电路及用电设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921240391.9U Active CN210573462U (zh) | 2019-05-22 | 2019-08-01 | 电源电路及用电设备 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN110442181A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112631366A (zh) * | 2020-11-26 | 2021-04-09 | 玄武石半导体(武汉)有限公司 | 连续分段线性电流的控制电路及其控制方法 |
CN114094962A (zh) * | 2021-11-23 | 2022-02-25 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
-
2019
- 2019-08-01 CN CN201910708680.5A patent/CN110442181A/zh active Pending
- 2019-08-01 CN CN201921240391.9U patent/CN210573462U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112631366A (zh) * | 2020-11-26 | 2021-04-09 | 玄武石半导体(武汉)有限公司 | 连续分段线性电流的控制电路及其控制方法 |
CN114094962A (zh) * | 2021-11-23 | 2022-02-25 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
CN114094962B (zh) * | 2021-11-23 | 2023-08-29 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
Also Published As
Publication number | Publication date |
---|---|
CN210573462U (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107045370B (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
CN101382812B (zh) | 参考电压电路 | |
CN105786081B (zh) | 基准电压源电路 | |
CN109213254B (zh) | 一种电源管理电路及其芯片 | |
CN107305403B (zh) | 一种低功耗电压产生电路 | |
CN108007594A (zh) | 一种温度检测电路和方法 | |
CN104460810B (zh) | 一种可固定温度系数的电压基准电路 | |
CN105867506B (zh) | 一种内嵌参考电压的ldo | |
JP2008108009A (ja) | 基準電圧発生回路 | |
CN110058632A (zh) | 低压差放大器 | |
CN110442181A (zh) | 电源电路及用电设备 | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
CN109710017B (zh) | 一种低压差线性稳压器系统 | |
CN107704014A (zh) | 高精度带隙基准曲率补偿方法及高精度带隙基准电路 | |
CN105094200A (zh) | 电流源电路 | |
CN104635823B (zh) | 低压差线性稳压电路 | |
CN115437446B (zh) | 一种高精度曲率补偿带隙基准电路 | |
JP2000235423A (ja) | 基準電圧発生回路 | |
CN107066023A (zh) | 低电压电流模式带隙电路及方法 | |
CN103365330A (zh) | 参考电压/电流产生装置 | |
CN107066006B (zh) | 一种新型带隙基准电路结构 | |
CN108469862B (zh) | 低温漂电流源基准电路 | |
CN109491439A (zh) | 一种基准电压源及其工作方法 | |
CN108664068A (zh) | 一种应用于低电源电压的分数式带隙基准电路 | |
CN110109502A (zh) | 电源电路及用电设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20230106 Address after: No. 1-8, Weili Group, Lingxi Village, Gaoliu Town, Xinyi City, Xuzhou City, Jiangsu Province, 221411 Applicant after: Zhang Xing Address before: 200083 Room 2608, Building 1, Jiahe International Building, No. 1, Lane 66, Huayuan Road, Hongkou District, Shanghai Applicant before: Shanghai Core Hunting Semiconductor Technology Co.,Ltd. |