CN110430660A - 一种高速信号阻抗孔、线路板及制作方法 - Google Patents

一种高速信号阻抗孔、线路板及制作方法 Download PDF

Info

Publication number
CN110430660A
CN110430660A CN201910670700.4A CN201910670700A CN110430660A CN 110430660 A CN110430660 A CN 110430660A CN 201910670700 A CN201910670700 A CN 201910670700A CN 110430660 A CN110430660 A CN 110430660A
Authority
CN
China
Prior art keywords
hole
impedance
aperture
section
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910670700.4A
Other languages
English (en)
Inventor
袁为群
彭卫红
宋建远
翟青霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Chong Da Circuit Technology Co Ltd
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Zhuhai Chong Da Circuit Technology Co Ltd
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Chong Da Circuit Technology Co Ltd, Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Zhuhai Chong Da Circuit Technology Co Ltd
Priority to CN201910670700.4A priority Critical patent/CN110430660A/zh
Publication of CN110430660A publication Critical patent/CN110430660A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及电路板生产制造技术领域，具体为一种高速信号阻抗孔、线路板及制作方法。本发明通过将阻抗孔设计为孔径固定段和调阻段，孔径固定段的孔径按产品设计要求而确定，然后再通过调整调阻段的孔径大小来使阻抗孔的总阻抗满足设计要求，由此既可通过孔径固定段来满足产品对孔径的严格要求，实现电路连接和器件安装功能，又可通过调阻段来保证阻抗孔的总阻抗满足设计要求。另外，在线路密集度较大的各线路层间设置调阻段，调阻段的孔径大小可调，因此本发明的阻抗孔设计方式对布局空间的要求较低，可充分利用线路板的线路空间。在线路板上设置所述阻抗孔，既可以满足高密度线路设计，又可以实现器件的安装和互连功能，且几乎不增加生产成本。

Description

一种高速信号阻抗孔、线路板及制作方法
技术领域
本发明涉及电路板生产制造技术领域，尤其涉及一种高速信号阻抗孔、线路板及制作方法。
背景技术
随着电子系统的集成度不断提高，电路板越来越集成化和功能化，因此PCB的设计密度越来越高也就成为必然。而随着高速互连的应用也越来越多，对产品的高速信号要求也会越来越高，比如高性能计算、大数据等。由于高频高速产品的应用大幅提升，这对高速数字信号完整性提出了新的要求。
高速电路的传输线在高频高速的情况下，对信号线的串扰、反射和电磁干扰等信号问题的要求很高。而信号完整性的控制与实现，与传输线的阻抗有很强的相关性。阻抗除了线阻抗之外还包括形成互连的孔阻抗，孔阻抗在很高的传输速度下对信号有很明显的影响，因此对于高速电路必须考虑孔阻抗的影响。现有技术关于阻抗孔的设计思路是基于高速电路互连的导通孔的反焊盘、焊盘和孔径等几个维度来仿真，从理论上找到较合适的孔阻抗值。但是，实际生产中，由于线路设计密度高和器件精细化，有时候不能通过加大反焊盘或焊盘尺寸，或者通过直接减小阻抗孔的孔径来调整获得所需阻抗值，因此实际达成产品的孔阻抗设计值有较大的困难。
发明内容
本发明针对部分高速线路板因其线路设计密度高且器件精细化，通过加大反焊盘或焊盘尺寸，或者通过减小孔径来调整阻抗值受限的问题，提供一种受线路板布局空间限制小且通过改变孔径大小来调整阻抗值的阻抗孔，以及设置有该种阻抗孔的线路板和该种线路板的制作方法。
为实现上述目的，本发明采用以下技术方案。
本发明的第一方面，提供一种高速信号阻抗孔，包括相连的孔径固定段和调阻段，调阻段贯穿的线路层区域的线路密集度大于孔径固定段贯穿的线路层区域的线路密集度；所述调阻段的孔径等于以阻抗差值进行模拟仿真所得的孔径；所述阻抗差值为高速信号阻抗孔的阻抗设计值与孔径固定段的阻抗值之差。
进一步地，所述高速信号阻抗孔为背钻孔，背钻孔内无铜段与所述调阻段相连。
以上所述的高速信号阻抗孔，所述孔径固定段的孔径大于调阻段的孔径且满足待安装器件的安装，所述孔径固定段的长度等于待安装器件的压接脚的长度。
本发明的另一方面，提供一种线路板，所述线路板上设置有以上任一所述的高速信号阻抗孔。
本发明的另一方面，提供一种线路板的制作方法，所述线路板上制作有包括相连的孔径固定段和调阻段的阻抗孔，所述调阻段的孔径等于以阻抗差值进行模拟仿真所得的孔径；所述阻抗差值为高速信号阻抗孔的阻抗设计值与孔径固定段的阻抗值之差；所述制作方法包括以下步骤：
S1、在多层生产板上钻通孔，所述通孔的孔径等于所述调阻段金属化前的孔径；所述通孔贯穿的线路层区域包括一级线路层区域和二级线路层区域，所述一级线路层区域的线路密集度小于二级线路层区域的线路密集度。
所述的多层生产板为由内层芯板、外层铜箔通过半固化片压合为一体的多层板材。
S2、用钻咀在通孔位于一级线路层区域的一端钻孔，所述钻咀的直径等于所述孔径固定段金属化前的孔径，所钻深度等于所述孔径固定段的长度，使所述通孔形成尚未金属化的阻抗孔。
S3、对多层生产板依次进行沉铜、全板电镀、外层线路制作，在生产板上形成外层线路，以及形成阻抗孔。
S4、对多层生产板依次进行阻焊层制作、表面处理和成型，制得线路板。
当需在线路板上制作背钻孔形式的阻抗孔时，即所述阻抗孔为背钻孔，背钻孔内无铜段、调阻段、孔径固定段依次相连；上述步骤S3中，完成外层线路制作后还包括背钻加工，所述背钻加工是用钻咀在通孔位于二级线路层区域的一端钻孔，所述钻咀的直径大于通孔的孔径。
与现有技术相比，本发明的有益效果是：
本发明通过将阻抗孔设计为孔径固定段和调阻段，孔径固定段的孔径按产品设计要求而确定，然后再通过调整调阻段的孔径大小来使阻抗孔的总阻抗满足设计要求，由此既可通过孔径固定段来满足产品对孔径的严格要求，实现电路连接和器件安装功能，又可通过调阻段来保证阻抗孔的总阻抗满足设计要求。另外，在线路密集度较大的各线路层间设置调阻段，调阻段的孔径大小可调，因此本发明的阻抗孔设计方式对布局空间的要求较低，可充分利用线路板的线路空间。在线路板上设置所述阻抗孔，既可以满足高密度线路设计，又可以实现器件的安装和互连功能，而且几乎不增加生产成本。
附图说明
图1为实施例中由调阻段和孔径固定段组成的阻抗孔的剖面示意图；
图2为实施例中由无铜段、调阻段和孔径固定段组成的阻抗孔的剖面示意图。
具体实施方式
为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例
本实施例提供一种线路板的制作方法，包括在线路板上制作两种类型的阻抗孔，第一阻抗孔由固定段和调阻段组成，如图1所示，第二阻抗孔由无铜段、孔径固定段和调阻段组成，如图2所示；并且调阻段贯穿的线路层区域的线路密集度大于孔径固定段贯穿的线路层区域的线路密集度。本实施例的孔径固定段还将用于安装器件，因此孔径固定段的孔径按待安装的器件的要求设定，使之能满足待安装器件的安装。孔径固定段的长度等于待安装器件的压接脚的长度。调阻段的孔径等于以阻抗差值进行模拟仿真所得的孔径；所述阻抗差值为高速信号阻抗孔的阻抗设计值与孔径固定段的阻抗值之差。
具体包括以下步骤：
(1)开料：按设计要求的拼板尺寸开出作为内层芯板的双面覆铜板。
(2)制作内层线路：采用负片工艺在内层芯板上制作内层线路，得到制作好内层线路的内层芯板。按常规工序依次进行POE冲孔和内层AOI。
(3)压合：对内层芯板进行压合前处理后，然后将内层芯板、半固化片、外层铜箔按产品设计预叠在一起，并通过熔合和/或铆合的方式进行预固定，将各层预固定在一起，形成预叠结构，然后将预叠结构压合为一体，形成多层生产板。多层生产板的各线路层中用于制作阻抗孔的位置称为阻抗孔位，阻抗孔位周边的区域称为阻抗孔贯穿的线路层区域。多层生产板的线路层区域包括一级线路层区域和二级线路层区域，一级线路层区域的线路密集度小于二级线路层区域的线路密集度。
(4)一次外层钻孔：按钻带资料在多层生产板上钻孔，包括通孔和用于制作其它导通孔的直型通孔，形成非金属化的通孔和直型通孔。通孔的孔径等于调阻段金属化前的孔径；通孔贯穿的线路层区域包括一级线路层区域和二级线路层区域。
(5)二次外层钻孔：用钻咀在通孔位于一级线路层区域的一端钻孔，钻咀的直径等于孔径固定段金属化前的孔径，所钻深度等于所述孔径固定段的长度，形成尚未金属化的阻抗孔。
(6)沉铜和全板电镀：用化学的方法在多层生产板上沉积一层铜，然后进行电镀使铜层增厚，以此使各通孔均初步金属化。
(7)外层线路：根据正片工艺，在多层生产板上依次进行外层图形转移、图形电镀、退膜、碱性蚀刻、退锡，完成外层线路的制作，在该过程中同时完成各通孔的金属化，多层生产板上形成第一阻抗孔。
(8)背钻：通过背钻工序将预定的部分第一阻抗孔制作成第二阻抗孔，且从第一阻抗孔位于二级线路层区域的一端(即调阻段的一端)进行钻孔，钻咀的直径大于调阻段的孔径，从而形成由无铜段、调阻段、孔径固定段依次相连的第二阻抗孔。
(9)外层AOI：使用自动光学检测系统，通过与CAM资料的对比，检测外层线路是否有开路、缺口、蚀刻不净、短路等缺陷。
(10)阻焊、丝印字符：通过在多层生产板外层制作绿油层并丝印字符，绿油厚度为：10-50μm，从而可以使多层生产板在后续的使用过程中可以减少环境变化对其的影响。
(11)表面处理(有铅喷锡)：将多层生产板浸入熔融状态的焊料，再通过热风将表面及金属化孔内多余的焊料吹掉，从而得到一个平滑的、均匀的、光亮的焊料层。表面锡层的厚度为1μm，孔内锡厚为10μm。
(12)成型：根据现有技术并按设计要求锣外形，外型公差+/-0.05mm，制得多层线路板。
(13)电测试：测试成品板的电气导通性能，此板使用测试方法为：飞针测试。
(14)FQC：检查成品板的外观、孔壁铜厚、介质层厚度、绿油厚度、内层铜厚等是否符合客户的要求。
(15)包装：按照客户要求的包装方式以及包装数量，对成品板进行密封包装，并放干燥剂及湿度卡，然后出货。
本实施例通过将阻抗孔设计为孔径固定段和调阻段，孔径固定段的孔径按待安装器件的安装要求设定，然后再通过调整调阻段的孔径大小来使阻抗孔的总阻抗满足设计要求，由此既可通过孔径固定段来满足产品对孔径的严格要求，实现电路连接和器件安装功能，又可通过调阻段来保证阻抗孔的总阻抗满足设计要求。另外，在线路密集度较大的各线路层间设置调阻段，调阻段的孔径大小可调，因此本发明的阻抗孔设计方式对布局空间的要求相对较低，可充分利用线路板的线路空间。本实施例的线路板其上的阻抗孔，既可以满足高密度线路设计，又可以实现器件的安装和互连功能，而且几乎不增加生产成本。
以上所述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。

Claims (7)

1.一种高速信号阻抗孔，其特征在于，包括相连的孔径固定段和调阻段，调阻段贯穿的线路层区域的线路密集度大于孔径固定段贯穿的线路层区域的线路密集度；所述调阻段的孔径等于以阻抗差值进行模拟仿真所得的孔径；所述阻抗差值为高速信号阻抗孔的阻抗设计值与孔径固定段的阻抗值之差。
2.根据权利要求1所述的高速信号阻抗孔，其特征在于，所述高速信号阻抗孔为背钻孔，背钻孔内无铜段与所述调阻段相连。
3.根据权利要求1或2所述的高速信号阻抗孔，其特征在于，所述孔径固定段的直径大于调阻段的孔径且满足待安装器件的安装，所述孔径固定段的长度等于待安装器件的压接脚的长度。
4.一种线路板，其特征在于，所述线路板上设置有权利要求1-3任一项所述的高速信号阻抗孔。
5.一种线路板的制作方法，其特征在于，所述线路板上制作有包括相连的孔径固定段和调阻段的阻抗孔，所述调阻段的孔径等于以阻抗差值进行模拟仿真所得的孔径；所述阻抗差值为高速信号阻抗孔的阻抗设计值与孔径固定段的阻抗值之差；
所述制作方法包括以下步骤：
S1、在多层生产板上钻通孔，所述通孔的孔径等于所述调阻段金属化前的孔径；所述通孔贯穿的线路层区域包括一级线路层区域和二级线路层区域，所述一级线路层区域的线路密集度小于二级线路层区域的线路密集度；
S2、用钻咀在通孔位于一级线路层区域的一端钻孔，所述钻咀的直径等于所述孔径固定段金属化前的孔径，所钻深度等于所述孔径固定段的长度，使所述通孔形成尚未金属化的阻抗孔；
S3、对多层生产板依次进行沉铜、全板电镀、外层线路制作，在生产板上形成外层线路，以及形成阻抗孔；
S4、对多层生产板依次进行阻焊层制作、表面处理和成型，制得线路板。
6.根据权利要求5所述的线路板的制作方法，其特征在于，所述阻抗孔为背钻孔，背钻孔内无铜段、调阻段、孔径固定段依次相连；步骤S3中，完成外层线路制作后还包括背钻加工，所述背钻加工是用钻咀在通孔位于二级线路层区域的一端钻孔，所述钻咀的直径大于通孔的孔径。
7.根据权利要求5所述的线路板的制作方法，其特征在于，步骤S1中所述的多层生产板为由内层芯板、外层铜箔通过半固化片压合为一体的多层板材。
CN201910670700.4A 2019-07-24 2019-07-24 一种高速信号阻抗孔、线路板及制作方法 Pending CN110430660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910670700.4A CN110430660A (zh) 2019-07-24 2019-07-24 一种高速信号阻抗孔、线路板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910670700.4A CN110430660A (zh) 2019-07-24 2019-07-24 一种高速信号阻抗孔、线路板及制作方法

Publications (1)

Publication Number Publication Date
CN110430660A true CN110430660A (zh) 2019-11-08

Family

ID=68410596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910670700.4A Pending CN110430660A (zh) 2019-07-24 2019-07-24 一种高速信号阻抗孔、线路板及制作方法

Country Status (1)

Country Link
CN (1) CN110430660A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267993A (ja) * 1989-04-08 1990-11-01 Nippon Micron Kk 印刷配線基板の製造方法
CN201042106Y (zh) * 2007-06-07 2008-03-26 杭州华三通信技术有限公司 一种电路板通孔及电路板
CN101287332A (zh) * 2008-05-27 2008-10-15 艾默生网络能源有限公司 电路板及其加工方法
CN103582281A (zh) * 2012-07-23 2014-02-12 上海千广系统科技有限公司 基于10GBaseKR的高速背板过孔设计方法
CN107734843A (zh) * 2017-09-28 2018-02-23 杭州华为数字技术有限公司 电路板及终端设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267993A (ja) * 1989-04-08 1990-11-01 Nippon Micron Kk 印刷配線基板の製造方法
CN201042106Y (zh) * 2007-06-07 2008-03-26 杭州华三通信技术有限公司 一种电路板通孔及电路板
CN101287332A (zh) * 2008-05-27 2008-10-15 艾默生网络能源有限公司 电路板及其加工方法
CN103582281A (zh) * 2012-07-23 2014-02-12 上海千广系统科技有限公司 基于10GBaseKR的高速背板过孔设计方法
CN107734843A (zh) * 2017-09-28 2018-02-23 杭州华为数字技术有限公司 电路板及终端设备

Similar Documents

Publication Publication Date Title
EP3030062B1 (en) Manufacturing method for back drilling hole in pcb and pcb
CN110248474A (zh) 一种高频高速任意层hdi板激光盲孔的制作方法
US20090126983A1 (en) Method and Apparatus to Reduce Impedance Discontinuity in Packages
CN109526156A (zh) 一种用于检测钻孔偏移程度的检测模块及检测方法
JP2004311927A (ja) 多層印刷回路基板の製造方法
CN109874232A (zh) 一种高厚径比且线路分布不均的线路板的制备方法
CN110248475A (zh) 一种去除pcb金属化半孔披锋的方法
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
CN104717846B (zh) 一种pcb中金属化槽孔的制作方法
US20070125570A1 (en) Via Structure of a Printed Circuit Board
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
CN109195313A (zh) 一种新型背钻测试孔制作方法
CN110430677A (zh) 一种改善背钻孔披锋及压接孔偏小的pcb制备方法
CN109462949A (zh) 一种金属化包边的pcb的制作方法
CN109275277A (zh) 一种防止pcb小孔入油墨的阻焊制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN110636713A (zh) 一种具有亚金线路的线路板制作方法
CN106714453B (zh) 一种假性刚挠结合板及其制备方法
CN108925042A (zh) 一种以盲孔代替背钻孔的印制电路板及其制作方法
CN110225675A (zh) 一种薄芯板线路板的制作方法
CN110253676A (zh) 一种改善大孔成型锣孔变形的方法
CN110430668A (zh) 一种线路板上的压接孔、线路板及制作方法
CN109982519A (zh) 一种取代背钻工艺的电路板的制作方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN109905964A (zh) 一种实现高密互连的电路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191108

RJ01 Rejection of invention patent application after publication