CN110429812B - 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器 - Google Patents

用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器 Download PDF

Info

Publication number
CN110429812B
CN110429812B CN201910789889.9A CN201910789889A CN110429812B CN 110429812 B CN110429812 B CN 110429812B CN 201910789889 A CN201910789889 A CN 201910789889A CN 110429812 B CN110429812 B CN 110429812B
Authority
CN
China
Prior art keywords
hysteretic
buck converter
converter
hysteresis
buck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910789889.9A
Other languages
English (en)
Other versions
CN110429812A (zh
Inventor
P·普利奇
M·马祖科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN110429812A publication Critical patent/CN110429812A/zh
Application granted granted Critical
Publication of CN110429812B publication Critical patent/CN110429812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开涉及一种用于管理设置用于利用相应负载点产生多个输出电压或者用于提供共同电源电流至共同负载的多个迟滞DC‑DC降压转换器的方法，所述迟滞DC‑DC降压转换器的每一个包括根据相应迟滞窗口操作的迟滞比较器，包括在所述多个转换器中的给定转换器中，验证相应反馈电压是否达到下阈值以便于进入转换器的导通时段，所述方法包括操作：当所述验证相应反馈电压是否达到下阈值的操作指示并未达到下阈值时，检测所述多个转换器中的至少另一转换器是否已经进入相应导通时段，并且如果肯定的话，进入迟滞电压调整过程，包括通过减小迟滞窗口的下阈值而以给定量增加至少给定转换器的迟滞窗口的幅度。

Description

用于管理多个迟滞DC-DC降压转换器的方法以及对应的DC-DC 降压转换器
分案申请说明
本申请是申请日为2016年2月29日、申请号为201610113618.8、名称为“用于管理多个迟滞DC-DC降压转换器的方法以及对应的DC-DC降压转换器”的中国专利申请的分案申请。
技术领域
本说明书涉及用于管理被设置用于利用不同负载点产生多个输出电压或者用于向共同负载提供共同电源电流的多个迟滞DC-DC降压转换器的技术，所述迟滞DC-DC降压转换器中的每一个包括根据相应迟滞窗口而操作的迟滞比较器。
各个实施例可以例如适用于管理布置在相同裸片或芯片上的迟滞转换器、DC-DC调节器、用于硬盘的功率联合体的电源。
背景技术
DC-DC降压转换器广泛地用于提供多种电子系统，电子系统具有在电路板上的MPU、存储器和芯片集，这是因为它们的小尺寸和高效率。由于所涉及的数个应用，已经按序设计数个不同控制回路以满足在速度、能耗、输出电压精确度方面的规定。迟滞降压转换器良好地适用于微处理器电源，主要是由于它们针对高负载电流转换速率步幅的快速响应，维持了已调节的输出电压。图1示出了具有根据现有技术的迟滞PWM控制器的DC-DC降压转换器的基本配置。体系结构是相当简单的，因为转换器10基本上是振荡器，产生了反馈三角波形Vfb以通过迟滞比较器11与参考电压VR比较，如图2中所示。
基本上，电池12产生输入电压Vi，其通过串联开关14a(也即高压侧功率FET)以及开关14b(也即连接至接地GND的低压侧功率FET)而耦合至具有电阻值为RESRL的等效串联电阻器15的电感器13的输入节点SW。输入节点SW因此是在输入电压Vi和接地GND之间的开关节点。电感器13以及串联电阻器15振荡配对的输出节点O也表示在输出电压Vo所形成处的转换器10的输出节点。在输出节点O和接地GND之间连接了输出电容器16，具有电阻值为RESRC的等效串联电阻器17。输出电阻19也即负载与电容器16并联，具有值R。针对输出节点O，其也连接至迟滞比较器11的正相输入端，而其负相输入端连接至由参考发生器18所提供的参考电压VR。迟滞电压11的输出信号发送至驱动器20，其取决于迟滞电压11的输出信号的水平而发出PWM(脉冲宽度调制)驱动信号Q至串联开关16a以及发送求反的
Figure BDA0002179229970000024
至并联开关16b。
反馈三角波形Vfb在图1的情形中对应于输出电压Vo，但是通常表示通过在反馈回路中由迟滞比较器11和驱动器20表示的反馈网络而所反馈的反馈信号，通常由输出电容器16和具有值RSERC的电阻器17的等效串联所产生。
针对连续导电模式而言，这意味着不存在电感器电流连续等于零的时间时段，开关频率FSW＝1/TSW，其中TSW是在输入节点SW处开关电压VSW的时段，电感器13的电感值L和输出电容器串联电阻器17值RSERC的该种类的调节器是输入电压VI和输出电压Vo的组合。该电阻器17产生反馈三角波形Vfb，与从电感器13流过电容器16的电感器电流IL组合，与比较器参考电压VR相比，以类似于传统固定频率电压模式调节器的方式，具有以下关系，针对电压Vt的导通时段TON、开关关断时段TOFF和开关时段TSW，如图2的时序图中所示，其示出了在串联电阻器15的端子处输出电压Vo，在连续电流模式中：
Figure BDA0002179229970000021
Figure BDA0002179229970000022
Figure BDA0002179229970000023
其中VHYST是在下阈值VTHL和上阈值VTHH之间的迟滞窗口的幅度。当跨串联电阻器17的电压远远大于电容器16的波动时达到了良好的也即稳定的控制。
在现代电子学中，通过减小印刷电路板的大小和材料的成本，广泛地使用具有非常低等效串联电阻(ESR)的小型陶瓷电容器；在该情形中，电容器的波动变得支配了串联电阻RESRC的波动，并且控制器将趋向于LC谐振滤波器，具有其典型的相位延迟和振荡行为。
通常，反馈至迟滞比较器的三角反馈电压Vfb可以与输出电压Vo不一致，因为例如已知添加简单无源波动重构网络，插入了与电感器线圈并联的电阻器和电容器，如在2004年的Proceedings of Power Electronics Specialists Conference第1711-1716页中Nabeshima、T.Sato、S.Yoshida、S.Chiba和K.Onda的"Analysis and DesignConsiderations of a Buck Converter with a Hysteretic PWM controller"中所公开的。在该电路中，开关频率受到比较器和驱动器的延迟的影响，并且也受到针对功率FET的有限导通电阻的影响(诸如图1中所示的开关14a和14b)。
当在相同裸片中包括多于一个迟滞DC-DC转换器时，由于内部噪声(例如在接合引线之中的互感，或者当调节器在开关切换时参考电压上的反冲噪声)，或者由于外部噪声(也即在PCB迹线之中或电感器之中的耦合)，这些转换器趋向于一起开关切换。增加了来自电压VI的尖峰和RMS电源电流，并且因此，增加了EMI(电磁干扰)和电源跳动(bouncing)(考虑到在输入电压VI和高压侧功率FETs之间存在互连)。
在图3中示出了时序图，其示出了针对同时通信的诸如图1的转换器之类的两个开关转换器或调节器的电源电流的影响。采用Vfb1指示第一转换器的反馈电压，而采用Vfb2指示第二转换器的三角反馈电压。Is指示从电池(或主输入电源)共同地提供至该两个调节器的电源电流。如图3中所示，由于噪声，两个转换器趋向于在导通时段TON处的时刻t1处同步地开关切换。这产生了尖峰并且随后电源电流Is降低，而该电源电流Is应该沿着开关时段而更均匀地分布。此外，尤其是在DCM(不连续导通模式)状况下，同步化的行为将甚至由于该耦合而在输出电压中引起DC偏移。
在图4中示出了由第一发生器的开关节点SW注入在第二发生器的反馈Vfb2上的、由于噪声耦合的两个迟滞DC-DC转换器之间相互作用的电学仿真结果。特别地，在图4中示出了针对每个调节器分别在开关节点处的电压VSW1和VSW2、流过相应电感器(类似图1中电感器13)的电感器电流IL1和IL2、以及总电源电流Is的时序图。图4中时间窗口划分为两个子窗口，用于DCM(不连续导通模式)的第一子窗口D，以及用于CCM(连续电流模式)的第二子窗口C。
在DCM和在CCM模式中，第一DC-DC转换器的高压侧功率FET(也即图1中开关14a)的每次导通触发了第二DC-DC转换器的高压侧功率FET的导通，使得它们同步。
得到的峰值和RMS电源电流Is明显地相针对非同步行为而增加。
文献US 6 147 478 A解决了该问题，其提出了涉及在单个裸片中交错数个迟滞DC-DC转换器的技术方案。该技术方案基本上提供了顺次添加时钟信号以在所需频率下触发所需开关调节器的导通时段TON。必须选择时钟频率为高于迟滞DC-DC转换器可以达到的最大开关频率，其如所述为输入电压、输出电压、半桥的FET开关的RDSON、以及电感器的ESR的函数。
如果时钟频率低于迟滞DC-DC转换器子谐波振荡的最大固有开关频率，可以发生振荡，并且电感器电流波动随着输出电压波动而增加。
发明内容
一个或多个实施例的目的是提供一种用于管理多个迟滞DC-DC降压转换器的方法，其解决了现有技术的缺点并且特别地允许使用在单个裸片中的数个迟滞DC-DC转换器而无需添加具有高频率的时钟信号。
根据一个或多个实施例，该目的由于具有权利要求1中所规定特征的方法而实现。一个或多个实施例可以涉及对应的转换器。
权利要求形成了在此涉及各个实施例而所提供的技术教导的整体部分。
根据在此所述的技术方案，方法包括，当验证相应反馈电压是否达到下阈值的操作指示了尚未达到下阈值时，检测在所述多个转换器中的至少另一转换器是否已经进入相应导通时段，并且如果是则进入迟滞电压调整过程，包括通过减小迟滞窗口的下阈值而增加至少所给定转换器的迟滞窗口的给定量幅度的步骤。
在变型实施例中，迟滞电压调整过程包括，在增加迟滞窗口的给定量幅度的所述步骤之后，在步骤中验证给定转换器的反馈电压现在是否达到下阈值，并且如果肯定的话则增加迟滞窗口的上阈值。
在变型实施例中，方法包括随后验证另一转换器的导通时段是否结束，并且如果肯定的话恢复下阈值。
在变型实施例中，所述验证给定转换器的反馈电压是否现在达到下阈值的步骤给出否定结果，包括随后验证另一转换器的导通时段是否结束，并且如果肯定的话，在步骤中恢复下阈值。
在变型实施例中，迟滞电压调整过程包括检测不同于所述另一转换器的其他转换器是否已经进入相应的导通时段，并且如果肯定的话，则执行迟滞电压调整过程的另一实例。
在变型实施例中，在迟滞电压调整过程的每个另一示例中，通过将另外给定电压量添加至在第一示例中所添加的给定电压给定量而执行增加迟滞窗口的上阈值的步骤。
在变型实施例中，在此所述的技术方案也涉及DC-DC降压转换器，包括被设置用于利用不同负载点产生多个输出电压或者用于提供共同电源电流至共同负载的多个迟滞DC-DC降压转换器，所述迟滞DC-DC降压转换器中的每一个包括迟滞比较器，其特征在于，所述迟滞DC-DC降压转换器中的每一个与被配置用于执行所述方法的相应控制电路相关联。
在各个实施例中，在此所述的技术方案也涉及一种DC-DC降压转换器，其中所述控制电路包括同步化逻辑电路以检测所述多个转换器中转换器的导通时段，所述同步化逻辑电路被配置用于命令激励电路，从而增加相应转换器的迟滞窗口的幅度。
在各个实施例中，在此所述的技术方案也涉及一种DC-DC降压转换器，其中所述逻辑电路接收多个转换器的PWM信号作为输入，并且其被配置用于检测来自所述PWM信号的导通时段的到达，并且发出激励电路的激励信号，配置用于增加相应转换器的迟滞窗口的所述幅度、特别是从正常值增加至放大值。
在各个实施例中，在此所述的技术方案也涉及一种DC-DC降压转换器，其中所述多个迟滞DC-DC降压转换器被设置在相同芯片或裸片上。
附图说明
现在将参照附图借由非限定性示例的方式描述技术方案，其中：
－图1、图2、图3和图4已经在前文中描述；
－图5A和图5B展示实施了在此所述方法的DC-DC降压转换器设备，分别处于多输出电压配置以及多相单输出转换器配置中；
－图6展示了时序图，示出了根据在此所述方法操作的图5的设备的信号；
－图7展示了时序图，示出了根据在此所述方法操作的图5A、图5B的设备的其他信号。
－图8展示了时序图，示出了在不同操作状况下根据在此所述方法的图6的信号；
－图9示意性展示了图5a或图5b的电路的细节的实施方式；
－图10示意性展示了用于驱动图8的电路的可能逻辑电路；
－图11展示了流程图，示出了在具有两个转换器的DC降压转换器设备中在此所述方法的操作；
－图12A和图12B展示了流程图，示出了在具有多个转换器的DC降压转换器设备中在此所述方法的操作。
具体实施方式
随后的说明书说明了目的在于深入理解实施例的各个具体细节。实施例可以不采用一个或多个具体细节，或者采用其他方法、部件、材料等而实施。在其他情形中，并未图示或者详细描述已知的结构、材料或操作，以使得将不会模糊实施例的各个方面。
在本说明书的框架中针对“实施例”或“一个实施例”的参考意味着指示在至少一个实施例中包括关于实施例所述的特定配置、结构或特征。同样地，可以存在于本说明书各个点处的诸如“在实施例中”或“在一个实施例中”的短语不必涉及一个和相同的实施例。此外，可以在一个或多个实施例中合适地组合特定的构造、结构或特征。
在此使用的参考仅意在为了方便，并且因此并未限定实施例的保护范围或范围。
在图5A和图5B中示意性示出了类似于图1的转换器10的两个转换器，分别为第一转换器101和第二转换器102，连接至产生输入电压Vi的相同电池12，并联作为至两个转换器的输入。与此同时，两个转换器101和102可以输出两个不同的负载点(图5A)，其由电阻191和192表示或者共同地输出在由电阻器19所表示负载中的负载电流Is(图5B)。两个转换器101和102布置在相同裸片或芯片上。每个转换器101和102与以下将特别地参照图9和图10更好详述的相应控制模块401和402相关联。
也参照图6和图7的时序图描述基本概念，其类似于图3中的时序图，采用Vfb1指示第一转换器101的三角反馈电压，输入相应迟滞比较器的正相输入，而采用Vfb2指示第二转换器102的反馈电压。电源电流Is在该情形中并未示出在图6中。
所述技术方案设计致力于转换器迟滞现象以增加转换器的噪声抵抗性。考虑在相同芯片上存在两个转换器101和102的情形，如图5A和图5B中所示，当另一个转换器(在该多个转换器中其他转换器的至少一个，如下文中也更好地详述)例如第一转换器101触发导通事件(也即参照图6的示图到达由t1指示的导通时段TON1的开始时刻)时，技术方案提供了增加迟滞窗口，也即施加增量ΔVHYST至两个转换器中的每一个(更通常的，多个转换器的每一个，如下文中更好地详述)例如第二转换器102(因此其提供增量ΔVHYST至第二转换器的迟滞窗口的幅度VHYST2)的迟滞窗口的幅度VHYST。以此方式，减小了具有两个同步导通事件的概率。在另一转换器(也即第一转换器101)的导通时段TON1到期之后(也即在TOFF1期间)，如果给定的转换器(也即第二转换器102)并未导通，也即并未达到由t2指示的相应导通时段TON2的开始时刻，则第二转换器102的迟滞幅度VHYST2恢复至正常值，也即减小移除增量ΔVHyst2，回复至正常操作。图6中所述的状况对应于不重叠、或非重叠的反馈信号。如图6中所示，通过降低迟滞下阈值VTHL而施加增量ΔVHyst2至阈值，也即当其由减小的反馈电压所达到时触发导通时段TON。同样，增量ΔVHyst2涉及迟滞窗口的幅度VHYST2，而在迟滞下阈值VTHL的情形中，增量ΔVHyst2对应于该阈值的绝对值的相同数量的降低(如果其是正值的话)。
图7是对应于图6的时序图的时序图，然而其展示了不同的操作状况，是具有部分重叠的反馈信号的状况。换言之，展示了这样的情形，在第一转换器101的开始于时刻t1的导通时段TON1期间，第二转换器102也导通(在时刻t2处，在第一导通时段TON1内)。在该情形中，第二调节器102的迟滞幅度VHYST2被锁存至具有增量ΔVHYST2的值，也即通过第二转换器102的导通时间TON2而维持增加的迟滞幅度。换言之，高迟滞阈值以ΔVHYST而增加，并且均使得导通时段TON和关断时段TOFF增加，因为VFB2节点必须在三角波形的上升边缘上实现较高电压并且在该下降边缘期间从较高电压而开始。结果是，均采用该迟滞值驱动导通时段TON2和相继的关断时段TOFF2(在图7中开始于时刻t4)。如图7中所示，实际上当导通时段TON2开始时，增量ΔVHYST2施加至迟滞窗口的上阈值VTHH，而在第一导通时段TON1的结束处t3时刻移除在下阈值VTHL上的增量ΔVHYST2，从而针对去往关断时段的转变维持迟滞幅度VHYST2的相同增加值，特别是当第二反馈电压Vfb2接近迟滞窗口的上限时。因此，在图7中所示的状况中，也即当第二转换器102在第一转换器102的导通时段期间导通时，在第二转换器102中，提供使得在第一转换器101的导通时刻处，首先改变一个阈值，例如下阈值VTHL，并且随后改变另一迟滞阈值VTHH，例如迟滞上阈值，以维持电感器平均电流和平均输出电压为恒定。
假设两个转换器101和102的频率非常接近，以此方式，轻微地增加了第二转换器102的时段。该增加的时段使得第二转换器102的导通时段TON2相针对第一转换器101的导通时段TON1而偏移。如图7中所示，由于第二转换器的时段的以上增加，因此在针对第一转换器101到达新导通时段TON1的时刻t5处开始的第二开关切换时段，已经对应于类似图6中的不重叠或非重叠状况，也即当导通时段TON1已经过期时(在时刻t6处)，在时刻t7处达到导通时段TON2。因此，如在图6中所述的非重叠状况，增量刚刚施加至第二转换器102的下阈值VTHL，并且随后只要第一转换器的导通时段结束(在时刻t6处)则恢复该转换器的迟滞窗口的幅度VHYST2。对称地，当第二转换器导通时，在时刻t7处首先增加第一转换器102的下阈值VTHL以及继而增加该转换器的迟滞窗口的幅度VHYST1，并且只要第二转换器102的导通时段结束(在时刻t8处)则恢复。
在图8中，类似之前图4中，针对图5a、图5b的设置示出了分别针对每个转换器在开关节点SW处的电压VSW1和VSW2、流过相应电感器(类似图1中电感器13)的电流IL1和IL2、以及总电源电流Is的仿真。在该情形中时间窗口也划分为两个子窗口，表示在DCM(不连续导通模式)之下操作的第一子窗口D，表示在CCM(连续电流模式)下操作的第二子窗口C。
在图8中，之前同步的两个转换器101和102现在在CCM或DCM模式中均交错：第一调节器101的导通不再影响第二调节器102的行为，现在在恰当的频率下自由地操作；仅在负载步进之后，两个导通时段TON1和TON2叠加几微秒以在第二调节器102的输出端处快速地恢复电压降，但是在几个循环之后它们趋向于相互分离。
图8也示出了作为RMS的减小的峰值电源电流，以及相对于图4的仿真的改进EMI。
刚刚所述的技术方案相对于类似添加时钟的方案而具有优点，两个转换器或调节器操作作为适当的迟滞DC-DC转换器，并且为此原因，瞬态电流负载响应是非常快速的。与此同时，迟滞增加方法允许沿着整个开关时段而分布调节器导通时段。
可以将参照图5、图6和图7所述的过程应用于多于两个迟滞DC-DC转换器，针对以重叠的方式导通的每个调节器添加额外的迟滞电压增量。以此方式，所有转换器自动地沿着时段不重叠或分布以减小电源电流峰值及其RMS。
在图11中展示了流程图，示出了在具有两个转换器的DC降压转换器设备中在此所述的方法的操作的实施例，采用附图标记100指示作为整体。方法100优选地由相应控制逻辑实施，诸如控制模块40，其与每个转换器相关联。该控制逻辑接收或测量与方法操作相关的其自己的转换器和其他转换器的信号或电压，如上所述以及如下所详述。其他操作(作为过程105)可以固有地由转换器体系结构而实施。
因此，根据该方法，转换器操作导通过程105，其在第一步骤110中验证给定转换器的反馈电压，例如参照图7，第二转换器102的第二反馈电压Vfb2是否低于下阈值VTHL。
如果肯定的话，在步骤111中，转换器进入导通时段TON2。
在步骤112中，验证第二反馈电压Vfb2是否低于或等于上阈值VTHH。当第二电压Vfb2达到上阈值VTHH时，在步骤113中第二转换器进入关断时段TOFF2。
导通过程105通常由转换器自身管理，这是因为步骤110、111由产生PWM信号Q的比较器11和驱动器20实施。然而，控制逻辑可以例如对比较器11的输出取样，以实施验证步骤110并触发(在否定性答案的情形中)以下所述的其他操作115、116。
随后，在步骤113、也即关断时段TOFF2开始之后，控制转到步骤114，在其中验证该转换器的电感器13中流动的电流是否为零，也即转换器是否处于导通或关断状态。如果肯定的话，控制器进入三态状态114a，随后控制转至过程100的开始。如果否定的话，控制再次转至步骤110。
如果步骤110给出否定性输出，也即第二电压Vfb2达到下阈值VTHL，在步骤115中评估是否检测到另一转换器的导通时段。在该示例中，采用两个转换器，总是参照图6和图7，另一转换器可以仅是第一转换器101。
如果肯定的话(对应于图7中时刻t1)，其进入迟滞幅度调节的过程116。
该迟滞幅度调节的过程包括步骤120，步骤120减小增量ΔVHYST2的给定的也即第二转换器的下阈值VTHL，因此增加迟滞幅度VHYST2。
随后，控制转至步骤121，在其中验证转换器的电感器13中流动的电流是否为零。如果肯定的话，逻辑处于三态状态122，则控制转至步骤130，验证第二电压Vfb2、也即给定转换器的反馈电压现在是否达到下阈值VTHL。如果否定的话，控制直接转至该步骤130。
如果验证步骤130的结果是肯定的，也即第二反馈电压Vfb2达到下阈值VTHL，则在步骤131中增加上阈值VTHH。随后在步骤132中验证另一转换器的导通时段TON1是否结束。如果肯定的话，在步骤133中恢复下阈值VTHL(类似图7中时刻t2处)。控制转至步骤111，其中转换器102进入导通时段TON2。如果验证步骤132是否定性的，则控制也转至步骤111。
如果验证步骤130的结果是否定性的，也即第二反馈电压Vfb2并未达到下阈值VTHL，则在步骤140中验证另一导通时段TON1是否结束。如果否定的话，控制返回至步骤121。如果肯定的话，在步骤145中恢复下阈值VTHL(图7中时刻t6)。随后，控制转至步骤111，其中第二转换器进入导通时段TON2。
图11描述了当仅包括两个转换器时的操作。在图12A－图12B中示出了流程图，示出了当存在多于两个转换器时的行为。
在图11中，如果验证步骤115是肯定性的，则进入迟滞电压的调节的过程116，其包括步骤120、131－133、140、141、121和122。
在多于两个调节器的情形中，在附图12A－图12B中示出了在此所述方法的实施例200，其中采用了表达方式，根据该表达方式，指数i表示在被检测作为导通的多个转换器中其他转换器(不同于实施了过程200的转换器)的数目加一。因此，指数i从值2开始(图11的情形)并且当另一转换器导通时(如下所示)随着发起的方框116i的每个实例而增加。图12A示出了其中在某一瞬时存在至少三个导通的转换器的情形，尽管由于过程200的迭代本质，但是该过程可以容易地扩展至检测到导通的数目更多的转换器。
因此，如图12A中所示，存在迟滞电压116的调整过程的多次迭代，采用116i指示，其中i代表性地为1、2和3等，当多个转换器中另一转换器进入其导通时段时被激活。
过程105和步骤114、114a与图11的方法100相同，因为它们涉及给定转换器、例如第二转换器、或者多个转换器101...10N中一般转换器10j的正常操作，其验证下阈值是否达到并且如果肯定的话开始并完结导通时段。步骤115也基本上类似于图11的步骤，并且验证在设备的多个转换器中的至少一个转换器是否处于其导通时段。图11的相同步骤115也采用两个转换器。
在肯定的情形下，过程200进入(通过输入节点IN1)进入迟滞电压的调节的方框116i，其中i＝1。图12B中详述的该方框类似于图11中方框116，并且步骤120i、121i、130i对应于图11的方法100的步骤120、121、130。然而，步骤131i不同于步骤131之处在于，i倍的上阈值VTHH增加了增量电压ΔVHYST。这同样意味着，如果仅有另一个转换器导通，则i＝1并且步骤131i和131重合。如果，其他转换器导通，在对应的另一方框116i中，其中i分别是2和3，增量电压ΔVHYST因此倍乘以2或3。
步骤132i和133i对应于图11的步骤132、133，并且输出OUT1朝向步骤111。
随后，步骤140i对应于步骤140，也即在步骤140中验证步骤115处检测的另一导通时段是否结束。在肯定的情形下，然而步骤141i提供使得下阈值VTHL以电压增量ΔVHYST而增加。在具有两个转换器的情形中，这对应于恢复下阈值VTHL。在该情形中，过程116i在步骤145i之后通过输出节点OUT2而退出，并且控制返回至步骤111。在多于两个转换器导通(i＝3)的情形中，然而，因为不足以施加电压增量ΔVHYST以恢复下阈值，控制从输出OUT2转至方框142i，其复制方框141i并且提供使得下阈值VTHL以另一电压增量ΔVHYST而增加。随后控制转至之前的方框116i(通过输入IN2)。
随后方框116i不同于方框116之处在于，在步骤140i中验证在步骤115’处检测到的另一导通时段是否结束，控制在该情形中转至步骤115i，其验证在导通时段中是否存在至少i个转换器。
在否定的情形下，控制返回至步骤121i。
在肯定的情形下，也即存在处于导通时段中的另一转换器，过程116i在步骤115i之后通过输出节点OUT3退出以通过输入IN1进入类似的方框116i，其中指数i增加1。
在图12A中如所示示出了三个方框116i，每个对应于导通的另一转换器(i＝1、2、3)。针对每个方框116i的步骤115i的输出OUT3控制具有增加指数的以下方框116i的输入IN1。步骤131－133中的每个输出OUT1返回至步骤111，而仅针对i＝2的、来自步骤141i的恢复/增加下阈值的输出OUT2返回至步骤114的输入，而在以下中方框116的OUT2连接至步骤142i。
基于图11、图12A和图12B的流程图的具体实施例，因此用于管理在此所述的多个迟滞DC-DC降压转换器的方法基本上包括如下操作：当验证相应反馈电压Vfb2是否达到下阈值VTHL的操作105指示下阈值VTHL并未达到时，在步骤115或115i中检测在所述多个转换器中至少另一转换器(例如102)是否已经进入相应导通时段TON1，并且在肯定的情形下，进入迟滞电压调整过程116或116i，包括通过减小迟滞窗口VHYST2的下阈值VTHL而以给定量ΔVHYST幅度而增加至少给定转换器102的迟滞窗口VHYST2的步骤120或120i。
根据另一方面，迟滞电压调整过程116或116i包括：在以给定量ΔVHYST而增加迟滞窗口VHYST2的幅度的所述步骤120或120i之后，在步骤130中验证给定转换器102的反馈电压是否达到下阈值VTHL，并且在肯定的情形下，在步骤131中增加迟滞窗口VHYST2的上阈值VTHH。
根据另一方面，方法包括随后在步骤132或132i中验证另一转换器的导通时段(例如TON1)是否结束，并且在肯定的情形下，在步骤133中恢复下阈值VTHL。
根据另一方面，验证给定转换器102的反馈电压是否现在达到下阈值VTHL的所述步骤130给出否定性结果，包括随后在步骤140或140i中验证另一转换器的导通时段TON1是否结束，并且在肯定的情形下，在步骤133中恢复下阈值VTHL。
根据另一方面，迟滞电压调整过程116或116i包括步骤115i，步骤115i检测不同于所述另一转换器的又一转换器是否已经进入相应导通时段TON2，并且在肯定的情形下，执行迟滞电压调整过程116i的另一实例。
根据另一方面，在迟滞电压调整过程116i的每个又一实例中，通过将另一给定电压增量ΔVHYST添加至在第一实例116中添加的给定电压给定增量ΔVHYST而执行增加迟滞窗口VHYST2的上阈值VTHH的步骤131i。
在下文中，描述了一种电路技术方案，其可以实施参照图6和图7所述的反馈电压的管理。
在迟滞DC-DC转换器中，迟滞窗口可以通过在电阻器上注入电流而获得。因此在图9中，描述了一种迟滞改变电路技术方案，采用附图标记30指示，其中通过增加具有电阻值Rh的电阻器32中流动的电流Ih而增加例如对应于比较器11的迟滞窗口的电压幅度VHYST的电压Vh，从而降低同时导通转换器的可能性，作用于由同步逻辑50管理的两个开关，如图10中所示。图9的电路具有电流比较器31，连接在电源电压Vcc和电阻器32的输入节点之间，电阻器32在另一端处连接接地GND，电流发生器31使得电流Ih流入电阻器32中。迟滞电压Vh跨越电阻器32而形成，与进入电阻器32的输入节点的电流值相关。第一开关33布置在电流镜36的输出节点与电阻器32的输入节点之间，电流镜36镜像复制了额外电流发生器35的额外电流Ie，电流发生器31也连接至电阻器32的输入节点。第二开关34布置在电流镜36的输出节点与接地GND之间。开关33由增量迟滞信号Trh驱动，允许通过电流镜36注入额外电流Ie，由此增加迟滞电压Vh的幅度，而开关34由求反的增量迟滞信号nTrh所驱动，以使得开关34将额外的电流Ie转至接地GND，替代于关断电路，以便于能够操作在更高频率下。需要指出，电路产生正相迟滞电压Vh以提供至比较器11，作为调节其迟滞的迟滞参数。然而，电路30可以双重地用于通过在电阻器Rh上获得反向电压降而向比较器11提供迟滞减少。
在该情形中为与第一转换器101相关联的逻辑的同步逻辑50接收第一和第二转换器的PWM信号Q1、Q2作为输入，并且其配置用于检测来自所述PWM信号Q1、Q2的导通时段TON1的到达时间、在图6中为t1，并且发出激励电路(也即迟滞改变电路30)的激励信号Trh和nTrh，其分别增加或减小了迟滞幅度VHYST。
特别地，该逻辑电路50在第一单步(one-shot)短路延迟逻辑门51和第二单步短路延迟逻辑门52处分别接收第二转换器102的PWM信号Q2及其求反信号。这些单步短路延迟门51在导通时段TON2的上升边缘上产生短脉冲。这意味着第一DC-DC转换器(在该情形中为101)的迟滞由另一个转换器(例如102)的PWM事件而管理；必须包括这些同步逻辑电路50的一个以用于每个调节器。
随后第一单步门51的输出以及第一转换器的PWM信号Q1作为输入而引至与门54。该与门54的输出和第二单步短路延迟逻辑门52的输出分别触发置位复位双稳态触发器55的置位输入S和复位输入R，其输出与第一转换器的PWM信号Q1一起作为输入引至第二或非门56，产生了求反的增量迟滞信号nTrh，而通过施加另一反相器门57至求反的增量迟滞信号nTrh而获得增量迟滞信号Trh。
如针对本领域技术人员明显的是，短路延迟逻辑门51、52基本上是单稳定电路，其在导通时段的上升边缘上产生短脉冲，脉冲的长度相对于导通时段的长度而非常短，但是足以操作置位复位双稳态触发器55的置位和复位。
图10因此示出了可以驱动迟滞增加的电路。当第二转换器的导通时段TON2发生时，迟滞的幅度(图9中电压Vh)应该增加。Q1是驱动器20的输出，在回路中在比较器11之后，检测第一转换器101的导通时段Ton，因此或非门56由该信号Q1而使能。如果两个转换器具有它们的重叠的导通时段TON1和TON2，迟滞的幅度也应该针对第一转换器的导通时段TON1而维持增加。这是借由置位-复位电路55而获得，在来自由信号Q2屏蔽的回路的比较器11的信号(在驱动器20的输出端处获得)的正边缘上复位，也即第二转换器的导通时段TON2，并且在关断时段Toff(NOT(TON))的正边缘上复位。在第二转换器上提供双重电路以实施双重过程。
在附图5a、图5b中示出了两个控制电路401和402，包括相应的逻辑电路501和502，接收PWM信号Q1和Q2并且发出增量迟滞信号Trh、nTrh至相应激励电路301和302，其调节相应转换器101和102的迟滞幅度VHYST1和VHYST2。
当由PWM信号Q已经触发了调节器之一的导通时段TON时，另一个调节器的迟滞稍微增加。以此方式，第二转换器102的导通不太可能，变得针对噪声更加不敏感。具有交换的控制信号的相同电路必须包括在第一转换器101中以防止由第二转换器102的开关活动而触发不希望的高压侧导通。
根据在此所述各个实施例的方法展示了相针对添加时钟的技术方案的优点，转换器或调节器均操作作为恰当的迟滞DC-DC转换器并且为此原因，瞬态电流负载响应是非常快的。与此同时，迟滞增加方法允许调节器导通时段沿着整个开关时段而分布。
自然，不违背实施例的原理，构造和实施例的细节可以相针对纯粹借由示例方式已经描述和示出的而广泛地改变，并未因此脱离如后继权利要求所限定的本发明实施例的范围。
尽管已经参照交叉或达到迟滞下阈值以使能导通时段描述了技术方案，明显的是，双重技术方案是可能的，其中迟滞下阈值替代为迟滞上阈值并且电压增加和减小替代为它们的对偶，例如在采用负相电压而操作的情形中。

Claims (21)

1.一种控制迟滞DC-DC降压转换器的方法，包括：
管理多个迟滞DC-DC降压转换器，每个迟滞DC-DC降压转换器包括根据相应迟滞窗口操作的迟滞比较器，针对每个迟滞DC-DC降压转换器，所述管理包括：
验证所述迟滞DC-DC降压转换器的相应反馈电压是否达到下阈值，以便进入所述迟滞DC-DC降压转换器的导通时段，
检测所述多个迟滞DC-DC降压转换器中的另一个迟滞DC-DC降压转换器是否已进入相应导通时段，
响应于检测到所述多个迟滞DC-DC降压转换器中的所述另一个迟滞DC-DC降压转换器已进入所述相应导通时段，进入迟滞电压调整过程，所述迟滞电压调整过程包括增加所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度。
2.根据权利要求1所述的方法，其中增加所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度包括降低所述迟滞DC-DC降压转换器的所述迟滞窗口的下阈值。
3.根据权利要求2所述的方法，其中所述迟滞电压调整过程包括针对每个迟滞DC-DC降压转换器在增加所述迟滞窗口的幅度之后：
验证所述迟滞DC-DC降压转换器的所述反馈电压现在是否达到所述下阈值，并且
响应于验证所述迟滞DC-DC降压转换器的所述反馈电压已达到所述下阈值，增加所述迟滞窗口的上阈值。
4.根据权利要求3所述的方法，其中针对每个迟滞DC-DC降压转换器：
随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段是否完成；以及
响应于随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段完成，恢复所述迟滞DC-DC降压转换器的所述下阈值。
5.根据权利要求3所述的方法，其中针对每个迟滞DC-DC降压转换器：
随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段是否完成；以及
响应于验证所述迟滞DC-DC降压转换器的所述反馈电压尚未达到所述下阈值并随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段完成，恢复所述下阈值。
6.根据权利要求2所述的方法，其中针对每个迟滞DC-DC降压转换器，所述迟滞电压调整过程包括：
检测与所述另一个转换器不同的又一个转换器是否已进入相应导通时段；以及
响应于检测到所述又一个转换器已进入所述相应导通时段，执行所述迟滞电压调整过程的又一个实例，
其中所述又一个实例包括进一步增加所述迟滞窗口的幅度。
7.根据权利要求6所述的方法，其中，针对每个迟滞DC-DC降压转换器，执行所述迟滞电压调整过程的所述又一个实例包括增加所述迟滞DC-DC降压转换器的所述迟滞窗口的上阈值。
8.根据权利要求1所述的方法，其中所述迟滞DC-DC降压转换器分别产生多个输出电压，并分别向相应负载提供所述多个输出电压。
9.一种控制迟滞DC-DC降压转换器的方法，包括：
管理多个迟滞DC-DC降压转换器，每个迟滞DC-DC降压转换器包括根据相应迟滞窗口操作的迟滞比较器，针对每个迟滞DC-DC降压转换器，所述管理包括：
验证所述迟滞DC-DC降压转换器的相应反馈电压是否达到下阈值，以便进入所述迟滞DC-DC降压转换器的导通时段，
检测所述多个迟滞DC-DC降压转换器中的另一个迟滞DC-DC降压转换器是否已进入相应导通时段，
响应于检测到所述多个迟滞DC-DC降压转换器中的所述另一个迟滞DC-DC降压转换器已进入所述相应导通时段，进入迟滞电压调整过程，所述迟滞电压调整过程包括改变所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度，使得所有迟滞DC-DC降压转换器自动地沿着时段不重叠或分布以减小电源电流峰值。
10.根据权利要求9所述的方法，其中改变所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度包括改变所述迟滞DC-DC降压转换器的所述迟滞窗口的下阈值。
11.根据权利要求10所述的方法，其中所述迟滞电压调整过程包括针对每个迟滞DC-DC降压转换器在改变所述迟滞窗口的幅度之后：
验证所述迟滞DC-DC降压转换器的所述反馈电压现在是否达到所述下阈值，并且
响应于验证所述迟滞DC-DC降压转换器的所述反馈电压已达到所述下阈值，改变所述迟滞窗口的上阈值。
12.根据权利要求11所述的方法，其中针对每个迟滞DC-DC降压转换器：
随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段是否完成；以及
响应于随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段完成，恢复所述迟滞DC-DC降压转换器的所述下阈值。
13.根据权利要求11所述的方法，其中针对每个迟滞DC-DC降压转换器：
随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段是否完成；以及
响应于验证所述迟滞DC-DC降压转换器的所述反馈电压尚未达到所述下阈值并随后验证所述另一个迟滞DC-DC降压转换器的所述导通时段完成，恢复所述下阈值。
14.根据权利要求10所述的方法，其中针对每个迟滞DC-DC降压转换器，所述迟滞电压调整过程包括：
检测与所述另一个转换器不同的又一个转换器是否已进入相应导通时段；以及
响应于检测到所述又一个转换器已进入所述相应导通时段，执行所述迟滞电压调整过程的又一个实例，
其中所述又一个实例包括进一步增加所述迟滞窗口的幅度。
15.根据权利要求14所述的方法，其中，针对每个迟滞DC-DC降压转换器，执行所述迟滞电压调整过程的所述又一个实例包括改变所述迟滞DC-DC降压转换器的所述迟滞窗口的上阈值。
16.根据权利要求9所述的方法，其中所述迟滞DC-DC降压转换器向公共负载提供公共电源电流。
17.一种DC-DC降压转换器系统，包括：
多个迟滞DC-DC降压转换器，每个迟滞DC-DC降压转换器包括迟滞比较器，所述迟滞比较器被配置为根据相应迟滞窗口操作；以及
多个控制电路分别耦合到所述迟滞DC-DC降压转换器，每个控制电路被配置为通过以下方法管理相应迟滞DC-DC降压转换器，所述方法包括：
验证所述迟滞DC-DC降压转换器的相应反馈电压是否达到下阈值，以便进入所述迟滞DC-DC降压转换器的导通时段，
检测所述多个迟滞DC-DC降压转换器中的另一个迟滞DC-DC降压转换器是否已进入相应导通时段，
响应于检测到所述多个迟滞DC-DC降压转换器中的所述另一个迟滞DC-DC降压转换器已进入所述相应导通时段，进入迟滞电压调整过程，所述迟滞电压调整过程增加所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度。
18.根据权利要求17所述的DC-DC降压转换器系统，其中每个控制电路被配置为通过降低所述迟滞DC-DC降压转换器的所述迟滞窗口的下阈值来增加所述迟滞DC-DC降压转换器的所述迟滞窗口的幅度。
19.根据权利要求18所述的DC-DC降压转换器系统，其中每个控制电路包括：
激励电路，被配置为增加所述相应迟滞DC-DC降压转换器的所述迟滞窗口的幅度；以及
同步逻辑电路，用于检测所述多个转换器中的所述另一个转换器的导通时段的到达，所述同步逻辑电路被配置为命令所述激励电路增加相应迟滞DC-DC降压转换器的迟滞窗口的幅度。
20.根据权利要求19所述的DC-DC降压转换器系统，其中所述同步逻辑电路被配置为接收所述多个转换器的PWM信号，根据所述PWM信号检测所述另一个转换器的所述导通时段的到达，并且发出激励信号，所述激励信号使得所述激励电路将所述相应迟滞DC-DC降压转换器的所述迟滞窗口的幅度从正常值增加到放大值。
21.根据权利要求17所述的DC-DC降压转换器系统，其中所述多个迟滞DC-DC降压转换器被布置在相同芯片或裸片上。
CN201910789889.9A 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器 Active CN110429812B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102015000053981 2015-09-22
ITUB2015A003797A ITUB20153797A1 (it) 2015-09-22 2015-09-22 Procedimento per gestire una pluralita' di convertitori buck dc-dc e corrispondente convertitore buck dc-dc
CN201610113618.8A CN106549569B (zh) 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610113618.8A Division CN106549569B (zh) 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器

Publications (2)

Publication Number Publication Date
CN110429812A CN110429812A (zh) 2019-11-08
CN110429812B true CN110429812B (zh) 2021-09-10

Family

ID=54884285

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910789889.9A Active CN110429812B (zh) 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器
CN201620153669.9U Withdrawn - After Issue CN205901595U (zh) 2015-09-22 2016-02-29 Dc‑dc降压转换器
CN201610113618.8A Active CN106549569B (zh) 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201620153669.9U Withdrawn - After Issue CN205901595U (zh) 2015-09-22 2016-02-29 Dc‑dc降压转换器
CN201610113618.8A Active CN106549569B (zh) 2015-09-22 2016-02-29 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器

Country Status (4)

Country Link
US (1) US9712060B2 (zh)
CN (3) CN110429812B (zh)
DE (1) DE102016105469B4 (zh)
IT (1) ITUB20153797A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153797A1 (it) * 2015-09-22 2017-03-22 St Microelectronics Srl Procedimento per gestire una pluralita' di convertitori buck dc-dc e corrispondente convertitore buck dc-dc
US10236773B2 (en) * 2016-09-30 2019-03-19 Cypress Semiconductor Corporation Low quiescent current DC-to-DC converter with increased output voltage accuracy
US11701163B2 (en) 2017-05-31 2023-07-18 Intuitive Surgical Operations, Inc. Electrosurgical output stage with integrated DC regulator
GB2564912B (en) 2017-07-24 2020-09-02 Cirrus Logic Int Semiconductor Ltd Transducer driver circuitry
WO2020055511A1 (en) 2018-09-14 2020-03-19 Gopro, Inc. Electrical connectivity between detachable components
US10996728B2 (en) 2019-01-04 2021-05-04 Sigmasense, Llc. Power supply signal conditioning system based on drive-sense circuit (DSC) processing
KR102453380B1 (ko) * 2019-08-02 2022-10-11 한국전자통신연구원 Dsm을 이용한 부스트 dc-dc 변환기, 부스트 dc-dc 변환기를 위한 듀티비 제어기 및 이를 구성하는 방법
US11337284B2 (en) * 2020-04-30 2022-05-17 Texas Instruments Incorporated Capacitive drop power supply for lighting control
TWI792805B (zh) * 2021-10-24 2023-02-11 立錡科技股份有限公司 降壓轉換器及降壓轉換器的操作方法、最大快速響應訊號產生器及最大快速響應訊號產生器的操作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147478A (en) * 1999-09-17 2000-11-14 Texas Instruments Incorporated Hysteretic regulator and control method having switching frequency independent from output filter
US6366069B1 (en) * 2001-02-01 2002-04-02 Intel Corporation Hysteretic-mode multi-phase switching regulator
US6628106B1 (en) * 2001-07-30 2003-09-30 University Of Central Florida Control method and circuit to provide voltage and current regulation for multiphase DC/DC converters
US20030090244A1 (en) * 2001-11-05 2003-05-15 Krishna Shenai Multislice DC-DC converter
US6922044B2 (en) * 2002-09-06 2005-07-26 Intersil Americas Inc. Synchronization of multiphase synthetic ripple voltage regulator
US6801026B2 (en) * 2002-12-20 2004-10-05 Intel Corporation Hysteretic DC-DC converters
JP2007528187A (ja) 2003-07-10 2007-10-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ スイッチモード電源
US8618788B2 (en) * 2007-03-30 2013-12-31 Malay Trivedi Dynamically adjusted multi-phase regulator
US7999524B2 (en) * 2007-06-04 2011-08-16 Texas Instruments Incorporated Interleaved power factor correction pre-regulator phase management circuitry
EP2283701B1 (en) * 2008-05-13 2013-05-29 Nxp B.V. Method and circuit arrangement for cycle-by-cycle control of a led current flowing through a led circuit arrangement, and associated circuit composition and lighting system
US8008902B2 (en) * 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8228049B2 (en) * 2008-07-14 2012-07-24 Intersil Americas LLC Advanced phase number control for multiphase converters
WO2010013198A1 (en) * 2008-07-28 2010-02-04 Nxp B.V. Delay compensation for a dc-dc converter
EP2365622B1 (en) * 2010-03-08 2017-05-10 Nxp B.V. Method and circuit for controlling a switched-mode power converter with fast transient response
US9106201B1 (en) * 2010-06-23 2015-08-11 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
US8164391B2 (en) 2010-07-28 2012-04-24 Active-Semi, Inc. Synchronization of multiple high frequency switching power converters in an integrated circuit
JP2012060743A (ja) * 2010-09-07 2012-03-22 Rohm Co Ltd Ｄｃ／ｄｃコンバータの制御回路、それを用いたｄｃ／ｄｃコンバータ、発光装置および電子機器
US8593123B2 (en) * 2010-12-27 2013-11-26 Analog Devices, Inc. Switching voltage regulators with hysteretic control for enhanced mode-transition speed and stability
US8907644B2 (en) * 2011-07-14 2014-12-09 Eta Semiconductor Inc. Synchronization of hysteretic power converters
US9362828B2 (en) * 2013-02-06 2016-06-07 Microsemi Corporation Hysteretic current mode control converter with low, medium and high current thresholds
US9496791B2 (en) * 2013-09-19 2016-11-15 Infineon Technologies Austria Ag Multiphase buck converter with dynamic phase firing
CN104539155B (zh) * 2014-12-09 2017-09-29 矽力杰半导体技术(杭州)有限公司 一种具有自均流的多相并联变换器及其控制方法
ITUB20153797A1 (it) * 2015-09-22 2017-03-22 St Microelectronics Srl Procedimento per gestire una pluralita' di convertitori buck dc-dc e corrispondente convertitore buck dc-dc

Also Published As

Publication number Publication date
DE102016105469B4 (de) 2018-10-11
CN106549569A (zh) 2017-03-29
ITUB20153797A1 (it) 2017-03-22
US9712060B2 (en) 2017-07-18
US20170085180A1 (en) 2017-03-23
CN110429812A (zh) 2019-11-08
DE102016105469A1 (de) 2017-03-23
CN205901595U (zh) 2017-01-18
CN106549569B (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
CN110429812B (zh) 用于管理多个迟滞dc-dc降压转换器的方法以及对应的dc-dc降压转换器
JP5772191B2 (ja) スイッチング電源装置
US8593125B1 (en) Buck DC-DC converter with dual feedback control
US8810227B2 (en) System and method for controlling a switched-mode power supply
EP1519474B1 (en) Synchronization of multiphase synthetic ripple voltage regulator
US9013165B2 (en) Switching regulator including a configurable multi-mode PWM controller implementing multiple control schemes
TWI483528B (zh) 直流對直流轉換器電路及偵測直流對直流轉換器電路內之零電流交跨的偵測電路和方法以及其電源供應器控制器、電源供應器、系統
CN102810983B (zh) Pwm电压调节器的控制电路及方法
US9614437B2 (en) Switching regulator and control circuit and control method therefor
EP2973971B1 (en) Systems and methods for 100 percent duty cycle in switching regulators
TW201644170A (zh) 具有分離的高頻及低頻路徑信號的快速暫態電力供應器
TWI668949B (zh) 突發模式控制
JP2012235564A (ja) スイッチング電源装置
TW200832100A (en) Quick response switching regulator and control method thereof
US9000735B2 (en) DC-DC controller and operation method thereof
US10871810B2 (en) Power supply system with pulse mode operation
Cervera et al. Resonant switched-capacitor voltage regulator with ideal transient response
CN114981747A (zh) 电流模式dc-dc转换器
US11050345B2 (en) Power supply apparatus and electronic control unit
Agostinelli et al. Non-linear control for energy efficient DC-DC converters supporting DCM operation
Zhou et al. Voltage-mode variable frequency control for single-inductor dual-output buck converter with fast transient response
Zhou et al. Elimination of sub-harmonic oscillation of digital average current control buck converter
Narasimharaju Enhanced closed loop voltage control of buck converter for improved performance
US11456668B2 (en) Method and device for switching regulator control
WO2016204824A1 (en) Low thermal design for dc-dc converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant