CN110429052A - 一种芯片选择性搬运方法 - Google Patents
一种芯片选择性搬运方法 Download PDFInfo
- Publication number
- CN110429052A CN110429052A CN201910740316.7A CN201910740316A CN110429052A CN 110429052 A CN110429052 A CN 110429052A CN 201910740316 A CN201910740316 A CN 201910740316A CN 110429052 A CN110429052 A CN 110429052A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- line
- photosensitive glue
- pattern area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种芯片选择性搬运方法，由于光敏胶层被曝光照射处的黏性降低，因此，通过第一光敏胶层和第二光敏胶层相应位置处进行曝光照射，使得第一光敏胶层对应第二图案区处为降黏区，及第二光敏胶层对应第一图案区处为降黏区，而后在分离第一基板和第二基板时，会使得第一基板黏附位于第一图案区对应的芯片，及第二基板黏附第二图案区对应的芯片，不仅达到了芯片选择性搬运的目的，而且还能够得到两个成品基板及芯片结构，该搬运方法工艺简单、成本低且效率高。
Description
技术领域
本发明涉及半导体器件组装技术领域，更为具体地说，涉及一种芯片选择性搬运方法。
背景技术
随着电子技术的发展，电子设备上所需芯片越来越多。在一些芯片密度较大的电子应用产品上，我们需要一种快速、高效、批量化搬运组装芯片的方法，而非是一颗颗芯片去抓取搬运，这样才能大幅度提升组装效率，降低制造成本。现有的几种芯片搬运方法，如印章方式、静电方式、流体转移方式等，都具有各自的优势，但是，现有的芯片搬运方法工艺复杂，成本较高。
发明内容
有鉴于此，本发明提供了一种芯片选择性搬运方法，能够有效的解决现有技术所存在的问题，工艺简单且成本低。
为实现上述目的，本发明提供的技术方案如下：
一种芯片选择性搬运方法，包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
可选的，所述步骤S1包括：
将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接；
将所述芯片的第二表面与所述第二基板的第一表面通过第二光敏胶层粘接；
在所述第一基板背离所述第二基板一侧形成第一掩膜，及在所述第二基板背离所述第一基板一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二图案区；
透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区。
可选的，所述步骤S1包括：
将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及在所述第二基板的第一表面形成第二光敏胶层；
在所述第一基板背离所述芯片阵列一侧形成第一掩膜，及在所述第二基板背离所述第二光敏胶层一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二基板与所述芯片阵列粘接后的所述第二图案区；
透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
将所述芯片的第二表面通过所述第二光敏胶层与所述第二基板粘接。
可选的，在所述步骤S2后，还包括：
S3、将所述第一基板黏附的所述芯片的第二表面与第三基板的第一表面通过第三光敏胶层粘接，其中，所述第一图案区划分为第一子图案区和第二子图案区，且所述第一光敏胶层对应所述第二子图案区处为经曝光照射的降黏区，及所述第三光敏胶层对应所述第一子图案区处为经曝光照射的降黏区；
S4、将所述第一基板与所述第三基板分离，其中，所述第一基板黏附有位于所述第一子图案区对应的芯片，及所述第三基板黏附有位于所述第二子图案区对应的芯片。
可选的，所述第一光敏胶层、所述第二光敏胶层和所述第三光敏胶层的材质中添加有脱模剂。
可选的，所述脱模剂为硅烷类脱模剂、聚氨酯脱模剂或油性脱模剂。
可选的，所述第一光敏胶层、所述第二光敏胶层和所述第三光敏胶层经过胶体熟化处理。
可选的，所述胶体熟化处理为：
将光敏胶层在50℃-150℃的恒定温度条件下固化1min-300min后，降低温度至0℃-130℃的恒定温度条件下熟化预设天数。
可选的，在所述芯片阵列的芯片的第二表面一侧具有支撑基底时，去除所述支撑基底后，将所述芯片的第二表面与第二基板通过第二光敏胶层粘接。
可选的，所述支撑基底去除采用湿法刻蚀工艺、干法刻蚀工艺、激光剥离工艺或物理减薄工艺去除。
可选，对光敏胶层曝光照射形成降黏区处理时在无氧环境中进行。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种芯片选择性搬运方法，包括：S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
由上述内容可知，本发明提供的技术方案，由于光敏胶层被曝光照射处的黏性降低，因此，通过第一光敏胶层和第二光敏胶层相应位置处进行曝光照射，使得第一光敏胶层对应第二图案区处为降黏区，及第二光敏胶层对应第一图案区处为降黏区，而后在分离第一基板和第二基板时，会使得第一基板黏附位于第一图案区对应的芯片，及第二基板黏附第二图案区对应的芯片，不仅达到了芯片选择性搬运的目的，而且还能够得到两个成品基板及芯片结构，该搬运方法工艺简单、成本低且效率高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种芯片选择性搬运方法的流程图；
图2为本申请实施例提供的另一种芯片选择性搬运方法的流程图；
图3-图7为图2中各步骤对应的结构示意图；
图8为本申请实施例提供的另一种芯片选择性搬运方法的流程图；
图9-图13为图8中各步骤对应的结构示意图；
图14为本申请实施例提供的又一种芯片选择性搬运方法的流程图；
图15为本申请实施了提供的分离第一基板和第三基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着电子技术的发展，电子设备上所需芯片越来越多。在一些芯片密度较大的电子应用产品上，我们需要一种快速、高效、批量化搬运组装芯片的方法，而非是一颗颗芯片去抓取搬运，这样才能大幅度提升组装效率，降低制造成本。现有的几种芯片搬运方法，如印章方式、静电方式、流体转移方式等，都具有各自的优势，但是，现有的芯片搬运方法工艺复杂，成本较高。
基于此，本申请实施例提供了一种芯片选择性搬运方法，能够有效的解决现有技术所存在的问题，工艺简单且成本低。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图15对本申请实施例提供的技术方案进行详细的描述。
参考图1所示，为本申请实施例提供的一种芯片选择性搬运方法的结构示意图，其中，芯片选择性搬运方法包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
在本申请一实施例中，本申请提供的第一光敏胶和第二光敏胶为UV胶，及曝光照射为紫外光照射，优选曝光时在无氧环境中进行；以及，本申请实施例提供的第一光敏胶和第二光敏胶的材质可以相同，也可以不同，对此本申请不做具体限制。
可以理解的，本申请实施例提供的技术方案，由于光敏胶层被曝光照射处的黏性降低，因此，通过第一光敏胶层和第二光敏胶层相应位置处进行曝光照射，使得第一光敏胶层对应第二图案区处为降黏区，及第二光敏胶层对应第一图案区处为降黏区，而后在分离第一基板和第二基板时，会使得第一基板黏附位于第一图案区对应的芯片，及第二基板黏附第二图案区对应的芯片，不仅达到了芯片选择性搬运的目的，而且还能够得到两个成品基板及芯片结构，该搬运方法工艺简单、成本低且效率高。
参考图2所示，为本申请实施例提供的另一种芯片选择性搬运方法的结构示意图，其中，芯片选择性搬运方法包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
其中，本申请实施例提供的所述步骤S1包括：
S101、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接；
S102、将所述芯片的第二表面与所述第二基板的第一表面通过第二光敏胶层粘接；
S103、在所述第一基板背离所述第二基板一侧形成第一掩膜，及在所述第二基板背离所述第一基板一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二图案区；
S104、透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区。
可以理解的，本申请图2所示实施例提供的芯片选择性搬运方法，是在将芯片的第二表面与第二基板的第一表面粘接后，再对光敏胶层进行曝光照射的，优选曝光时在无氧环境中进行。具体结合图3至图7对本申请图2相应实施例进行详细说明，其中，图3至图7为图2中各步骤相应结构示意图。
如图3所示，对应步骤S101，将芯片阵列中芯片200的第一表面与第一基板100的第一表面通过第一光敏胶层300粘接。
在本申请一实施例中，本申请提供的第一基板可以为刚性基板，还可以为柔性基板，对此本申请不做具体限制。
及，在本申请实施例中，在将第一基板的第一表面与芯片的第一表面通过第一光敏胶层进行粘接时，第一光敏胶层可以涂敷于第一基板的第一表面，而后将芯片阵列与第一基板进行黏附；或者，第一光敏胶层还可以涂敷于芯片的第一表面，而后将芯片阵列与第一基板进行黏附，对此本申请不做具体限制。
本申请提供所述第一光敏胶层的材质中可以添加有脱模剂，能够更好的达到芯片剥离第一基板的目的。其中，本申请实施例提供的所述脱模剂可以为硅烷类脱模剂(具体如全氟辛基二甲基氯硅烷脱模剂)、聚氨酯脱模剂或油性脱模剂，在本申请其他实施例中，脱模剂还可以为其他类型，对此本申请不做具体限制。
以及，本申请实施例提供的所述第一光敏胶层可以经过胶体熟化处理。具体可以在第一光敏胶层涂敷在第一基板上后进行胶体熟化处理，其中，本申请实施例提供的所述胶体熟化处理可以为：将所述第一光敏胶层在50℃-150℃(包括端点值)的恒定温度条件下固化1min-300min(包括端点值)后，降低温度至0℃-130℃(包括端点值)的恒定温度条件下熟化预设天数，其中，预设天数为不大于15天的正整数；优选的，可以先将第一光敏胶层在80℃条件下固化2min后，降低温度至室温条件下熟化2天。
如图4所示，对应步骤S102，将所述芯片200的第二表面与所述第二基板400的第一表面通过第二光敏胶层500粘接。
在本申请一实施例中，本申请提供的第二基板可以为柔性基板，还可以为刚性基板，对此本申请不做具体限制。
及，本申请实施例提供的第二光敏胶层的黏性不大于第一光敏胶层未曝光照射前的黏性，且第二光敏胶层的黏性大于第一光敏胶层曝光照射后的黏性。
本申请提供所述第二光敏胶层的材质中可以添加有脱模剂，能够更好的达到芯片剥离第二基板的目的。其中，本申请实施例提供的所述脱模剂可以为硅烷类脱模剂(具体如全氟辛基二甲基氯硅烷脱模剂)、聚氨酯脱模剂或油性脱模剂，在本申请其他实施例中，脱模剂还可以为其他类型，对此本申请不做具体限制。
以及，本申请实施例提供的所述第二光敏胶层可以经过胶体熟化处理。具体可以在第二光敏胶层涂敷在第二基板上后进行胶体熟化处理，其中，本申请实施例提供的所述胶体熟化处理可以为：将所述第二光敏胶层在50℃-150℃(包括端点值)的恒定温度条件下固化1min-300min(包括端点值)后，降低温度至0℃-130℃(包括端点值)的恒定温度条件下熟化预设天数，其中，预设天数为不大于15天的正整数；优选的，可以先将第二光敏胶层在80℃条件下固化2min后，降低温度至室温条件下熟化2天。
如图5所示，对应步骤S103，在所述第一基板100背离所述第二基板400一侧形成第一掩膜110，及在所述第二基板400背离所述第一基板100一侧形成第二掩膜410，其中，所述第一掩膜110的遮挡区域对应所述第一图案区S1，及所述第二掩膜410的遮挡区域对应所述第二图案区S2。
如图6所示，对应步骤S104，透过所述第一基板100对所述第一光敏胶层300对应所述第二图案区S2处进行曝光照射，及透过所述第二基板400对所述第二光敏胶层500对应所述第一图案区S1处进行曝光照射，使得所述第一光敏胶层300对应所述第二图案区S2处为经曝光照射的降黏区，及所述第二光敏胶层500对应所述第一图案区S1处为经曝光照射的降黏区，优选曝光时在无氧环境中进行。
本申请实施例提供的第一光敏胶和第二光敏胶为UV胶，可以采用紫外灯作为感光光源。其中，紫外光的波长可以为200nm-400nm，包括端点值，其中，具体紫外光的波长需要根据实际应用进行具体选取。
可以理解的，对第一光敏胶层和第二光敏胶层进行曝光照射处理，能够使得第一光敏胶层和第二光敏胶层被曝光照射处的胶体交联完全，以及，使得胶体与芯片侧面接触的胶面同样为失黏状态，进而有利于提升后续分离第一基板和第二基板时搬运芯片的良率。
如图7所示，对应步骤S2，去除第一掩膜和第二掩膜后，将所述第一基板100和所述第二基板400分离，其中，所述第一基板100黏附有位于所述第一图案区S1对应的芯片200，及所述第二基板400黏附有位于所述第二图案区S2对应的芯片200。
参考图8所示，为本申请实施例提供的又一种芯片选择性搬运方法的结构示意图，其中，芯片选择性搬运方法包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
其中，本申请实施例提供的所述步骤S1包括：
S111、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及在所述第二基板的第一表面形成第二光敏胶层；
S112、在所述第一基板背离所述芯片阵列一侧形成第一掩膜，及在所述第二基板背离所述第二光敏胶层一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二基板与所述芯片阵列粘接后的所述第二图案区；
S113、透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S114、将所述芯片的第二表面通过所述第二光敏胶层与所述第二基板粘接。
可以理解的，本申请图8所示实施例提供的芯片选择性搬运方法，是在将芯片的第二表面与第二基板的第一表面粘接前，先对光敏胶层进行曝光照射的，而后将芯片的第二表面与第二基板的第一表面粘接。具体结合图9至图13对本申请图8相应实施例进行详细说明，其中，图9至图13为图8中各步骤相应结构示意图。
如图9所示，对应步骤S111，将芯片阵列中芯片200的第一表面与第一基板100的第一表面通过第一光敏胶层300粘接，及在所述第二基板400的第一表面形成第二光敏胶层500。
如图10所示，对应步骤S112，在所述第一基板100背离所述芯片阵列一侧形成第一掩膜110，及在所述第二基板400背离所述第二光敏胶层500一侧形成第二掩膜410，其中，所述第一掩膜110的遮挡区域对应所述第一图案区S1，及所述第二掩膜410的遮挡区域对应所述第二基板400与所述芯片阵列粘接后的所述第二图案区S2。
如图11所示，对应步骤S113，透过所述第一基板100对所述第一光敏胶层300对应所述第二图案区S2处进行曝光照射，及透过所述第二基板400对所述第二光敏胶层500对应所述第一图案区S1处进行曝光照射，使得所述第一光敏胶层300对应所述第二图案区S2处为经曝光照射的降黏区，及所述第二光敏胶层500对应所述第一图案区S1处为经曝光照射的降黏区；
如图12所示，对应步骤S114，将所述芯片200的第二表面通过所述第二光敏胶层500与所述第二基板400粘接。
如图13所示，对应步骤S2，将所述第一基板100和所述第二基板400分离，其中，所述第一基板100黏附有位于所述第一图案区S1对应的芯片200，及所述第二基板400黏附有位于所述第二图案区S2对应的芯片200。
需要说明的是，本申请实施例提供的第一掩膜和第二掩膜可以在步骤S114中粘接前去除，还可以在步骤S2中将第一基板和第二基板分离前去除，对此本申请不做具体限制。
进一步的，本申请实施例在得到第一基板及其黏附芯片的基础上，进一步对其上芯片进行搬运。参考图14所示，为本申请实施例提供的又一种芯片选择性搬运方法的结构示意图，芯片选择性搬运方法包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
其中，在所述步骤S2后，还包括：
S3、将所述第一基板黏附的所述芯片的第二表面与第三基板的第一表面通过第三光敏胶层粘接，其中，所述第一图案区划分为第一子图案区和第二子图案区，且所述第一光敏胶层对应所述第二子图案区处为经曝光照射的降黏区，及所述第三光敏胶层对应所述第一子图案区处为经曝光照射的降黏区；
S4、将所述第一基板与所述第三基板分离，其中，所述第一基板黏附有位于所述第一子图案区对应的芯片，及所述第三基板黏附有位于所述第二子图案区对应的芯片。
可以理解的，本申请实施例在得到第一基本及其黏附芯片后，还可以通过第三光敏胶层与芯片的第二表面进行粘接，而后基于光敏胶层被曝光照射降低黏性的原理，再次将第一基板上处于第二子图案区的芯片搬运至第三基板上。
需要说明的是，本申请实施例提供的第三光敏胶层的曝光照射可以参照本申请图2和图8相应实施例进行处理，具体的：
如图2所示方式，且结合图15所示，为本申请实施了提供的分离第一基板和第三基板的结构示意图，其中，首先将第一基板100黏附的芯片200的第二表面与第三基板600的第一表面通过第三光敏胶层700粘接；而后，在第一基板100背离第三基板600一侧形成第一子掩膜，及在第三基板600背离第一基板100一侧形成第二子掩膜，所述第一子掩膜的遮挡区域对应所述第一子图案区S11，及所述第二子掩膜的遮挡区域对应所述第二子图案区S12；然后，透过第一基板100对第一光敏胶层300对应第二子图案区S12处进行曝光照射，使得所述第一光敏胶层300对应所述第二子图案区S12处为经曝光照射的降黏区，及透过第三基板600对第三光敏胶层700对应第一子图案区S11进行曝光照射，使得所述第三光敏胶层700对应所述第一子图案区S11处为经曝光照射的降黏区；最后，将第一基板100和第三基板600分离，所述第一基板100黏附有位于所述第一子图案区S11对应的芯片200，及所述第三基板600黏附有位于所述第二子图案区S12对应的芯片200。
或者，如图8所示方式，且结合图15所示，首先将第三基板600的第一表面形成第三光敏胶层700；而后，在第一基板100背离第三基板600一侧形成第一子掩膜，及在第三基板600背离第第三光敏胶层700一侧形成第二子掩膜，所述第一子掩膜的遮挡区域对应所述第一子图案区S11，及所述第二子掩膜的遮挡区域对应所述第二子图案区S12；然后，透过第一基板100对第一光敏胶层300对应第二子图案区S12处进行曝光照射，使得所述第一光敏胶层300对应所述第二子图案区S12处为经曝光照射的降黏区，及透过第三基板600对第三光敏胶层700对应第一子图案区S11进行曝光照射，使得所述第三光敏胶层700对应所述第一子图案区S11处为经曝光照射的降黏区；然后将芯片200的第二表面通过第三光敏胶层700与第三基板600粘接；最后，将第一基板100和第三基板600分离，所述第一基板100黏附有位于所述第一子图案区S11对应的芯片200，及所述第三基板600黏附有位于所述第二子图案区S12对应的芯片200。
本申请提供所述第三光敏胶层的材质中可以添加有脱模剂，能够更好的达到芯片剥离第三基板的目的。其中，本申请实施例提供的所述脱模剂可以为硅烷类脱模剂(具体如全氟辛基二甲基氯硅烷脱模剂)、聚氨酯脱模剂或油性脱模剂，在本申请其他实施例中，脱模剂还可以为其他类型，对此本申请不做具体限制。
以及，本申请实施例提供的所述第三光敏胶层可以经过胶体熟化处理。具体可以在第三光敏胶层涂敷在第三基板上后进行胶体熟化处理，其中，本申请实施例提供的所述胶体熟化处理可以为：将所述第三光敏胶层在50℃-150℃(包括端点值)的恒定温度条件下固化1min(分钟)-300min(分钟)(包括端点值)后，降低温度至0℃-130℃(包括端点值)的恒定温度条件下熟化预设天数，其中，预设天数为不大于15天的正整数；优选的，可以先将第三光敏胶层在80℃条件下固化2min(分钟)后，降低温度至室温条件下熟化2天。
在本申请一实施例中，为了便于将芯片阵列黏附在第一基板的一表面，本申请实施例可以将芯片阵列设置于支撑基底上，而后将支撑基底携带芯片阵列黏附至第一基板的第一表面。其中，当位于所述芯片阵列的芯片的第二表面一侧具有支撑基底时，首先要去除支撑基底。即，在所述芯片阵列的芯片的第二表面一侧具有支撑基底时，去除所述支撑基底后，将所述芯片的第二表面与第二基板通过第二光敏胶层粘接。
在本申请一实施例中，本申请实施例提供的所述支撑基底去除采用湿法刻蚀工艺、干法刻蚀工艺、激光剥离工艺或物理减薄工艺去除，对此本申请不做具体限制，需要根据实际应用进行具体选取去除方式。
在本申请一实施例中，本申请对于曝光照射后光敏胶未曝光照射区域处，光敏胶层与各个芯片的黏附区面积不做具体限制，其中，每一芯片与光敏胶层的黏附区面积，可以为芯片朝向与光敏胶层表面的面积的1％-150％，包括端点值，对此本申请不做具体限制。
在上述任意一实施例中，本申请提供的对光敏胶层曝光照射形成降黏区处理时在无氧环境中进行，具体如在惰性气体环境或真空环境中进行。其中，曝光过程在惰性或真空类无氧环境中进行，能够有效地避免光敏胶层发生氧阻聚，进而使得光敏胶层失黏效果更好，提高搬运良率。
本申请实施例提供了一种芯片选择性搬运方法，包括：S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
由上述内容可知，本申请实施例提供的技术方案，由于光敏胶层被曝光照射处的黏性降低，因此，通过第一光敏胶层和第二光敏胶层相应位置处进行曝光照射，使得第一光敏胶层对应第二图案区处为降黏区，及第二光敏胶层对应第一图案区处为降黏区，而后在分离第一基板和第二基板时，会使得第一基板黏附位于第一图案区对应的芯片，及第二基板黏附第二图案区对应的芯片，不仅达到了芯片选择性搬运的目的，而且还能够得到两个成品基板及芯片结构，该搬运方法工艺简单、成本低且效率高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种芯片选择性搬运方法，其特征在于，包括：
S1、将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及将所述芯片的第二表面与第二基板的第一表面通过第二光敏胶层粘接，其中，所述芯片阵列划分为第一图案区和第二图案区，且所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
S2、将所述第一基板和所述第二基板分离，其中，所述第一基板黏附有位于所述第一图案区对应的芯片，及所述第二基板黏附有位于所述第二图案区对应的芯片。
2.根据权利要求1所述的芯片选择性搬运方法，其特征在于，所述步骤S1包括：
将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接；
将所述芯片的第二表面与所述第二基板的第一表面通过第二光敏胶层粘接；
在所述第一基板背离所述第二基板一侧形成第一掩膜，及在所述第二基板背离所述第一基板一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二图案区；
透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区。
3.根据权利要求1所述的芯片选择性搬运方法，其特征在于，所述步骤S1包括：
将芯片阵列中芯片的第一表面与第一基板的第一表面通过第一光敏胶层粘接，及在所述第二基板的第一表面形成第二光敏胶层；
在所述第一基板背离所述芯片阵列一侧形成第一掩膜，及在所述第二基板背离所述第二光敏胶层一侧形成第二掩膜，其中，所述第一掩膜的遮挡区域对应所述第一图案区，及所述第二掩膜的遮挡区域对应所述第二基板与所述芯片阵列粘接后的所述第二图案区；
透过所述第一基板对所述第一光敏胶层对应所述第二图案区处进行曝光照射，及透过所述第二基板对所述第二光敏胶层对应所述第一图案区处进行曝光照射，使得所述第一光敏胶层对应所述第二图案区处为经曝光照射的降黏区，及所述第二光敏胶层对应所述第一图案区处为经曝光照射的降黏区；
将所述芯片的第二表面通过所述第二光敏胶层与所述第二基板粘接。
4.根据权利要求1所述的芯片选择性搬运方法，其特征在于，在所述步骤S2后，还包括：
S3、将所述第一基板黏附的所述芯片的第二表面与第三基板的第一表面通过第三光敏胶层粘接，其中，所述第一图案区划分为第一子图案区和第二子图案区，且所述第一光敏胶层对应所述第二子图案区处为经曝光照射的降黏区，及所述第三光敏胶层对应所述第一子图案区处为经曝光照射的降黏区；
S4、将所述第一基板与所述第三基板分离，其中，所述第一基板黏附有位于所述第一子图案区对应的芯片，及所述第三基板黏附有位于所述第二子图案区对应的芯片。
5.根据权利要求4所述的芯片选择性搬运方法，其特征在于，所述第一光敏胶层、所述第二光敏胶层和所述第三光敏胶层的材质中添加有脱模剂。
6.根据权利要求5所述的芯片选择性搬运方法，其特征在于，所述脱模剂为硅烷类脱模剂、聚氨酯脱模剂或油性脱模剂。
7.根据权利要求4所述的芯片选择性搬运方法，其特征在于，所述第一光敏胶层、所述第二光敏胶层和所述第三光敏胶层经过胶体熟化处理。
8.根据权利要求7所述的芯片选择性搬运方法，其特征在于，所述胶体熟化处理为：
将光敏胶层在50℃-150℃的恒定温度条件下固化1min-300min后，降低温度至0℃-130℃的恒定温度条件下熟化预设天数。
9.根据权利要求1所述的芯片选择性搬运方法，其特征在于，在所述芯片阵列的芯片的第二表面一侧具有支撑基底时，去除所述支撑基底后，将所述芯片的第二表面与第二基板通过第二光敏胶层粘接。
10.根据权利要求9所述的芯片选择性搬运方法，其特征在于，所述支撑基底去除采用湿法刻蚀工艺、干法刻蚀工艺、激光剥离工艺或物理减薄工艺去除。
11.根据权利要求1-10任意一项所述的芯片选择性搬运方法，其特征在于，对光敏胶层曝光照射形成降黏区处理时在无氧环境中进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910740316.7A CN110429052B (zh) | 2019-08-12 | 2019-08-12 | 一种芯片选择性搬运方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910740316.7A CN110429052B (zh) | 2019-08-12 | 2019-08-12 | 一种芯片选择性搬运方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429052A true CN110429052A (zh) | 2019-11-08 |
| CN110429052B CN110429052B (zh) | 2021-09-07 |
Family
ID=68414187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910740316.7A Active CN110429052B (zh) | 2019-08-12 | 2019-08-12 | 一种芯片选择性搬运方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110429052B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797295A (zh) * | 2019-11-15 | 2020-02-14 | 广东省半导体产业技术研究院 | 芯片转移方法及装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1339818A (zh) * | 2001-09-26 | 2002-03-13 | 财团法人工业技术研究院 | 局部芯片接合方法 |
| CN103207545A (zh) * | 2013-03-25 | 2013-07-17 | 北京大学 | 一种采用紫外线固胶的电子束曝光方法 |
| US20150198888A1 (en) * | 2014-01-13 | 2015-07-16 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing substrate for package |
| KR20160028116A (ko) * | 2014-09-03 | 2016-03-11 | 에스티에스반도체통신 주식회사 | 적층형 반도체 패키지 제조방법 |
| US20170131654A1 (en) * | 2014-06-06 | 2017-05-11 | Rohinni, LLC. | Electrophotographic Deposition of Unpackaged Semiconductor Device |
| CN108231697A (zh) * | 2017-12-29 | 2018-06-29 | 通富微电子股份有限公司 | 用于芯片制造的光阻基板及芯片封装体 |
| US20190115242A1 (en) * | 2017-10-18 | 2019-04-18 | Au Optronics Corporation | Micro pick up array and manufacturing method thereof |
| CN109661122A (zh) * | 2018-11-09 | 2019-04-19 | 华中科技大学 | 一种适用于微型发光二极管的选择性巨量转移方法 |
| CN109739067A (zh) * | 2019-03-25 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种纳米压印模具及其制作方法和纳米压印方法 |
-
2019
- 2019-08-12 CN CN201910740316.7A patent/CN110429052B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1339818A (zh) * | 2001-09-26 | 2002-03-13 | 财团法人工业技术研究院 | 局部芯片接合方法 |
| CN103207545A (zh) * | 2013-03-25 | 2013-07-17 | 北京大学 | 一种采用紫外线固胶的电子束曝光方法 |
| US20150198888A1 (en) * | 2014-01-13 | 2015-07-16 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing substrate for package |
| US20170131654A1 (en) * | 2014-06-06 | 2017-05-11 | Rohinni, LLC. | Electrophotographic Deposition of Unpackaged Semiconductor Device |
| KR20160028116A (ko) * | 2014-09-03 | 2016-03-11 | 에스티에스반도체통신 주식회사 | 적층형 반도체 패키지 제조방법 |
| US20190115242A1 (en) * | 2017-10-18 | 2019-04-18 | Au Optronics Corporation | Micro pick up array and manufacturing method thereof |
| CN108231697A (zh) * | 2017-12-29 | 2018-06-29 | 通富微电子股份有限公司 | 用于芯片制造的光阻基板及芯片封装体 |
| CN109661122A (zh) * | 2018-11-09 | 2019-04-19 | 华中科技大学 | 一种适用于微型发光二极管的选择性巨量转移方法 |
| CN109739067A (zh) * | 2019-03-25 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种纳米压印模具及其制作方法和纳米压印方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797295A (zh) * | 2019-11-15 | 2020-02-14 | 广东省半导体产业技术研究院 | 芯片转移方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110429052B (zh) | 2021-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2001254522B2 (en) | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes | |
| CN106415823B (zh) | 半导体装置、积层型半导体装置、密封后积层型半导体装置以及这些装置的制造方法 | |
| JP2020518133A5 (zh) | ||
| JP2012146953A (ja) | ウエハーレベルパッケージ、及び音響装置を封入するため光限定性重合体を用いた製造方法 | |
| CN110058445B (zh) | 液晶显示母板结构及其切割方法 | |
| US6383833B1 (en) | Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape | |
| AU2001254522A1 (en) | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes | |
| CN103782365A (zh) | 掩模版吸盘洁净器及掩模版吸盘清洁方法 | |
| JP2008133246A5 (zh) | ||
| JP2014080570A5 (zh) | ||
| TWI536073B (zh) | 電子基材之製程、顯示面板之製程與所應用的接著劑 | |
| JP2019514199A (ja) | ２枚の基板を接合する方法および装置 | |
| WO2019079046A1 (en) | FABRICATION OF ELASTOMERIC LAYER FOR LIGHT EMITTING DIODES | |
| CN110176432A (zh) | 半导体装置、积层型半导体装置、密封后积层型半导体装置 | |
| CN110429052A (zh) | 一种芯片选择性搬运方法 | |
| JP2007238802A (ja) | 電子部品の加工方法 | |
| US7063993B1 (en) | Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape | |
| TWI732530B (zh) | 基板側面部配線形成方法 | |
| TWI747522B (zh) | 一種led顯示裝置及巨量轉移方法 | |
| AU2000247318A1 (en) | Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape | |
| JPH0372654A (ja) | 基板の分割方法 | |
| JPH0582571B2 (zh) | ||
| JPH03177050A (ja) | 半導体装置の製造方法 | |
| JPS58170052A (ja) | 固体撮像装置の製法 | |
| CN116569349A (zh) | 光学封装的晶圆级制造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200119 Address after: 361101 Xiangtian Road 267, Xiamen Torch High-tech Zone (Xiangan) Industrial Zone, Xiamen City, Fujian Province Applicant after: Xiamen Qian Zhao Semiconductor Technology Co., Ltd. Address before: 361100 Fujian province Xiamen torch hi tech Zone (Xiangan) Industrial Zone Xiang Road No. 259-269 Applicant before: Xiamen Qianzhao Photoelectric Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |