CN110417358A - 一种前级电路和运算放大器 - Google Patents

Abstract

一种前级电路和运算放大器，前级电路应用于运算放大器中，包括：偏置电路输入级电路；偏置电路包括：电流源；第一开关管，第一开关管的第一端与输入级电路的输入端相连，第一开关管的第二端接地，第一开关管的控制端与电流源输出端相连；第二开关管，第二开关管的第二端接地，第二开关管的控制端与电流源的输出端相连；第三开关管，第三开关管的第二端与第二开关管的第一端相连，第三开关管的第一端与电流源的输出端相连，第三开关管的控制端与运算放大器的VP端相连；第四开关管，第四开关管的第二端与第二开关管的第一端相连，第四开关管的第一端与电流源的输出端相连，第四开关管的控制端与运算放大器的VN端相连，提高了运算放大器共模输入范围。

Description

一种前级电路和运算放大器

技术领域

本发明涉及集成电路技术领域，具体涉及一种能够提高运算放大器共模输入范围的前级电路和应用该前级电路的运算放大器。

背景技术

运算放大器是一种常用的模拟器件，其主要用于进行信号检测、放大、运算等。共模输入共模范围是运算放大器的指标之一。共模电压的输入范围和运算放大器的架构有着很大联系，尤其是运算放大器的输入级。当采用NMOS作为运算放大器差分对管作为输入级的时候，共模电压的下限值会受到NMOS阈值以及尾电流源NMOS的限制。

传统运算放大器(简称运算放大器)输入级电路及相关偏置如图1所示，在图1公开的现有方案中，所示开关管N1和开关管N2是NMOS管，所述开关管N1和开关管N2的规格相等，所述开关管N1和开关管N2作为运算放大器的输入级电路。图1所示的开关管N和开关管N0为NMOS管，所述开关管N和开关管N0构成电流镜，假设开关管N和开关管N0的尺寸相等，这样开关管N1和开关管N2的尾电流大小等于IB。在维持开关管N1和开关管N2尾电流等于IB前提下，随着输入信号共模电平降低，开关管N0将最终进入线性区域，那么开关管N1和开关管N2的尾电流将减小，运算放大器的性能会受到影响甚至无法工作。这种架构主要受制于NMOS的过驱动电压，也就是图1中VB点的电压需要高于开关管N0的过驱动电压，所述开关管N0的过驱动电压指的是开关管N0的栅源电压减去阈值电压。

发明内容

有鉴于此，本发明实施例提供一种前级电路和运算放大器，以通过提高前级电路中相应开关管的过驱动电压的方式提高运算放大器共模输入范围。

为实现上述目的，本发明实施例提供如下技术方案：

一种前级电路，应用于运算放大器中，包括：

偏置电路和与所述偏置电路的输出端相连的输入级电路；

所述偏置电路包括：

电流源；

第一开关管，所述第一开关管的第一端与所述输入级电路的输入端相连，所述第一开关管的第二端接地，所述第一开关管的控制端与所述电流源输出端相连；

第二开关管，所述第二开关管的第二端接地，所述第二开关管的控制端与所述电流源的输出端相连；

第三开关管，所述第三开关管的第二端与所述第二开关管的第一端相连，所述第三开关管的第一端与所述电流源的输出端相连，所述第三开关管的控制端与所述运算放大器的同相输入端相连；

第四开关管，所述第四开关管的第二端与所述第二开关管的第一端相连，所述第四开关管的第一端与所述电流源的输出端相连，所述第四开关管的控制端与所述运算放大器的反相输入端相连。

可选的，前级电路中，所述第一开关管、第二开关管、第三开关管、第四开关管为MOS管或三极管。

可选的，前级电路中，所述第一开关管、第二开关管、第三开关管、第四开关管为NMOS管，NMOS管的源极作为开关管的第一端，NMOS管的漏极作为开关管的第二端，NMOS管的栅极作为开关管的控制端。

可选的，前级电路中，所述输入级电路包括：

第五开关管和第六开关管；

所述第五开关管的第一端与所述运算放大器的后级电路的第一端相连，所述第五开关管的控制端与所述运算放大器的同相输入端相连；

所述第六开关管的第一端与所述运算放大器的后级电路的第二端相连，所述第六开关管的控制端与所述运算放大器的反相输入端相连；

所述第五开关管和所述第六开关管的第二端相连，所述第五开关管和所述第六开关管的第二端作为所述输入级电路的输入端。

可选的，前级电路中，所述第五开关管和所述第六开关管为NMOS开关管。

一种运算放大器，包括上述任意一项所述的前级电路。

基于上述技术方案，本发明实施例提供的上述方案中，将第二开关管的的第一端接到第三开关管和第四开关管的第二端。第三开关管的控制端和第四开关管的控制端分别连接运算放大器的同相输入端和反相输入端。流过所述第三开关管和第四开关管的电流是IB，随着输入信号共模降低，那么VBA节点(所述第三开关管和第四开关管的第二端连接在VBA节点上)电压会降低，但是由于IB电流不变，则VBIAS电压(这部分电压将作用在所述第一开关管的控制端)将提高，该部分电压直接作用在所述第一开关管的控制端，由于所述第一开关管和第二开关管仍然构成电流镜，因此所述第一开关管依旧可以提供和相等电流，提高了所述第一开关管的过驱动电压，使得输入级电路通的尾电流保持不变，从而降低了运算放大器的同相输入端和反向输入端的共模电压，提高了这种运算放大器的共模输入范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中运算放大器的前级电路的结构示意图；

图2为本申请实施例提供的前级电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有技术中，为了提高运算放大器共模输入范围，对现有技术方案进行了以下改进：

现有改进1，有研究人员将采用更低阈值的MOS管或者换新的工艺，这样也就意味着开关管N1和开关管N2的阈值降低，进而降低共模输入电压的最低电平。但是这样意味着成本的提高。

现有改进2，有人专门针对高共模电压运算放大器需求，设计了轨到轨设计，例如《A Compact Power-Efficient 3V CMOS Rail-to-Rail Input/Output OperationalAmplifier for VLSI Cell Libraries》这是一种非常经典的设计，其可以满足更宽范围的共模输入，但是这种设计针对一般应用存在着过设计的问题，一方面，这种设计比较复杂，调试困难，设计周期较长。

针对现有方案的以上不足，本申请提供了一种能够有效地实现基于传统电路架构更低的共模输入电压。

图2为本申请实施例公开的一种前级电路的结构示意图，该前级电路应用于运算放大器中，参见图2，电路包括：

偏置电路100和与所述偏置电路100的输出端相连的输入级电路200；

所述偏置电路100包括：

电流源VCC，所述电流源VCC用于提供输出大小为IB的直流电信号；

第一开关管N0，所述第一开关管N0的第一端与所述输入级电路的输入端相连，所述第一开关管N0的第二端接地，所述第一开关管N0的控制端与所述电流源输出端相连；

第二开关管N，所述第二开关管N的第二端接地，所述第二开关管N的控制端与所述电流源的输出端相连；

第三开关管N1A，所述第三开关管N1A的第二端与所述第二开关管N的第一端相连，所述第三开关管N1A的第一端与所述电流源的输出端相连，所述第三开关管N1A的控制端与所述运算放大器的同相输入端相连；

第四开关管N2A，所述第四开关管N2A的第二端与所述第二开关管N的第一端相连，所述第四开关管N2A的第一端与所述电流源的输出端相连，所述第四开关管N2A的控制端与所述运算放大器的反相输入端相连。

在本实施例公开的技术方案中，所述输入级电路200的结构可以依据用户需求自行设定，例如，其可以为图1中所示的由两个开关管构成的电路形式，具体的，参见图2，所述输入级电路包括：

第五开关管N1和第六开关管N2；

所述第五开关管N1的第一端与所述运算放大器的后级电路的第一端相连，所述第五开关管N1的控制端与所述运算放大器的同相输入端相连；

所述第六开关管N2的第一端与所述运算放大器的后级电路的第二端相连，所述第六开关管N2的控制端与所述运算放大器的反相输入端相连；

所述第五开关管N1和所述第六开关管N2的第二端相连，所述第五开关管N1和所述第六开关管N2的第二端作为所述输入级电路的输入端。

参见图2以及上述实施例提供的技术方案，本申请通过修改前级电路的偏置电路中的电路结构，在所述偏置电路中增加第三开关管N1A和第四开关管N2A，并修改偏置部分电路结构，实现了运算放大器更低的共模电压输入。

本发明提供的上述方案的工作原理如下：

申请人分析得出，传统结构共模输入电平的主要原因是随着共模输入电压降低，那么所述第一开关管N0将进入线性区，这样第一开关管N0将无法提供运算放大器正常工作所需的电流，可能会使得运算放大器的性能下降甚至无法工作。

本发明以输入级电路提供的尾电流为出发点，通过辅助电路使得即使第一开关管N0进入了线性区，其也可以使得输入级电路提供和偏置电流相等的尾电流。这样就实现了运算放大器更低的共模电压输入。

在具体设计时。将第二开关管的N的第一端接到第三开关管N1A和第四开关管N2A的第二端。第三开关管N1A的控制端和第四开关管N2A的控制端分别连接运算放大器的同相输入端VP和反相输入端VN。流过所述第三开关管和第四开关管的电流是IB，随着输入信号共模降低，那么VBA节点(所述第三开关管N1A和第四开关管N2A的第二端连接在VBA节点上)电压会降低，但是由于IB电流不变，则VBIAS电压将提高，该部分电压直接作用在所述第一开关管的控制端，由于所述第一开关管N0和第二开关管N1仍然构成电流镜，因此所述第一开关管N0依旧可以提供和IB相等电流，提高了所述第一开关管N0的过驱动电压，使得输入级电路200通的尾电流保持不变，从而降低了运算放大器的同相输入端VP和反向输入端VN的共模电压，提高了这种运算放大器的共模输入范围。

在本申请上述实施例公开的技术方案中，所述第一开关管N0、第二开关管N、第三开关管N1A、第四开关管N2A、第五开关管N1和第六开关管N2的类型可以依据用户需求自行选择，其可以为三极管或MOS管，当其为MOS管时，具体可以选择为NMOS管或PMOS管，当所述第一开关管N0、第二开关管N、第三开关管N1A、第四开关管N2A、第五开关管N1和第六开关管N2选择为NMOS管时，电路的设计形式可以参见图2所示，需要说明的是，图2只是为了方便理解以NMOS管的形式对本申请所提用的设计方案的具体形式进行展示，当将所述NMOS管替换为PMOS管时，本领域技术人员可以依据所选择的开关管的类型不同，搭建不同结构的电路结构，但其工作原理是不便的，因此，通过改变开关管的类型，来对本申请所公开的技术方案进行改进，所得到的新的电路结构也在本申请所公开的范围之内。

参见图2，当所述第一开关管N0、第二开关管N、第三开关管N1A、第四开关管N2A、第五开关管N1和第六开关管N2为NMOS管时，NMOS管的源极作为开关管的第一端，NMOS管的漏极作为开关管的第二端，NMOS管的栅极作为开关管的控制端。

一种运算放大器，包括上述任意一项所述的前级电路。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种前级电路，应用于运算放大器中，其特征在于，包括：

偏置电路和与所述偏置电路的输出端相连的输入级电路；

所述偏置电路包括：

电流源；

第一开关管，所述第一开关管的第一端与所述输入级电路的输入端相连，所述第一开关管的第二端接地，所述第一开关管的控制端与所述电流源输出端相连；

第二开关管，所述第二开关管的第二端接地，所述第二开关管的控制端与所述电流源的输出端相连；

第三开关管，所述第三开关管的第二端与所述第二开关管的第一端相连，所述第三开关管的第一端与所述电流源的输出端相连，所述第三开关管的控制端与所述运算放大器的同相输入端相连；

第四开关管，所述第四开关管的第二端与所述第二开关管的第一端相连，所述第四开关管的第一端与所述电流源的输出端相连，所述第四开关管的控制端与所述运算放大器的反相输入端相连。

2.根据权利要求1所述的前级电路，其特征在于，所述第一开关管、第二开关管、第三开关管、第四开关管为MOS管或三极管。

3.根据权利要求2所述的前级电路，其特征在于，所述第一开关管、第二开关管、第三开关管、第四开关管为NMOS管，NMOS管的源极作为开关管的第一端，NMOS管的漏极作为开关管的第二端，NMOS管的栅极作为开关管的控制端。

4.根据权利要求1所述的前级电路，其特征在于，所述输入级电路包括：

第五开关管和第六开关管；

所述第五开关管的第一端与所述运算放大器的后级电路的第一端相连，所述第五开关管的控制端与所述运算放大器的同相输入端相连；

所述第六开关管的第一端与所述运算放大器的后级电路的第二端相连，所述第六开关管的控制端与所述运算放大器的反相输入端相连；

所述第五开关管和所述第六开关管的第二端相连，所述第五开关管和所述第六开关管的第二端作为所述输入级电路的输入端。

5.根据权利要求4所述的前级电路，其特征在于，所述第五开关管和所述第六开关管为NMOS开关管。

6.一种运算放大器，其特征在于，包括权利要求1-5任意一项所述的前级电路。