发明内容
为解决上述技术问题,本申请提供了一种用于控制光伏组件关断的控制器及控制方法,以实现对光伏系统中的光伏组件的关断控制的目的。
为实现上述技术目的,本申请实施例提供了如下技术方案:
一种用于控制光伏组件关断的控制器,应用于光伏系统,所述光伏系统包括逆变器和与所述逆变器连接的多个光伏组件,多个光伏组件为串联连接,相邻两个所述光伏组件之间还设置有关断器,所述用于控制光伏组件关断的控制器包括:微控制单元和通信芯片;其中,
所述微控制单元,用于在工作过程中,产生预设频率的方波信号,并将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口根据所述预设频率的方波信号每隔第一预设时间向所述通信芯片发送所述微控制单元缓存的通信数据;
所述通信芯片,用于根据接收的通信数据控制所述关断器的关断状态;
所述微控制单元,还用于每隔第二预设时间,触发中断事件并执行中断任务;
所述中断任务包括:根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率;
所述第二预设时间大于所述第一预设时间。
可选的,所述微控制单元包括:数据接口、缓存单元、内核、直接内存存取设备和计时器;其中,
所述计时器,用于控制所述直接内存存取设备每隔第一预设时间,读取所述缓存单元中缓存的通信数据,并通过所述数据接口向所述通信芯片发送;和用于每隔第二预设时间,触发所述中断事件,以使所述内核在中断事件触发时,执行所述中断任务;
所述计时器,还用于产生PWM波;
所述内核,还用于在工作过程开始时,将所述数据接口的片选管脚设置为低电平有效的PWM输出功能,以使所述数据接口根据所述PWM波,每隔第一预设时间向所述通信芯片发送所述微控制单元缓存的通信数据。
可选的,所述内核还用于利用所述直接内存存取设备的半完成标志位和全部完成标志位,控制所述缓存单元实现缓存的通信数据的乒乓缓存更新。
可选的,所述内核还用于,在初始化过程中,对所述直接内存存取设备进行初始化,以使所述直接内存存取设备配置为每隔第一预设时间读取所述缓存单元中缓存的通信数据,使所述直接内存存取设备的目标地址为所述数据接口的发送缓冲器。
可选的,所述内核还用于,在初始化过程中,完成对数据接口的初始化,初始化后的数据接口的片选管脚为通用输出管脚。
可选的,所述数据接口为串行外设接口总线系统。
可选的,所述第二预设时间为所述第一预设时间的N倍;
N为大于1的整数。
一种用于控制光伏组件关断的控制方法,应用于光伏系统,所述光伏系统包括逆变器和与所述逆变器连接的多个光伏组件,多个光伏组件为串联连接,相邻两个所述光伏组件之间还设置有关断器,所述用于控制光伏组件关断的控制方法包括:
在工作过程中,产生预设频率的方波信号;
将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口根据所述预设频率的方波信号每隔第一预设时间向通信芯片发送缓存的通信数据,以使所述通信芯片根据接收的通信数据控制所述关断器的关断状态;
在工作过程中,每隔第二预设时间,触发中断事件并执行中断任务;
所述中断任务包括:根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率;
所述第二预设时间大于所述第一预设时间。
可选的,还包括:
在初始化过程中,完成对数据接口的初始化,初始化后的数据接口的片选管脚为通用输出管脚。
可选的,所述第二预设时间为所述第一预设时间的N倍;
N为大于1的整数。
从上述技术方案可以看出,本申请实施例提供了一种用于控制光伏组件关断的控制器及控制方法,其中,所述用于控制光伏组件关断的控制器由微控制单元和通信芯片构成,所述微控制单元在工作过程中,将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口可以根据所述微控制单元产生的预设频率的方波信号,每隔第一预设时间向所述通信芯片发送缓存的通信数据;并且所述微控制单元还用于每隔第二预设时间,触发中断事件并执行中断任务,以使所述控制器向所述通信芯片输出通信数据的过程满足所述预设协议,从而使得所述通信芯片能够实现根据接收的通信数据控制所述关断器的关断状态的目的。
另外,所述用于控制光伏组件关断的控制器中采用普通的微控制单元即可实现与通信芯片之间的数据通讯,无需采用成本较高的数字信号处理器,降低了所述用于控制光伏组件关断的控制器的整体成本。
具体实施方式
正如背景技术所述,图1所示的光伏系统存在光伏组件10即使在逆变器20停止运行时仍然会输出高压电的问题,存在一定的安全风险。
因此,参考图2,图2中在图1所示的光伏系统的基础上,在每两个光伏组件10之间加入了一个关断器30,关断器30的输出串联,连接逆变器20,通过控制器控制关断器30,实现关断器30的快速关断,从而使得光伏系统的直流电缆上的电压很低,避免了在逆变器20停止运行时仍然会输出高压电的问题。
参考图3,该控制器包括数字信号处理器41(Digital Signal Processing,DSP)和通信芯片42,数字信号处理器41用于实现对通信芯片42的数字模拟转换(Digital toAnalog Converter,DAC)的控制,在这个过程中数字信号处理器41需要满足通信芯片42的通信协议,以TI模拟前端芯片AFE031为例,AFE031是一款高集成度的电力线通讯(PowerLine Communication,PLC)模拟前端设备,非常适合基于
协议的快速关断器30的通讯应用场合。因此,在图3所示的控制器结构中,数字信号处理器41需要满足
协议,即所述数字信号处理器41需要满足三个技术要点:
1、数据接口的高速等间隔发送,每次发送数据不低于10位(bit),发送速度在0.5M以上;
2、对数据接口需要发送的缓存通信数据进行实时更新;
3、一个5.12ms的时间为基准,对
协议进行维护,主要是数据接口发送功能的定时开启和关闭,标志频率(Mark Frequency)和场频率(Space Frequency)的频率切换。载波频率(Carrier Frequency)在标志频率和场频率之间移动,以响应外加的数据信号。
数字信号处理器41以其高速的系统主频,强大的浮点运算能力,灵活多变的DMA(Direct Memory Access,直接内存存取)操作方式及完善的SPI(Serial PeripheralInterface)硬件支持,使得数字信号处理器41非常适合这样的应用场景。但数字信号处理的价格昂贵,不利于提高产品的竞争力。
有鉴于此,发明人通过对上述三个技术要点进行分析得悉:实现上述技术要点需要在精准的时间点对数据进行高速处理,基于此通过对普通的微控制单元(Microcontroller Unit,MCU)进行改进,使得微控制单元能够作为通信芯片的主控制器,满足通信芯片的通信协议的时间和精度要求,完成替代数字信号处理器,以低成本实现对通信芯片控制的目的。
具体地,本申请实施例提供了一种用于控制光伏组件关断的控制器,应用于光伏系统,所述光伏系统包括逆变器和与所述逆变器连接的多个光伏组件,多个光伏组件为串联连接,相邻两个所述光伏组件之间还设置有关断器,所述用于控制光伏组件关断的控制器包括:微控制单元和通信芯片;其中,
所述微控制单元,用于在工作过程中,产生预设频率的方波信号,并将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口根据所述预设频率的方波信号每隔第一预设时间向所述通信芯片发送所述微控制单元缓存的通信数据;
所述通信芯片,用于根据接收的通信数据控制所述关断器的关断状态;
所述微控制单元,还用于每隔第二预设时间,触发中断事件并执行中断任务;
所述中断任务包括:根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率;
所述第二预设时间大于所述第一预设时间。
所述用于控制光伏组件关断的控制器由微控制单元和通信芯片构成,所述微控制单元在工作过程中,将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口可以根据所述微控制单元产生的预设频率的方波信号,每隔第一预设时间向所述通信芯片发送缓存的通信数据;并且所述微控制单元还用于每隔第二预设时间,触发中断事件并执行中断任务,以使所述控制器向所述通信芯片输出通信数据的过程满足所述预设协议,从而使得所述通信芯片能够实现根据接收的通信数据控制所述关断器的关断状态的目的。
另外,所述用于控制光伏组件关断的控制器中采用普通的微控制单元即可实现与通信芯片之间的数据通讯,无需采用成本较高的数字信号处理器,降低了所述用于控制光伏组件关断的控制器的整体成本。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参考图2,本申请实施例提供了一种用于控制光伏组件关断的控制器100,应用于光伏系统,所述光伏系统包括逆变器20和与所述逆变器20连接的多个光伏组件10,多个光伏组件10为串联连接,相邻两个所述光伏组件10之间还设置有关断器30,参考图4,所述用于控制光伏组件10关断的控制器包括:微控制单元110和通信芯片120;其中,
所述微控制单元110,用于在工作过程中,产生预设频率的方波信号,并将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口根据所述预设频率的方波信号每隔第一预设时间向所述通信芯片120发送所述微控制单元110缓存的通信数据;
所述通信芯片120,用于根据接收的通信数据控制所述关断器30的关断状态;
所述微控制单元110,还用于每隔第二预设时间,触发中断事件并执行中断任务;
所述中断任务包括:根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率;
所述第二预设时间大于所述第一预设时间。
在本实施例中,通过在工作过程中将数据接口配置为预设电平有效的预设频率的方波信号输出功能,使得所述数据接口可以根据微控制单元110产生的预设频率的方波信号,以每隔第一预设时间的方式向所述通信芯片120发送所述微控制单元110缓存的通信数据,实现数据接口高速等间隔发送通信数据的目的;此外,所述微控制单元110还在每隔第二预设时间时,触发中断事件并执行中断任务,以实现根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率的目的,从而满足预设协议中对于协议的维护要求。
所述第一预设时间、第二预设时间的具体取值需要根据所述预设协议的种类而定,通常情况下,所述第二预设时间为所述第一预设时间的N倍;
且N为大于1的整数。
以
协议为例,所述第一预设时间的取值一般为2μs,所述第二预设时间的取值一般为5.12ms,此时第二预设时间为第一预设时间的2560倍。本申请对所述第一预设时间和第二预设时间的具体取值并不做限定,在实际应用过程中,应根据所述预设协议的要求确定。
所述预设电平可以是低电平,还可以是高电平,在本申请的一个实施例中,当所述预设协议为
协议,所述通信芯片为TI模拟前端芯片AFE031时,所述预设电平为低电平。
下面的实施例对所述微控制器的可行构成进行说明,可选的,参考图5,所述微控制单元110包括:数据接口115、缓存单元114、内核111、直接内存存取设备113和计时器112;其中,
所述计时器112,用于控制所述直接内存存取设备113每隔第一预设时间,读取所述缓存单元114中缓存的通信数据,并通过所述数据接口115向所述通信芯片120发送;和用于每隔第二预设时间,触发所述中断事件,以使所述内核111在中断事件触发时,执行所述中断任务;
所述计时器112,还用于产生PWM波;
所述内核111,还用于在工作过程开始时,将所述数据接口115的片选管脚设置为低电平有效的PWM输出功能,以使所述数据接口115根据所述PWM波,每隔第一预设时间向所述通信芯片120发送所述微控制单元110缓存的通信数据。
可选的,所述内核111还用于利用所述直接内存存取设备113的半完成标志位和全部完成标志位,控制所述缓存单元114实现缓存的通信数据的乒乓缓存更新。
所述数据接口115为串行外设接口总线系统(Serial Peripheral Interface,SPI)。
通常情况下,微控制单元110中的数据接口115为串行外设接口,SPI总线系统是一种同步串行外设接口,它可以使微控制单元110与各种外围设备以串行方式进行通信以交换信息。通常情况下,SPI有三个寄存器,分别为:控制寄存器SPCR,状态寄存器SPSR和数据寄存器SPDR。外围设备包括闪存(Flash RAM)、网络控制器、显示驱动器、A/D转换器和其他微控制器等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口,该接口一般使用4条线:串行时钟线(SCLK)、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线NSS。因为SPI需要高速发送数据,通常是利用直接内存存取设备113(Direct Memory Access,DMA)实现缓存的更新,这样内核111可以用更多资源进行其他任务的处理。然后利用直接内存存取设备113的半完成标志位和全部完成标志位,实现兵乓缓存更新,最后利用中断实现预设协议。
SPI自带的DMA(S-DMA)是基于自身的发送缓冲器是否为空来进行操作的,无法约定发送时间,所以无法实现需要的等间隔发送。因此在本实施例中,采用定时器DMA作为所述直接内存存取设备113,定时器DMA一般用于波形相关的自动更新,和SPI关联很适合实现数据的定期自动发送,因此在本实施例中,采取计时器112控制直接内存存取设备113的发送时间,可以完美解决等间距发送的问题,同时又不影响频率中断事件的触发和中断任务的执行。
另外,在常规的微控制单元110(例如STM32)中,虽然本身内含SPI硬件外设,但通常只能实现SCK、MOSI和MISO这三个信号,当微控制单元110与通信芯片120进行SPI通信的时候,通常都需要用NSS管脚连接到通信芯片120。NSS管脚即为所述片选管脚,用于输出片选信号,当所述片选管脚为低电平时,与所述片选管脚连接的通信芯片120被选中,可以和微控制单元110进行通信,当在一些微控制单元110(例如STM32)中,SPI在使能期间,片选管脚一直保持低电平,无法在空闲期间自动拉高,而一些通信芯片120(例如AFE031)的通讯时序要求没发送完一个数据,片选信号就必须拉高,因此,为了满足通信芯片120的通信时序要求,在本实施例中,通过计时器112产生的PWM波模拟片选信号,把所述数据接口115的片选管脚设置为低电平有效的PWM输出功能,以使所述数据接口115根据所述PWM波,每隔第一预设时间向所述通信芯片120发送所述微控制单元110缓存的通信数据。在这个过程中,虽然PWM和直接内存存取设备113是两个完全独立的事件,但都是基于计时器112溢出进行触发的,因此两者之间存在同步关系,即在触发直接内存存取设备113传送通信数据的同时进行PWM波的跳变。
在上述实施例的基础上,在本申请的一个可选实施例中,在本实施例中,所述内核还用于,在初始化过程中,对所述直接内存存取设备进行初始化,以使所述直接内存存取设备配置为每隔第一预设时间读取所述缓存单元中缓存的通信数据,使所述直接内存存取设备的目标地址为所述数据接口的发送缓冲器;
以及,在初始化过程中,完成对数据接口的初始化,初始化后的数据接口的片选管脚为通用输出管脚。
同时,中断事件和通信芯片120的初始化功能配置也在初始化过程中配置完成。
下面对本申请实施例提供的用于控制光伏组件关断的控制方法进行描述,下文描述的用于控制光伏组件关断的控制方法可与上文描述的用于控制光伏组件关断的控制器相互对应参照。
相应的,本申请实施例提供了一种用于控制光伏组件关断的控制方法,如图6所示,应用于光伏系统,所述光伏系统包括逆变器和与所述逆变器连接的多个光伏组件,多个光伏组件为串联连接,相邻两个所述光伏组件之间还设置有关断器,所述用于控制光伏组件关断的控制方法包括:
S101:在工作过程中,产生预设频率的方波信号;
S102:将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口根据所述预设频率的方波信号每隔第一预设时间向通信芯片发送缓存的通信数据,以使所述通信芯片根据接收的通信数据控制所述关断器的关断状态;
S103:在工作过程中,每隔第二预设时间,触发中断事件并执行中断任务;
所述中断任务包括:根据预设协议启停所述数据接口和/或更新所述预设协议的标志频率和场频率;
所述第二预设时间大于所述第一预设时间。
可选的,所述第二预设时间为所述第一预设时间的N倍;
N为大于1的整数。
可选的,还包括:
在初始化过程中,完成对数据接口的初始化,初始化后的数据接口的片选管脚为通用输出管脚。
综上所述,本申请实施例提供了一种用于控制光伏组件关断的控制器及控制方法,其中,所述用于控制光伏组件关断的控制器由微控制单元和通信芯片构成,所述微控制单元在工作过程中,将数据接口配置为预设电平有效的预设频率的方波信号输出功能,以使所述数据接口可以根据所述微控制单元产生的预设频率的方波信号,每隔第一预设时间向所述通信芯片发送缓存的通信数据;并且所述微控制单元还用于每隔第二预设时间,触发中断事件并执行中断任务,以使所述控制器向所述通信芯片输出通信数据的过程满足所述预设协议,从而使得所述通信芯片能够实现根据接收的通信数据控制所述关断器的关断状态的目的。
另外,所述用于控制光伏组件关断的控制器中采用普通的微控制单元即可实现与通信芯片之间的数据通讯,无需采用成本较高的数字信号处理器,降低了所述用于控制光伏组件关断的控制器的整体成本。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。