CN110416183A - 用于电路互连的结构 - Google Patents

用于电路互连的结构 Download PDF

Info

Publication number
CN110416183A
CN110416183A CN201910241889.5A CN201910241889A CN110416183A CN 110416183 A CN110416183 A CN 110416183A CN 201910241889 A CN201910241889 A CN 201910241889A CN 110416183 A CN110416183 A CN 110416183A
Authority
CN
China
Prior art keywords
impedance
hole
compensated
circuit
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910241889.5A
Other languages
English (en)
Other versions
CN110416183B (zh
Inventor
C·P·怀兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Co
Original Assignee
Juniper Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juniper Networks Inc filed Critical Juniper Networks Inc
Publication of CN110416183A publication Critical patent/CN110416183A/zh
Application granted granted Critical
Publication of CN110416183B publication Critical patent/CN110416183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开的实施例涉及用于电路互连的结构。描述了高速通孔结构的各种配置。各种实施例可以通过使用阻抗补偿结构来减少或完全消除高速信号处理环境中的插入损耗，该阻抗补偿结构减小电路的部件中的不匹配。阻抗补偿结构可以包括金属结构，该金属结构被放置为接近通孔以降低通孔与连接到通孔的导电通路之间的阻抗差。

Description

用于电路互连的结构
技术领域
本公开一般涉及处理信号，并且更特别地涉及电路互连。
背景技术
一些电路将部件放置在不同层(例如，晶片层)上，这些层可以被垂直地彼此堆叠并且通过诸如通孔的互连结构被连接。通过堆叠电路层，电路封装的总体尺寸和功率要求可以被大幅减小。虽然这些多层电路可以具有小占用空间，但是小尺寸常常限制了给定设计中可以包括的部件的数目、类型以及放置。因此，常常存在多层电路设计的大小与性能之间的权衡。
附图说明
为了容易地识别对任何特定元件或动作的讨论，附图标记中的一个或多个最高有效位是指该元件或动作被首次引入的附图(“图”)号。
图1示出了根据一些示例实施例的其中可以实现高速通孔接口结构的示例网络架构。
图2示出了根据一些示例实施例的可以被集成到网络部件中的示例电路封装。
图3示出了根据一些示例实施例的示例高速通孔接口结构的顶部透视图。
图4示出了根据一些示例实施例的接口结构的底部视图。
图5示出了根据一些示例实施例的具有示例测量值的接口结构的二维侧视图。
图6示出了根据一些示例实施例的接口结构的二维侧视图。
图7示出了根据一些示例实施例的使用圆形阻抗补偿结构的示例高速通孔接口结构。
图8示出了根据一些示例实施例的使用由多个子部件组成的阻抗补偿结构的示例高速通孔接口结构。
图9示出了根据一些示例实施例的使用伸长阻抗补偿结构的示例高速通孔接口结构。
图10示出了根据一些示例实施例的使用伸长阻抗补偿结构的示例高速通孔接口结构。
图11示出了根据一些示例实施例的以微带配置的示例高速通孔接口结构。
图12示出了根据一些示例实施例的用于实现高速通孔接口结构的方法的流程图。
图13示出了根据一些示例实施例的用于制造高速通孔接口结构的方法的流程图。
图14示出了根据一些示例实施例的示出高速通孔接口结构的改进的插入损耗结果的示例曲线图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对本发明主题的各种实施例的理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明主题的实施例。总体上，不一定详细示出公知的指令实例、结构以及技术。
在单层电路板上，不同的电部件可以通过导电通路(诸如铜)被连接。一些电路板可以使用多层方法来设计，在该方法中，多个层或板被彼此堆叠并被胶粘在一起。为了在不同层上的部件之间做出连接，钻孔通过这些层并且金属管或“通孔”被插入并连接到不同层上的导电通路。如本文中所使用的，导电通路被称为迹线，其可以在部件被放置之前或之后被直接放置在板的衬底上，或以其他方式集成到电路中。
如所提到的，可能存在设计高性能多层电路的困难。一个这样的困难包括设计在高速环境(诸如使用光子电路设计的现代通信网络)中性能良好的多层电路。在这样的环境中，减少插入损耗的量常常是重要的。一般，插入损耗是由给定设备引起的信号损耗的度量。多层电路中的插入损耗的一个来源来自于通孔与迹线之间的阻抗不匹配。例如，通孔结构可能具有100欧姆的阻抗，而通孔结构被连接到的迹线可能具有30欧姆的阻抗。阻抗不匹配导致信号反射，由此减小传输的信号量并产生插入损耗。
为此，高速通孔结构可以被专门配置为使用一个或多个插入补偿结构来减小阻抗不匹配和导致的插入损耗。在一个示例实施例中，插入补偿结构是被直接定位在通孔结构下面的金属盘，以降低该通孔结构的阻抗使得其靠近通孔结构被连接到的迹线。在一些示例实施例中，阻抗补偿结构的大小符合对应迹线的大小，因为阻抗补偿结构的长度或边与迹线的宽度相同。在一些示例实施例中，阻抗补偿结构的大小(例如，边中的一个边的大小)基本上符合对应迹线的宽度，因为阻抗补偿结构的大小稍微大于或小于迹线的宽度或在迹线的宽度的30％之内。以这种方式，阻抗不匹配可以被减小并且整个系统的插入损耗和性能可以被改进。
图1示出了根据一些示例实施例的其中可以实现高速通孔接口结构的示例网络架构100。网络架构100包括通过诸如网络110的网络来回发送数据的多个端点105A-105F(例如，数据中心中的诸如膝上型或平板服务器或路由设备的计算机等)。网络110包括在多个端点105A-105F之间路由携带信号的光的多个高速光学部件115A-115D。尽管在图1中仅图示了四个高速光学部件115A-115D，但是网络110可以包括许多部件以增大网络110的总体带宽。高速光学部件115A-115D是其中可以实现高速通孔结构的示例。例如，高速光学部件115A可以是基于硅光子的芯片，其以高速运行以在端点105A和105F之间路由信号。此外，对于本领域普通技术人员而言，可以使用本文中公开的实施例将端点中的任何端点配置为高速设备。例如，端点105E可以包括生成用于通过网络110传输到设备的信号的高速电部件或光学部件。
图2示出了根据一些示例实施例的可以被集成到图1的网络部件(例如高速光学部件115A)中的一个的示例电路封装200。电路封装200可以包括一个或多个接地面205(由虚线的下部矩形结构表示)，其提供针对电路封装200的接地或参考电压。电路封装200还可以包括电路模块结构210(虚线的上部矩形结构)，一个或多个电路管芯可以被集成在该电路模块结构210中。被集成到电路模块结构210中的电路管芯可以通过高速通孔接口结构与彼此接口，高速通孔接口结构诸如高速通孔接口结构215，根据一些示例实施例，其可以包括将信号在电路模块结构210的各种电路(例如，电路部分、电路管芯)之间传递的多个端子、通孔、以及导电通路。例如，光子集成电路(PIC)管芯可以与高速接口通孔结构215的接口部分220中描绘的端子中的一个或多个端子接口，而收发器电路管芯可以与高速接口通孔结构215的接口部分225中描绘的端子中的一个或多个端子接口。在一些示例实施例中，在电路模块结构210(例如，PIC管芯、收发器管芯等)的不同部件之间传送的信号是以50Ghz运行的PAM4信号及其谐波，但是本领域普通技术人员认识到，可以类似地实现其他信号类型和配置。
图3示出了根据一些示例实施例的示例高速通孔接口结构303的顶部透视图300。如以上所讨论的，高速通孔接口结构303是可以连接电路模块结构210的一个或多个电路管芯的接口结构的示例。如图3中所图示的，高速通孔接口结构303可以包括一个或多个接地通孔，诸如接地通孔305。接口结构303中还图示的是通孔结构310A-310D，其延伸通过电路(例如，多层电路)的一个或多个部分或层。如下面进一步详细讨论的，通孔结构可以包括通孔管、被焊接到通孔管的金属柱、以及被布置在金属柱或通孔管的顶部上的导电盘或导电触头。
在图3的示例中，通孔结构310A通过导电通路320(例如迹线)被电连接到通孔结构310B。类似地，通孔结构310C通过导电通路325被电连接到通孔结构310D。在图3的示例中，接口结构303是带状线配置的示例，在该带状线配置中，导电通路320、325是被嵌入电路封装200的介电衬底中的迹线。接口结构303还包括阻抗补偿结构315A-315D，根据一些示例实施例，其被直接定位在它们的对应通孔下面。即，例如，阻抗补偿结构315B直接地被定位或以其他方式被布置在通孔结构310B下面并且与通孔结构310B轴对齐。类似地，阻抗补偿结构315D被定位在通孔结构310D下面，阻抗补偿结构315C被定位在通孔结构310C下面，并且阻抗补偿结构315A(从图3的顶部透视图300不可见)直接位于通孔结构310A下面并且与通孔结构310A轴对齐。
在一些示例实施例中，阻抗补偿结构被配置为方形结构，其中边尺寸测量值与连接通路的宽度或对应通孔结构的宽度的测量值相同或大致相同(例如，在30％内)。例如，阻抗补偿结构315D是具有与导电通路325的宽度相同大小的边长度的方形。作为附加示例，阻抗补偿结构315D可以是具有与阻抗补偿结构325的宽度相同大小的边长度的方形。
尽管参考一些附图(例如，图3至图10)讨论了带状线配置，但是在一些示例实施例中，可以使用其他配置，诸如下面参考图11进一步详细讨论的微带配置来构造高速通孔接口。
图4示出了根据一些示例实施例的接口结构303的底部视图400。从底部视图400，所有四个阻抗补偿结构315A-315D是可见的。如图示的，阻抗补偿结构315A-315D与管芯在物理上分离一段距离，例如25μm，阻抗补偿结构315A-315D位于管芯下面。根据一些示例实施例，阻抗补偿结构与通孔结构之间的距离被填充有电路封装200的层的介电衬底。因此，根据一些示例实施例，阻抗补偿结构315A-315D浮动在衬底中并且与它们的对应通孔结构电隔离。
图5示出了根据一些示例实施例的具有示例测量值的接口结构503的二维(在Z和Y维度上)侧视图500。如本领域普通技术人员理解的，图5中描绘的线、箭头和测量值的数值被用来表示测量信息但不是接口结构503的物理结构的一部分。由于侧视图500的视角，在图5中仅可见通孔结构的一个连接的对。通孔结构的另一连接的对从另一视图可见，其被示出在图6中并且在下面被进一步详细讨论。
参考侧视图500，根据一些示例实施例，通孔结构505包括金属柱510，其可以由不同的导电金属(诸如铜)组成。金属柱510可以包括被布置在柱的顶部的触头或盘。使用焊料515将金属柱510连接到通孔520。通孔520被连接到导电通路530(例如，迹线)。在一些示例实施例中，通孔520是延伸通过电路的不同层(例如，参考面、衬底面等)的金属管。根据一些示例实施例，通孔结构505的阻抗通过阻抗补偿结构525来降低，如图示的，阻抗补偿结构525与通孔结构505分离一段距离，诸如25μm。
通孔结构505通过导电通路530被电连接到通孔结构535。如所提到的，导电通路530可以具有显著低于通孔结构505的阻抗值的更低的阻抗值。例如，导电通路530可以是具有30欧姆的阻抗的迹线，并且通孔结构505可以具有100欧姆的阻抗值。阻抗补偿结构525可以降低通孔结构505的阻抗值，使得其更接近或匹配导电通路520的30欧姆阻抗。在一些示例实施例中，在通孔结构505与阻抗补偿结构525之间的间隙大小和通孔结构505的阻抗值之间存在反相关。因此，通孔结构505的阻抗值可以在必要时(即，以匹配530的阻抗)通过减小阻抗补偿结构525与通孔结构505之间的距离来减小。然而，将通孔结构505与阻抗补偿结构525分离的介电层可以用作对阻抗补偿结构525可以被定位得离通孔结构505多近的实际制造限制。相反，增大距离将减轻阻抗补偿结构525的阻抗降低效果。在一些示例实施例中，通孔结构505与阻抗补偿结构525之间的间隙或平均距离为零(例如，阻抗补偿结构525物理上附接通孔结构505或被放置抵靠通孔结构505)。
此外，尽管图5中的示例示出了包括柱510和盘510的通孔结构505，但是在一些示例实施例中，通孔520被连接到多层电路的另一层上的迹线。作为附加示例，通孔520的管部分可以在没有盘或柱的情况下直接连接到管芯(例如，PIC管芯)。在那些示例实施例中，可以以类似的方式将阻抗补偿结构类似地布置为接近通孔(例如，没有柱和盘的通孔管)，以降低通孔与连接到通孔的导电通路之间的阻抗差。
类似于通孔结构505，通孔结构535包括金属柱550(例如，铜金属柱、金金属柱、银金属柱)。使用诸如焊料555的粘合复合物或连接材料将金属柱550连接到通孔560。通孔结构535的阻抗通过阻抗补偿结构565来降低，根据一些示例实施例，如图示的，阻抗补偿结构565与通孔结构525分离25μm。
图6示出了根据一些示例实施例的接口结构503的二维(在Z和X维度上)侧视图600。图6中描绘的度量的示例数值、线、和箭头被用来表示测量信息并且不是接口结构503的物理结构的一部分。此外，如本领域普通技术人员理解的，由于侧视图600的视角，被连接到通孔结构505和570的两个通孔结构从侧视图600的视角不可见。
如图示的，通孔结构505和对应的阻抗补偿结构525从侧视图600可见。此外，侧视图600图示了阻抗补偿结构525的边长度和导电通路530的宽度是相同大小，即120μm。从侧视图600还图示的是通孔结构570，其包括通过焊料580连接到通孔585的金属柱575。通孔结构570通过导电通路590被电连接到另一通孔结构(在侧视图600中不可见)。在图6中还图示的是与通孔结构570物理上分离的阻抗补偿结构595。类似阻抗补偿结构525，阻抗补偿结构595还具有测量为与电连接到通孔结构560的对应导电通路590相同的长度(即，120μm)的大小。
图7示出了根据一些示例实施例的使用圆形阻抗补偿结构的示例高速通孔接口结构700。如图示的，高速通孔接口结构700包括可以使用导电通路(例如，迹线)在不同电路之间传输信号的多个通孔结构705A-705D。特别地，例如，通孔结构705A通过导电通路715被电连接到通孔结构705B。类似地，通孔结构705C通过导电通路720被电连接到通孔结构705D。与以上讨论的阻抗补偿结构不同，高速通孔接口结构700的阻抗补偿结构是圆形结构，其可以更容易地适配在不同的电路布局内同时提供阻抗补偿益处。特别地，阻抗补偿结构710A是直接在通孔结构705A下面的圆形金属结构，阻抗补偿结构710C是被定位在通孔结构705C下面的圆形金属结构，阻抗补偿结构710D是被定位在通孔结构705D下面的圆形金属结构，并且阻抗补偿结构710B(从图7的透视图不可见)位于在通孔结构705B下面。
图8示出了根据一些示例实施例的使用由多个子结构组成的阻抗补偿结构的示例高速通孔接口结构800。如图示的，通孔结构805通过导电通路810被连接到另一通孔结构(未描绘在图8中)。类似地，通孔结构815通过导电通路820被连接到另一通孔结构(图8中未描绘)。
与以上讨论的整体单片结构的阻抗补偿结构不同，图8的实施例中的阻抗补偿结构包括多个子结构。特别地，通孔结构805下面的第一阻抗补偿结构包括四个方形子结构825A-825D，其在物理上彼此分离(子结构825C和825D被其他部件阻挡，在图8中不可见)。类似地，被定位在通孔结构815下面的第二阻抗补偿结构包括四个方形子结构830A-830D。如上所述，子结构830A-830D中的每个是在物理上彼此分离的方形。在实现由多个子结构组成的阻抗补偿结构的一些示例实施例中，多个子结构的总宽度具有与对应迹线或通孔结构相同或基本上相同的宽度，子结构被定位在对应迹线或通孔结构下面。例如，从子结构830A的外边到830B的外边的距离与导电通路820的宽度相同。
图9示出了根据一些示例实施例的使用伸长阻抗补偿结构的示例高速接口结构900。如图示的，通孔结构905A通过导电通路910被电连接到通孔结构905B。类似地，通孔结构905C通过导电通路915被电连接到通孔结构905D。在图9的示例实施例中，阻抗补偿结构920被配置为具有与导电通路915的宽度相同或基本上相同的短边长度的伸长矩形。此外，尽管从图9的视角不可见，但是根据一些示例实施例，另一伸长阻抗补偿结构位于通孔结构905A和导电通路910下面。
图10示出了根据一些示例实施例的使用伸长阻抗补偿结构的示例高速接口结构1000。如图示的，通孔结构1005A通过导电通路1010被电连接到通孔结构1005B。类似地，通孔结构1005C通过导电通路1015被电连接到通孔结构1005D。在图10的示例实施例中，阻抗补偿结构1025具有与通孔结构1005或导电通路1015的宽度大致相同的宽度。类似地，阻抗补偿结构1020具有与通孔结构1005A或导电通路1010相同的宽度。
图11示出了根据一些示例实施例的以微带配置的示例高速接口结构1100。如图示的，通孔结构1115A通过导电通路1120被电连接到通孔结构1115B。通孔结构1115C通过导电通路1125被电连接到通孔结构1115D。此外，通孔结构1115E通过导电通路1130被电连接到通孔结构1115F。在图11的示例实施例中，一个或多个接地面1105被电连接到接地通孔1110。如所提到的，高速接口结构1100以微带配置来配置，在微带配置中，导电通路中的一些导电通路被沉积在衬底的顶层或表面层上。特别地，根据一些示例实施例，导电通路1125被沉积在衬底的表面上，而导电通路1120和导电通路1130被嵌入介电衬底中。在图11中图示的示例中，阻抗补偿结构被直接定位在具有由衬底包围的迹线的通孔结构下面。特别地，方形阻抗补偿结构1135被定位在通孔结构1115B下面，方形阻抗补偿结构1140被定位在通孔结构1115F下面，方形阻抗补偿结构1145被定位在通孔结构1115E下面，并且尽管未示出，但是附加的方形阻抗补偿结构被定位在通孔结构1115A下面。
图12示出了根据一些示例实施例的用于实现高速通孔接口结构的方法1200的流程图。在操作1205处，第一电路部分生成一个或多个信号。例如，被集成到电路模块结构210中的PIC管芯生成一个或多个光子信号，该一个或多个光子信号可以被转换成电信号并被输出到一个或多个输出端子。在操作1210处，经阻抗补偿的通孔接收在操作1205处生成的信号。例如，具有位于它们下面的阻抗补偿结构的一个或多个通孔结构接收由PIC管芯生成的信号。在操作1215处，使用一个或多个导电通路将由通孔结构接收的信号传输到其他通孔结构。如以上所讨论的，其他通孔结构也可以被阻抗补偿，因为它们具有被定位在相应通孔结构下面的对应阻抗补偿结构。在操作1220处，其他通孔结构将所接收的信号输出到第二电路部分。例如，其他通孔结构从迹线接收信号并将信号输出到传输管芯，该管芯被集成到电路模块结构210中。
图13示出了根据一些示例实施例的用于制造高速通孔接口结构的方法1300的流程图。在操作1305处，一个或多个导电触头(例如，迹线、柱、盘等)被布置在电路上。例如，在操作1305处，迹线可以被布置在电路层的一侧(例如，底侧)上，并且另一迹线可以被布置在电路层的相对侧(例如，顶侧)上。在一些示例实施例中，导电触头被布置在电路的不同层上。例如，迹线可以被布置在三层电路的第一层上，并且另一迹线可以被布置在三层电路的第三层上。在操作1310处，一个或多个通孔被布置在电路中以互连部件(例如，迹线、柱、盘、管芯)。例如，通孔管可以被插入通过一个或多个层以互连位于不同层上的迹线。在一些示例实施例中，如以上所讨论的，通孔是具有附接到通孔管的导电触头(例如，柱、盘)的通孔结构。
尽管操作1310被示为方法1300的第二操作，但是本领域普通技术人员理解，在一些示例实施例中，排序可以被修改以将不同电路配置(例如，带状线电路配置、微带电路配置等)中的各种部件互连。例如，如以上所讨论的，迹线可以被放置在电路的衬底中，然后插入通孔通过电路的层，然后将柱和盘附接到通孔。
在操作1315处，补偿结构被放置为接近(例如，靠近)通孔结构。例如，由与通孔结构相同的材料制成的方形阻抗补偿结构可以被放置在通孔结构下面，使得方形阻抗补偿结构与通孔结构在物理上分离一段距离，例如25μm。如以上所讨论的，根据一些示例实施例，阻抗补偿结构可以具有与通孔结构或连接到通孔结构的迹线的宽度相同的长度。
在操作1320处，将给定的阻抗补偿结构与其对应的通孔结构分离的物理间隙被调节以增大或降低该通孔结构的阻抗。例如，在操作1320处，阻抗补偿结构可以被定位为更靠近其通孔结构以降低通孔结构的阻抗，使得其更接近匹配所连接的迹线的阻抗。在一些示例实施例中，不存在物理间隙并且阻抗补偿结构被附着到通孔结构或被放置抵靠通孔结构以降低通孔结构的阻抗。作为另一示例，在操作1320处，阻抗补偿结构可以被定位为进一步远离其通孔结构以增大该通孔结构的相对阻抗。在一些示例实施例中，通孔结构及其对应的阻抗补偿结构的组合阻抗被测量。在测量之后，如果组合阻抗仍然高于所连接的迹线的阻抗，则通孔结构与其对应阻抗补偿结构之间的距离被减小，直到组合阻抗与所连接的迹线的阻抗匹配。
在操作1325处，阻抗补偿结构的形状被修改以改变对应通孔结构与连接到该通孔结构的导电通路之间的阻抗差的量。例如，在操作1325处，阻抗补偿的大小被减小，使得其在宽度上小于其对应的通孔结构。作为另一示例，在操作1325处，阻抗补偿结构的大小可以被增大，使得其宽度大于(例如，大于30％)通孔结构或导电通路的宽度。
图14示出了根据一些示例实施例的示出高速通孔接口结构的改进的插入损耗结果的示例曲线图1400。如图示的，曲线图1400是插入损耗曲线图，其中垂直轴上是损耗(以分贝dB为单位)，并且水平轴上是频率(以赫兹Hz为单位)。还被图示的是结果绘图1405和结果绘图1410，结果绘图1405示出跨频率范围的传统系统的信号损耗，结果绘图1410示出如以上所讨论的高速通孔结构的信号损耗。如可以在曲线图1400中看到的，高速通孔结构呈现跨大频率范围的显著减少的信号损耗。
下面是实施例的示例：
1.一种电路，包括：导电触头，其被布置在电路板的一侧上；导电路径，其被布置在该电路板的相对侧上；通孔结构，其延伸通过该电路板，该通孔结构将导电触头与导电路径互连；以及阻抗补偿结构，其被定位于接近通孔结构，以减小通孔结构与导电路径之间的阻抗差。
2.根据示例1的电路，其中，阻抗补偿结构接近通孔结构的被连接到导电路径的部分。
3.根据示例1和2的电路，其中，阻抗补偿结构与通孔结构的被连接到导电路径的部分物理上分离。
4.根据示例1-3的电路，其中，阻抗补偿结构和导电路径具有相同的宽度大小。
5.根据示例1-4的电路，其中，阻抗补偿结构具有宽度大小，并且导电路径具有小于阻抗补偿结构的宽度大小的另一宽度大小。
6.根据示例1-5的电路，其中，阻抗补偿结构具有宽度大小，并且导电路径具有大于阻抗补偿结构的宽度大小的另一宽度大小。
7.根据示例1-6的电路，其中，一侧和相对侧是电路板的接地层的相对侧，通孔结构延伸通过电路板的接地层。
8.根据示例1-7的电路，其中，电路板具有包括第一层和第二层的多个层，并且其中一侧是电路板的第一层的表面，并且相对侧是电路板的第二层的另一表面，通孔结构延伸通过电路板的第一层和第二层。
9.根据示例1-8的电路，还包括：衬底层，其包括介电材料，通孔结构部分地延伸通过衬底层的一部分，阻抗补偿结构被嵌入衬底层的介电材料中。
10.根据示例1-9的电路，其中，阻抗补偿结构和通孔结构是对齐的。
11.根据示例1-10的电路，其中，阻抗补偿结构是金属的。
12.根据示例1-11的电路，其中，阻抗补偿结构是以下中的一种：平行四边形结构、圆形结构、或具有与导电路径的另一宽度匹配的宽度的多个分离的子结构。
13.根据示例1-12的电路，其中，导电触头是连接到外部电路的端子。
14.根据示例1-13的电路，其中，电路是多层电路，在多层电路中，导电路径是由介电衬底包围的迹线。
15.一种制造电路板的方法，该方法包括：将导电路径布置在电路板的一侧上；将触头布置在电路板的相对侧上；布置延伸通过电路板的通孔结构，导电路径和触头通过通孔结构互连；以及在电路板的介电衬底中布置阻抗补偿结构，以减小通孔结构与导电路径之间的阻抗差，阻抗补偿结构接近通孔结构。
16.根据示例15的制造方法，其中，阻抗补偿结构接近通孔结构的被连接到导电路径的部分。
17.根据示例15的制造方法，其中，导电路径被布置在电路板的衬底层中。
18.根据示例15-17的制造方法，其中，阻抗补偿结构通过衬底层的介电衬底材料与通孔结构分离。
19.根据示例15-18的制造方法，其中，阻抗补偿结构和导电路径具有相同的宽度大小。
20.一种用于电路互连的结构，包括：第一接地面；第二接地面；第一接地面与第二接地面之间的介电材料的衬底层；嵌入衬底层中的迹线；柱；延伸通过第一接地面的通孔结构，通孔结构包括连接到柱的第一端部分和连接到迹线的第二端部分；以及阻抗补偿结构，其被定位于接近通孔结构的第二端部分，以减小通孔结构与迹线之间的阻抗差。
尽管以上已经描述了各种实施例，但是应当理解，它们仅仅通过举例而非限制的方式被呈现。在以上描述的方法指示特定事件以特定次序发生的情况下，该特定事件的次序可以被修改。此外，这些事件中的特定事件可以在可能时在并行过程中同时被执行，以及如以上所描述的顺序地被执行。因此，说明书旨在包含落入所附权利要求的精神和范围内的所公开的实施例的所有这样的修改和变型。

Claims (20)

1.一种电路，包括：
导电触头，其被布置在电路板的一侧上；
导电路径，其被布置在所述电路板的相对侧上；
通孔结构，其延伸通过所述电路板，所述通孔结构使所述导电触头与所述导电路径互连；以及
阻抗补偿结构，其被定位于接近所述通孔结构，以减小所述通孔结构与所述导电路径之间的阻抗差。
2.根据权利要求1所述的电路，其中所述阻抗补偿结构接近所述通孔结构的被连接到所述导电路径的部分。
3.根据权利要求1所述的电路，其中所述阻抗补偿结构与所述通孔结构的被连接到所述导电路径的部分物理上分离。
4.根据权利要求1所述的电路，其中所述阻抗补偿结构和所述导电路径具有相同的宽度大小。
5.根据权利要求1所述的电路，其中所述阻抗补偿结构具有宽度大小，并且所述导电路径具有小于所述阻抗补偿结构的所述宽度大小的另一宽度大小。
6.根据权利要求1所述的电路，其中所述阻抗补偿结构具有宽度大小，并且所述导电路径具有大于所述阻抗补偿结构的所述宽度大小的另一宽度大小。
7.根据权利要求1所述的电路，其中所述一侧和所述相对侧是所述电路板的接地层的相对侧，所述通孔结构延伸通过所述电路板的所述接地层。
8.根据权利要求1所述的电路，其中所述电路板具有包括第一层和第二层的多个层，并且其中所述一侧是所述电路板的所述第一层的表面，并且所述相对侧是所述电路板的所述第二层的另一表面，所述通孔结构延伸通过所述电路板的所述第一层和所述第二层。
9.根据权利要求1所述的电路，还包括：
衬底层，其包括介电材料，所述通孔结构部分地延伸通过所述衬底层的一部分，所述阻抗补偿结构被嵌入所述衬底层的介电材料中。
10.根据权利要求1所述的电路，其中所述阻抗补偿结构和所述通孔结构是对齐的。
11.根据权利要求1所述的电路，其中所述阻抗补偿结构是金属的。
12.根据权利要求1所述的电路，其中所述阻抗补偿结构是以下中的一种：平行四边形结构、圆形结构、或具有与所述导电路径的另一宽度匹配的宽度的多个分离的子结构。
13.根据权利要求1所述的电路，其中所述导电触头是连接到外部电路的端子。
14.根据权利要求1所述的电路，其中所述电路是多层电路，在所述多层电路中，所述导电路径是由介电衬底包围的迹线。
15.一种制造电路板的方法，所述方法包括：
将导电路径布置在所述电路板的一侧上；
将触头布置在所述电路板的相对侧上；
布置延伸通过所述电路板的通孔结构，所述导电路径和所述触头通过所述通孔结构互连；以及
在所述电路板的介电衬底中布置阻抗补偿结构，以减小所述通孔结构与所述导电路径之间的阻抗差，所述阻抗补偿结构接近所述通孔结构。
16.根据权利要求15所述的制造方法，其中所述阻抗补偿结构接近所述通孔结构的被连接到所述导电路径的部分。
17.根据权利要求15所述的制造方法，其中所述导电路径被布置在所述电路板的衬底层中。
18.根据权利要求17所述的制造方法，其中所述阻抗补偿结构通过所述衬底层的介电衬底材料与所述通孔结构分离。
19.根据权利要求15所述的制造方法，其中所述阻抗补偿结构和所述导电路径具有相同的宽度大小。
20.一种用于电路互连的结构，包括：
第一接地面；
第二接地面；
所述第一接地面与所述第二接地面之间的介电材料的衬底层；
嵌入所述衬底层中的迹线；
柱；
延伸通过所述第一接地面的通孔结构，所述通孔结构包括连接到所述柱的第一端部和连接到所述迹线的第二端部；以及
阻抗补偿结构，其被定位于接近所述通孔结构的所述第二端部，以减小所述通孔结构与所述迹线之间的阻抗差。
CN201910241889.5A 2018-04-26 2019-03-28 用于电路互连的结构 Active CN110416183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/963,259 2018-04-26
US15/963,259 US10999923B2 (en) 2018-04-26 2018-04-26 Structure for circuit interconnects

Publications (2)

Publication Number Publication Date
CN110416183A true CN110416183A (zh) 2019-11-05
CN110416183B CN110416183B (zh) 2024-06-21

Family

ID=66101809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910241889.5A Active CN110416183B (zh) 2018-04-26 2019-03-28 用于电路互连的结构

Country Status (3)

Country Link
US (2) US10999923B2 (zh)
EP (1) EP3570646B1 (zh)
CN (1) CN110416183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11937368B2 (en) 2018-04-26 2024-03-19 Openlight Photonics, Inc. Structure for circuit interconnects

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102678311B1 (ko) * 2018-08-30 2024-06-25 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
US11955436B2 (en) * 2019-04-24 2024-04-09 Intel Corporation Self-equalized and self-crosstalk-compensated 3D transmission line architecture with array of periodic bumps for high-speed single-ended signal transmission

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111228A (ja) * 1999-10-05 2001-04-20 Mitsubishi Gas Chem Co Inc フリップチップ搭載用高密度多層プリント配線板
US20020034839A1 (en) * 1998-10-16 2002-03-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
JP2006108644A (ja) * 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
CN101365293A (zh) * 2007-08-07 2009-02-11 三星电机株式会社 电磁带隙结构及印刷电路板
US20100314163A1 (en) * 2009-06-16 2010-12-16 Nortel Networks Limited Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
US20110147068A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Structure for Enhancing Reference Return Current Conduction
CN102598261A (zh) * 2009-10-27 2012-07-18 吉林克斯公司 高阻抗电气连接通孔
US20130199833A1 (en) * 2012-02-03 2013-08-08 Samsung Electro-Mechanics Co., Ltd. Circuit board
US20130220690A1 (en) * 2012-02-24 2013-08-29 Mediatek Inc. Printed circuit board for mobile platforms

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US7830223B2 (en) * 2008-01-30 2010-11-09 Cisco Technology, Inc. Ground straddling in PTH pinfield for improved impedance
WO2009111174A1 (en) * 2008-03-03 2009-09-11 Rambus Inc. Piecewise erasure of flash memory
US20130097577A1 (en) * 2011-10-18 2013-04-18 International Business Machines Corporation Impedance Compensation For A Differential Pair Of Conductive Paths
US9874688B2 (en) * 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
KR20140124155A (ko) * 2013-04-16 2014-10-24 한국전자통신연구원 광대역 특성을 가지는 평면형 ｒｆ 크로스오버 구조
WO2015064637A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 回路基板、電子部品収納用パッケージおよび電子装置
US20160284626A1 (en) * 2015-03-25 2016-09-29 Micron Technology, Inc. Semiconductor devices having conductive vias and methods of forming the same
US10999923B2 (en) 2018-04-26 2021-05-04 Juniper Networks, Inc. Structure for circuit interconnects

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034839A1 (en) * 1998-10-16 2002-03-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
JP2001111228A (ja) * 1999-10-05 2001-04-20 Mitsubishi Gas Chem Co Inc フリップチップ搭載用高密度多層プリント配線板
JP2006108644A (ja) * 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
CN101365293A (zh) * 2007-08-07 2009-02-11 三星电机株式会社 电磁带隙结构及印刷电路板
US20100314163A1 (en) * 2009-06-16 2010-12-16 Nortel Networks Limited Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
CN102598261A (zh) * 2009-10-27 2012-07-18 吉林克斯公司 高阻抗电气连接通孔
US20110147068A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Structure for Enhancing Reference Return Current Conduction
US20130199833A1 (en) * 2012-02-03 2013-08-08 Samsung Electro-Mechanics Co., Ltd. Circuit board
US20130220690A1 (en) * 2012-02-24 2013-08-29 Mediatek Inc. Printed circuit board for mobile platforms

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨立杰;刘丰满;周鸣昊;李宝霞;陆原;曹立强;谭同;: "光模块中刚柔线路板电连接宽带阻抗匹配研究", 半导体光电, no. 05, 15 October 2017 (2017-10-15), pages 699 - 705 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11937368B2 (en) 2018-04-26 2024-03-19 Openlight Photonics, Inc. Structure for circuit interconnects

Also Published As

Publication number Publication date
EP3570646B1 (en) 2024-06-26
US20190335579A1 (en) 2019-10-31
US20210227685A1 (en) 2021-07-22
US10999923B2 (en) 2021-05-04
EP3570646A1 (en) 2019-11-20
US11937368B2 (en) 2024-03-19
CN110416183B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
US7750446B2 (en) IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US9437912B2 (en) 3-D integrated package
US8044746B2 (en) Flexible interconnect cable with first and second signal traces disposed between first and second ground traces so as to provide different line width and line spacing configurations
JP4628714B2 (ja) 回路相互接続構造
CN110416183A (zh) 用于电路互连的结构
US8450201B2 (en) Multimode signaling on decoupled input/output and power channels
US8410874B2 (en) Vertical quasi-CPWG transmission lines
US9204537B2 (en) High-speed pluggable rigid-end flex circuit
US20090057872A1 (en) Through-Chip Via Interconnects for Stacked Integrated Circuit Structures
US20130181360A1 (en) Integrated circuit connectivity using flexible circuitry
CN103298249A (zh) 印刷电路板
CN112490295B (zh) 光模块
US7086786B2 (en) Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
US20190164891A1 (en) Tunable differential via circuit
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
JP7109454B2 (ja) マルチビーム光電子アレイ用の整合性ドライブデバイス
KR101594218B1 (ko) 낮은 열 저항을 갖는 낮은 인덕턴스 플렉스 본드
US8446735B2 (en) Semiconductor package
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
KR20150062957A (ko) 배선 기판
WO2013008267A1 (en) High-pass filters for high-speed data transmission systems
Megahed et al. Design and analysis of low cost IC package solution for 10 Gbit/s applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220805

Address after: California, USA

Applicant after: Orion Co.

Address before: California

Applicant before: JUNIPER NETWORKS, Inc.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Capless light photoelectric Co.

Address before: California, USA

Applicant before: Orion Co.

GR01 Patent grant
GR01 Patent grant