CN110416082A - 具有低随机电报信号噪声的半导体装置 - Google Patents

具有低随机电报信号噪声的半导体装置 Download PDF

Info

Publication number
CN110416082A
CN110416082A CN201811330980.6A CN201811330980A CN110416082A CN 110416082 A CN110416082 A CN 110416082A CN 201811330980 A CN201811330980 A CN 201811330980A CN 110416082 A CN110416082 A CN 110416082A
Authority
CN
China
Prior art keywords
region
source
doped region
drain
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811330980.6A
Other languages
English (en)
Inventor
周国煜
高桥诚司
叶尚府
李其霖
殷勤
赵亦平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110416082A publication Critical patent/CN110416082A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露涉及具有低随机电报信号噪声的半导体装置。本发明实施例涉及一种半导体装置，其包括源极/漏极扩散区域及第一掺杂区域。所述源极/漏极扩散区域界定于第一隔离结构与第二隔离结构之间。所述源极/漏极扩散区域包含源极区域、漏极区域及装置沟道。所述装置沟道位于所述源极区域与所述漏极区域之间。所述第一掺杂区域在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置。所述第一掺杂区域与所述源极区域及所述漏极区域中的至少一者分离，且具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。本揭露的半导体装置具有低随机电报信号噪声及较少缺陷。

Description

具有低随机电报信号噪声的半导体装置
技术领域
本发明实施例涉及具有低随机电报信号噪声的半导体装置。
背景技术
在半导体产业中，技术通过不断减小最小构件大小(这容许更多组件集成到一区域中)来不断提高各种电子组件的集成密度。然而，尽管集成密度增大，但例如金属氧化物半导体场效晶体管(MOSFET)的半导体装置中的随机电报信号(RTS)噪声变得更严重。因此，需要具有相对较低RTS噪声的半导体装置来解决问题。
发明内容
根据本发明的一实施例，一种半导体装置包括：源极/漏极扩散区域，其界定于第一隔离结构与第二隔离结构之间，所述源极/漏极扩散区域包含源极区域、漏极区域及所述源极区域与所述漏极区域之间的装置沟道；及第一掺杂区域，其在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置，所述第一掺杂区域与所述源极区域及所述漏极区域中的至少一者分离，其中所述第一掺杂区域具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。
根据本发明的一实施例，一种半导体装置包括：源极/漏极扩散区域，其界定于第一隔离结构与第二隔离结构之间，所述源极/漏极扩散区域包含源极区域、漏极区域及所述源极区域与所述漏极区域之间的装置沟道；多个第一掺杂区域，其在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置，其中所述多个第一掺杂区域彼此分离且具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。
根据本发明的一实施例，一种用于制造半导体装置的方法包括：形成第一隔离结构及第二隔离结构；使源极/漏极扩散区域形成于所述第一隔离结构与所述第二隔离结构之间，其中所述源极/漏极扩散区域包含源极区域、漏极区域及所述源极区域与所述漏极区域之间的装置沟道；使掩模层形成于所述装置沟道上方；图案化所述掩模层以形成第一开口来暴露所述装置沟道与所述第一隔离结构之间的第一结，其中所述第一开口在从所述源极区域到所述漏极区域的方向上沿所述第一结安置且未暴露所述源极区域及所述漏极区域中的至少一者；及透过所述第一开口植入所述第一结以形成第一掺杂区域。
附图说明
从结合附图阅读的以下详细描述最好地理解本揭露的方面。应注意，根据行业标准做法，各种构件未按比例绘制。具体来说，为使讨论清楚，可任意增大或减小各种构件的尺寸。
图1A到1D是根据本揭露的实施例的半导体装置的俯视图。
图2是根据本揭露的另一实施例的半导体装置的俯视图。
图3A是根据本揭露的一实施例的半导体装置的俯视图。
图3B是根据本揭露的另一实施例的半导体装置的俯视图。
图4A是根据本揭露的一实施例的半导体装置的俯视图。
图4B是根据本揭露的一实施例的半导体装置的俯视图。
图5是根据本揭露的另一实施例的半导体装置的俯视图。
图6是根据本揭露的另一实施例的半导体装置的俯视图。
图7到12是展示根据一些实施例的形成图1A中所展示的半导体装置的方法的横截面图。
图13A是展示根据一些实施例的形成图1B中所展示的半导体装置的方法的横截面图。
图13B是展示根据一些实施例的形成图3A中所展示的半导体装置的方法的横截面图。
图14是根据本揭露的一些实施例的用于制造半导体装置的方法的流程图。
图15是绘示从源极区域到漏极区域的电流密度分布的走势图。
具体实施方式
以下揭露提供用于实施所提供的主题的不同特征的诸多不同实施例或实例。下文将描述组件及布置的具体实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，“使第一构件形成于第二构件上方或第二构件上”可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复装置符号及/或字母。这种重复旨在简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为了方便描述，可在本文中使用空间相对术语(例如“下面”、“下方”、“下”、“上方”、“上”及其类似者)来描述一装置或构件与另一(些)装置或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)，且还可因此解译本文中所使用的空间相对描述词。
本揭露旨在提供具有低随机电报信号(RTS)噪声及较少缺陷的半导体装置。为减少随机电报信号噪声且引起较少缺陷，沿装置沟道与隔离结构之间的结形成不与源极区域及漏极区域两者重叠的至少一掺杂区域。
图1A是根据本揭露的一实施例的半导体装置101的俯视图。半导体装置101可包含晶体管，例如金属氧化物半导体场效晶体管(MOSFET)。
参考图1A，半导体装置101包含第一隔离结构136、第二隔离结构138、源极/漏极扩散区域130、掺杂区域121及栅极112。源极/漏极扩散区域130界定于第一隔离结构136与第二隔离结构138之间。栅极112安置于源极/漏极扩散区域130上方。源极/漏极扩散区域130包含衬底140中的源极区域132、漏极区域134及装置沟道133。装置沟道133安置于栅极112下方且位于源极区域132与漏极区域134之间。
第一隔离结构136及第二隔离结构138(例如浅沟渠隔离(STI)区域)用于使半导体装置101与其它半导体装置电隔离。一般技术者应了解，源极/漏极扩散区域130由隔离结构包围。为简洁起见，图中仅展示彼此平行延伸的第一隔离结构136及第二隔离结构138。
掺杂区域121在从源极区域132到漏极区域134的方向上沿装置沟道133与第一隔离结构136之间的第一结135安置。例如，方向与图1A中所展示的方向AA平行。掺杂区域121包含第一掺杂物类型的半导体材料，而源极区域132及漏极区域134包含第二掺杂物类型的半导体材料。第一掺杂物类型及第二掺杂物类型彼此不同。在一实施例中，半导体装置101包含n型MOS(NMOS)晶体管，且掺杂区域121包含具有1e17/cm3到1e19/cm3的浓度的p型掺杂物，例如硼或二氟化硼(BF2)。在另一实施例中，半导体装置101包含p型MOS(PMOS)晶体管，且掺杂区域121包含具有1e17/cm3到1e19/cm3的浓度的n型掺杂物，例如砷、磷或锑。
在半导体装置中，不同材料之间可存在应力。在本揭露中，可在介电材料STI与半导体材料装置沟道之间的结处诱发应力以导致归因于晶体错位或畸变的缺陷。这些缺陷产生可存在于硅与栅极氧化物之间的界面中的阱场。大多数阱场定位于STI附近。阱场中的电荷捕获及释放招致电流波动。具体来说，单一阱场可引起RTS噪声，而多个阱场可引起闪烁噪声。
掺杂区域121引起安置掺杂区域121的阈值电压增大。由于电流在从源极流动到漏极(或反之亦然)时倾向于流动通过较低阈值区域而非较高阈值区域，所以掺杂区域121可减少第一隔离结构136附近的电流流动且因此降低沿第一隔离结构136分布的平均电流密度。掺杂区域121有效缓解电流波动的问题。此外，由于掺杂区域121沿第一结135的仅一部分而非第一结135的全长安置，所以掺杂区域121可引起较少缺陷。
就NMOS晶体管而言，装置沟道133与衬底140一样包含p型杂质。掺杂区域121中的p型掺杂物的浓度高于装置沟道133中的p型掺杂物的浓度。类似地，就PMOS晶体管而言，装置沟道133与衬底140一样包含n型杂质。掺杂区域121中的n型掺杂物的浓度高于装置沟道133中的n型掺杂物的浓度。因此，因为掺杂区域121具有较高阈值电压，所以大多数电流朝向装置沟道133而非掺杂区域121流动。
在图1A的实施例中，掺杂区域121与装置沟道133及第一隔离结构136两者重叠。然而，装置沟道133中的掺杂区域121促成噪声衰减，而第一隔离结构136中的掺杂区域121无这种作用。在另一实施例中，掺杂区域121可仅与装置沟道133重叠。掺杂区域121与源极区域132及漏极区域134分离且因此不与源极区域132及漏极区域134两者重叠。
图1B是根据本揭露的另一实施例的半导体装置102的俯视图。参考图1B，除(例如)图1B的掺杂区域122的位置不同于图1A的掺杂区域121的位置之外，半导体装置102类似于参考图1A所描述及绘示的半导体装置101。在图1B的实施例中，沿第一结135安置的掺杂区域122与漏极区域134重叠且与源极区域132分离。
图1C是根据本揭露的又一实施例的半导体装置103的俯视图。参考图1C，除(例如)图1C的掺杂区域123的位置不同于图1A的掺杂区域121的位置之外，半导体装置103类似于参考图1A所描述及绘示的半导体装置101。在图1C的实施例中，沿第一结135安置的掺杂区域123与源极区域132重叠且与漏极区域134分离。
图1D是根据本揭露的又一实施例的半导体装置104的俯视图。参考图1D，除(例如)图1D的掺杂区域124的大小或形状不同于图1A的掺杂区域121的大小或形状之外，半导体装置104类似于参考图1A所描述及绘示的半导体装置101。在图1D的实施例中，沿第一结135安置的掺杂区域124呈L形。另外，掺杂区域124的大小大于图1A的掺杂区域121的大小。
图2是根据本揭露的另一实施例的半导体装置200的俯视图。参考图2，除(例如)图2的掺杂区域221沿第二结137而非第一结135形成之外，半导体装置200类似于参考图1A所描述及绘示的半导体装置101。
在图2的实施例中，掺杂区域221在从源极区域132到漏极区域134的方向上沿装置沟道133与第二隔离结构138之间的第二结137安置。掺杂区域221与装置沟道133及第二隔离结构138两者重叠。在一些实施例中，掺杂区域221可仅与装置沟道133重叠。掺杂区域221与源极区域132及漏极区域134分离且因此不与源极区域132及漏极区域134两者重叠。
在另一实施例中，沿第二结137安置的掺杂区域221与漏极区域134重叠且与源极区域132分离。在又一实施例中，沿第二结137安置的掺杂区域221与源极区域132重叠且与漏极区域134分离。
类似地，如同掺杂区域121，掺杂区域221缓解电流波动的问题且可引起较少缺陷。
图3A是根据本揭露的一实施例的半导体装置301的俯视图。参考图3A，除(例如)新增与第一掺杂区域121分离的第二掺杂区域321之外，半导体装置301类似于参考图1A所描述及绘示的半导体装置101。
在图3A的实施例中，第二掺杂区域321在从源极区域132到漏极区域134的方向上沿装置沟道133与第一隔离结构136之间的第一结135安置。第二掺杂区域321与装置沟道133及第一隔离结构136两者重叠。另外，第二掺杂区域321与源极区域132及漏极区域134分离。
在另一实施例中，第二掺杂区域321可仅与装置沟道133重叠。在又一实施例中，第二掺杂区域321可与源极区域132及漏极区域134中的一者重叠。在又一实施例中，第二掺杂区域321可在大小或形状上不同于第一掺杂区域121。模拟结果表明，两个掺杂区域可比单一掺杂区域更有效地缓解电流波动，如将参考图15进一步讨论。
图3B是根据本揭露的另一实施例的半导体装置302的俯视图。参考图3B，除(例如)新增与第一掺杂区域121及第二掺杂区域321分离的第三掺杂区域322之外，半导体装置302类似于参考图3A所描述及绘示的半导体装置301。
在图3B的实施例中，第三掺杂区域322在方向上沿装置沟道133与第一隔离结构136之间的第一结135安置。另外，第三掺杂区域322与装置沟道133及第一隔离结构136两者重叠。此外，第三掺杂区域322与漏极区域134及源极区域132分离。
在另一实施例中，第三掺杂区域322可仅与装置沟道133重叠。在又一实施例中，第三掺杂区域322可与源极区域132及漏极区域134中的一者重叠。在又一实施例中，第三掺杂区域322可在大小或形状上不同于第一掺杂区域121或第二掺杂区域321中的至少一者。模拟结果表面，三个掺杂区域可比两个掺杂区域更有效地缓解电流波动，如将参考图15进一步讨论。
图4A是根据本揭露的一实施例的半导体装置401的俯视图。参考图4A，除(例如)第一掺杂区域121的掺杂物组成不同于第二掺杂区域421的掺杂物组成之外，半导体装置401类似于参考图3A所描述及绘示的半导体装置301。例如，就一n型半导体装置301而言，第一掺杂区域121可包含硼，而第二掺杂区域421可包含二氟化硼，或反之亦然。此外，就一p型半导体装置301而言，第一掺杂区域121可包含砷，而第二掺杂区域421可包含磷，或反之亦然。
在图4A的实施例中，可通过使用不同方案(其包含不同操作)的植入来形成第一掺杂区域121及第二掺杂区域421。因此，第一掺杂区域121及第二掺杂区域421可包含不同组成、不同植入浓度或不同植入梯度。
图4B是根据本揭露的一实施例的半导体装置402的俯视图。参考图4B，除(例如)第一掺杂区域121、第二掺杂区域422及第三掺杂区域423的组成彼此不同之外，半导体装置402类似于参考图3B所描述及绘示的半导体装置302。
类似地，第一掺杂区域121、第二掺杂区域422及第三掺杂区域423可通过使用不同方案的植入来形成，且因此可包含不同组成、植入浓度或植入梯度。
图5是根据本揭露的另一实施例的半导体装置500的俯视图。参考图5，除(例如)新增第二掺杂区域521之外，半导体装置500类似于参考图1A所描述及绘示的半导体装置101。
在图5的实施例中，第二掺杂区域521在从源极区域132到漏极区域134的方向上沿装置沟道133与第二隔离结构138之间的第二结137安置。第二掺杂区域521与装置沟道133及第二隔离结构138两者重叠。另外，第二掺杂区域521与源极区域132及漏极区域134分离且因此不与源极区域132或漏极区域134两者重叠。
在另一实施例中，第二掺杂区域521可仅与装置沟道133重叠。在又一实施例中，第二掺杂区域521与漏极区域134重叠且与源极区域132分离。在又一实施例中，第二掺杂区域521与源极区域132重叠且与漏极区域134分离。在又一实施例中，第二掺杂区域521可在形状或大小上不同于第一掺杂区域121。在又一实施例中，第二掺杂区域521可在组成上不同于第一掺杂区域121。
图6是根据本揭露的另一实施例的半导体装置600的俯视图。参考图6，除(例如)新增与第二掺杂区域521分离的第三掺杂区域622之外，半导体装置600类似于参考图5所描述及绘示的半导体装置500。因此，沿第一结135及第二结137的掺杂区域121、521、622的数量是不同的。
在图6的实施例中，第三掺杂区域622在从源极区域132到漏极区域134的方向上沿装置沟道133与第二隔离结构138之间的第二结137安置。第三掺杂区域622与装置沟道133及第一隔离结构136两者重叠。另外，第三掺杂区域622与源极区域132及漏极区域134分离。
在另一实施例中，第三掺杂区域622可仅与装置沟道133重叠。在又一实施例中，第三掺杂区域622与漏极区域134重叠且与源极区域132分离。在又一实施例中，第三掺杂区域622与源极区域132重叠且与漏极区域134分离。在又一实施例中，第三掺杂区域622可在形状或大小上不同于第二掺杂区域521。在又一实施例中，第三掺杂区域622可在组成上不同于第二掺杂区域521。
图7到11是展示形成图1A中所展示的半导体装置101的方法的横截面图。参考图7(沿图1A中的线LL取得的横截面图)，提供衬底140。在一些实施例中，衬底140包含硅衬底或硅晶片。在一些实施例中，衬底140包含硅、锗、砷化镓或其它适合材料。在一些实施例中，衬底140是单晶硅或多晶硅衬底。在一些实施例中，衬底140包含若干导电结构、电组件等等。
接着，使第一隔离结构136及第二隔离结构138形成于衬底140中。适合于第一隔离结构136及第二隔离结构138的材料包含介电材料，例如二氧化硅。由第一隔离结构136及第二隔离结构138界定衬底140中的源极/漏极扩散区域130。
参考图8(沿图1A中的线AA取得的横截面图)，使包含源极区域132、漏极区域134及装置沟道133的有源区域形成于源极/漏极扩散区域130中。此外，使装置沟道133形成于源极区域132与漏极区域134之间。
参考图9，通过(例如)旋涂过程来使图案化掩模层170形成于源极/漏极扩散区域130上。图案化掩模层170可包含吸收不同程度的光且可依客制设计图案化的薄掩模材料涂层。适合于掩模层170的材料包含聚酰亚胺。图案化掩模层170透过第一开口151暴露源极/漏极扩散区域130与第一隔离结构136之间的第一结135。第一开口151在从源极区域132朝向漏极区域134的一方向上沿第一结135形成。第一开口151未暴露源极区域132及漏极区域134中的至少一者。
参考图10，通过在植入过程180中使用(例如)针对n型半导体装置101的p型掺掺杂物或针对p型半导体装置101的n型掺杂物透过第一开口151植入第一结135来形成第一掺杂区域121。在一实施例中，将具有1e17/cm3到1e19/cm3的浓度的p型掺杂物(例如硼或二氟化硼(BF2))植入到约0nm到约101nm深度。在另一实施例中，将具有1e17/cm3到1e19/cm3的浓度的n型掺杂物(例如砷、磷或锑)植入到约0nm到约101nm深度。第一掺杂区域121具有高于装置沟道133的掺杂物浓度的掺杂物浓度。
图11绘示形成第一掺杂区域121时的沿线AA取得的横截面图。在形成第一掺杂区域121之后，去除图案化掩模层170。
参考图12，使栅极介电层114形成于源极/漏极扩散区域130上。适合于栅极介电层114的材料包含介电材料，例如二氧化硅。随后，使栅极112形成于栅极介电层114上以产生图1A的半导体装置101。适合于栅极112的材料包含多晶硅或金属(例如钨、铝及铜)。
在图7到12所展示的实施例中，使用植入过程来形成第一掺杂区域121。在其它实施例中，可通过一或多个掺杂过程来形成第一掺杂区域121，其事实上导致第一掺杂区域121具有高于装置沟道133的掺杂物浓度的掺杂物浓度。
图13A是展示根据一些实施例的形成图1B中所展示的半导体装置102的方法的沿线BB取得的横截面图。如先前所讨论，除掺杂区域122的位置之外，半导体装置102类似于参考图1A所描述及绘示的半导体装置101。在本实施例中，通过调整图9中所展示的图案化掩模层170来重新定位第一开口151的位置。因此，透过重新定位的第一开口151来暴露其中将形成掺杂区域122的第一结135的一部分。在另一实施例中，调整图案化掩模层170以促进具有一不同大小或形状的掺杂区域122的形成。在又一实施例中，调整图案化掩模层170以促进与掺杂区域122分离的另一掺杂区域的形成。
图13B是展示根据一些实施例的形成图3A中所展示的半导体装置的方法的横截面图。参考图13B，除(例如)设计具有第二开口351及第一开口151的图案化掩模层172之外，方法类似于参考图11所描述及绘示的方法。第二开口351与第一开口151分离。在本实施例中，使第一开口151及第二开口351形成于源极区域132与漏极区域134之间。因此，随后分别透过第一开口151及第二开口351所形成的第一掺杂区域121及第二掺杂区域321与源极区域132及漏极区域134分离。在另一实施例中，第一开口151及第二开口351中的一者可暴露源极区域132及漏极区域134中的一者。因此，随后分别透过第一开口151及第二开口351所形成的第一掺杂区域121及第二掺杂区域321中的一者可与源极区域132及漏极区域134中的一者重叠。在本实施例中，形成两个掺杂区域121及321。在其它实施例中，可形成彼此分离的三个或三个以上掺杂区域。这些掺杂区域中的至少一者可在大小或形状上不同于其它者。此外，这些掺杂区域中的至少一者可包含不同组成、不同植入浓度或不同植入梯度。
图14是根据本揭露的一些实施例的用于制造半导体装置的方法的流程图。
参考图14，在操作2中，使第一隔离结构136及第二隔离结构138形成于衬底140中。第一隔离结构136及第二隔离结构138彼此分离且在其间界定源极/漏极扩散区域130。
在操作4中，使源极区域132、漏极区域134及装置沟道133形成于源极/漏极扩散区域130中。
接着，在操作6中，使图案化掩模层170形成于源极/漏极扩散区域130上方以暴露装置沟道133与第一隔离结构136之间的第一结135。在一实施例中，图案化掩模层170暴露第一结135中彼此分离的一个以上区域。在另一实施例中，图案化掩模层170还暴露装置沟道133与第二隔离结构138之间的第二结137。
在操作8中，使第一掺杂区域121形成于经暴露的第一结135中。第一掺杂区域121在从源极区域132到漏极区域134的方向上沿第一结135安置且与源极区域132及漏极区域134中的至少一者分离。如果图案化掩模层170还暴露第二结137，那么使第二掺杂区域221形成于经暴露的第二结137中。第二掺杂区域221在从源极区域132到漏极区域134的方向上沿第二结137安置且与源极区域132及漏极区域134中的至少一者分离。接着，在操作10中去除图案化掩模层170。
随后，在操作12中，使栅极介电层114形成于源极/漏极扩散区域130上。之后，使栅极112形成于栅极介电层114上。
图15是绘示从源极区域到漏极区域的隔离结构附近的电流密度分布的走势图。参考图15，X坐标表示从源极区域到漏极区域的沿隔离结构与装置沟道之间的结的位置。Y坐标表示电流密度。
标记为“分支0”的曲线表示装置沟道与隔离结构之间的结中无掺杂区域的半导体装置的模拟结果。标记为“分支1”的曲线表示结中具有一个掺杂区域的半导体装置的模拟结果。标记为“分支2”的曲线表示结中具有两个掺杂区域的半导体装置的模拟结果。标记为“分支3”的曲线表示结中具有三个掺杂区域的半导体装置的模拟结果。
模拟结果证明，电流密度一般随掺杂区域的数目增加而减小。例如，曲线“分支3”指示，具有三个掺杂区域的半导体装置具有优于其它者的性能。
本揭露提供一种半导体装置，其包括源极/漏极扩散区域及第一掺杂区域。所述源极/漏极扩散区域界定于第一隔离结构与第二隔离结构之间。所述源极/漏极扩散区域包含源极区域、漏极区域及装置沟道。所述装置沟道位于所述源极区域与所述漏极区域之间。所述第一掺杂区域在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置。所述第一掺杂区域与所述源极区域及所述漏极区域中的至少一者分离且具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。
本揭露提供一种半导体装置，其包括源极/漏极扩散区域及多个第一掺杂区域。所述源极/漏极扩散区域界定于第一隔离结构与第二隔离结构之间。所述源极/漏极扩散区域包含源极区域、漏极区域及所述源极区域与所述漏极区域之间的装置沟道。所述第一掺杂区域在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置。所述第一掺杂区域彼此分离且具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。
本揭露提供一种用于制造半导体装置的方法，其包括：形成第一隔离结构及第二隔离结构；使源极/漏极扩散区域形成于所述第一隔离结构与所述第二隔离结构之间；使掩模层形成于装置沟道上方；图案化所述掩模层以形成第一开口来暴露所述装置沟道与所述第一隔离结构之间的第一结，其中所述第一开口在从源极区域到漏极区域的方向上沿所述第一结安置且未暴露所述源极区域及所述漏极区域中的至少一者；及透过所述第一开口植入所述第一结以形成第一掺杂区域。所述源极/漏极扩散区域包含源极区域、漏极区域及所述源极区域与所述漏极区域之间的装置沟道。
上文已概述若干实施例的特征，使得本领域的技术人员可更好理解本揭露的方面。本领域的技术人员应了解，其可易于将本揭露用作用于设计或修改其它过程及结构的基础以实施相同目的及/或达成本文中所引入的实施例的相同优点。本领域的技术人员还应意识到，这些等效构造不应背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下对本文作出各种改变、置换及变更。
符号说明
2 操作
4 操作
6 操作
8 操作
10 操作
12 操作
101 半导体装置
102 半导体装置
103 半导体装置
104 半导体装置
112 栅极
114 栅极介电层
121 掺杂区域
122 掺杂区域
123 掺杂区域
124 掺杂区域
130 源极/漏极扩散区域
132 源极区域
133 装置沟道
134 漏极区域
135 第一结
136 第一隔离结构
137 第二结
138 第二隔离结构
140 衬底
151 第一开口
170 图案化掩模层
172 图案化掩模层
180 植入过程
200 半导体装置
221 掺杂区域
301 半导体装置
302 半导体装置
321 第二掺杂区域
322 第三掺杂区域
351 第二开口
401 半导体装置
402 半导体装置
421 第二掺杂区域
422 第二掺杂区域
423 第三掺杂区域
500 半导体装置
521 第二掺杂区域
600 半导体装置
622 第三掺杂区域

Claims (1)

1.一种半导体装置，其包括：
源极/漏极扩散区域，其界定于第一隔离结构与第二隔离结构之间，所述源极/漏极扩散区域包含：
源极区域；
漏极区域；及
装置沟道，其位于所述源极区域与所述漏极区域之间；及
第一掺杂区域，其在从所述源极区域到所述漏极区域的方向上沿所述装置沟道与所述第一隔离结构之间的第一结安置，所述第一掺杂区域与所述源极区域及所述漏极区域中的至少一者分离，
其中所述第一掺杂区域具有高于所述装置沟道的掺杂物浓度的掺杂物浓度。
CN201811330980.6A 2018-04-27 2018-11-09 具有低随机电报信号噪声的半导体装置 Pending CN110416082A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/965,610 US10510835B2 (en) 2018-04-27 2018-04-27 Semiconductor device with low random telegraph signal noise
US15/965,610 2018-04-27

Publications (1)

Publication Number Publication Date
CN110416082A true CN110416082A (zh) 2019-11-05

Family

ID=68291669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811330980.6A Pending CN110416082A (zh) 2018-04-27 2018-11-09 具有低随机电报信号噪声的半导体装置

Country Status (3)

Country Link
US (3) US10510835B2 (zh)
CN (1) CN110416082A (zh)
TW (1) TW201946279A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116325780A (zh) * 2020-11-19 2023-06-23 华为技术有限公司 固态成像设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855145B2 (en) 2021-08-31 2023-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH1435H (en) * 1991-10-21 1995-05-02 Cherne Richard D SOI CMOS device having body extension for providing sidewall channel stop and bodytie
US6887758B2 (en) * 2002-10-09 2005-05-03 Freescale Semiconductor, Inc. Non-volatile memory device and method for forming
US8273629B2 (en) * 2009-03-19 2012-09-25 International Business Machines Corporation Through-gate implant for body dopant
US8159008B2 (en) * 2009-09-18 2012-04-17 International Business Machines Corporation Method of fabricating a trench-generated transistor structure
FR2993405B1 (fr) * 2012-07-13 2014-08-22 Commissariat Energie Atomique Circuit integre sur soi comprenant un transistor de protection sous-jacent
US20140315358A1 (en) * 2013-04-19 2014-10-23 Richtek Technology Corporation Manufacturing method of junction field effect transistor
KR102274182B1 (ko) * 2014-08-01 2021-07-06 삼성전자주식회사 반도체 장치와 이를 위한 제조 방법
KR102301778B1 (ko) * 2014-08-28 2021-09-13 삼성전자주식회사 이미지 센서, 및 상기 이미지 센서의 픽셀

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116325780A (zh) * 2020-11-19 2023-06-23 华为技术有限公司 固态成像设备
CN116325780B (zh) * 2020-11-19 2024-06-11 华为技术有限公司 固态成像设备

Also Published As

Publication number Publication date
TW201946279A (zh) 2019-12-01
US20190333989A1 (en) 2019-10-31
US11075267B2 (en) 2021-07-27
US10510835B2 (en) 2019-12-17
US11569346B2 (en) 2023-01-31
US20210343838A1 (en) 2021-11-04
US20200119144A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US4487639A (en) Localized epitaxy for VLSI devices
JPH0754825B2 (ja) 部分的誘電体分離半導体装置
US3461360A (en) Semiconductor devices with cup-shaped regions
US4611220A (en) Junction-MOS power field effect transistor
US3883372A (en) Method of making a planar graded channel MOS transistor
JPS5910275A (ja) 竪型絶縁ゲート電界効果トランジスタ装置とその製造方法
US3943555A (en) SOS Bipolar transistor
US3432920A (en) Semiconductor devices and methods of making them
CN110416082A (zh) 具有低随机电报信号噪声的半导体装置
US3997378A (en) Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth
TW201703158A (zh) 具有接觸深井區域之電晶體
KR100321889B1 (ko) 반도체 장치 및 그 제조 방법
TWI427790B (zh) 改善之接面場效電晶體
JPH0945905A (ja) 半導体装置およびその製造方法
US8294218B2 (en) Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection
US7745274B2 (en) Gate self aligned low noise JFET
US4343079A (en) Self-registering method of manufacturing an insulated gate field-effect transistor
US3874915A (en) Silicon nitride on silicon oxide coatings for semiconductor devices
TWI813392B (zh) 半導體裝置及其製作方法
KR100279956B1 (ko) 반도체 장치의 제조 방법
JPH10294471A (ja) 炭化けい素半導体装置及びその製造方法
KR100305641B1 (ko) 에스오아이기판에형성되는반도체소자및그제조방법
CN118073405A (zh) 位于半导体区的拐角分段上方的栅极结构
US7662690B2 (en) Method of preparing a semiconductor substrate utilizing plural implants under an isolation region to isolate adjacent wells
JPH0689906A (ja) 絶縁ゲート電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191105