CN110413534A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN110413534A
CN110413534A CN201811611096.XA CN201811611096A CN110413534A CN 110413534 A CN110413534 A CN 110413534A CN 201811611096 A CN201811611096 A CN 201811611096A CN 110413534 A CN110413534 A CN 110413534A
Authority
CN
China
Prior art keywords
standby
mode
memory controller
storage system
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811611096.XA
Other languages
English (en)
Other versions
CN110413534B (zh
Inventor
申荣均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110413534A publication Critical patent/CN110413534A/zh
Application granted granted Critical
Publication of CN110413534B publication Critical patent/CN110413534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种存储器控制器及其操作方法。存储器控制器可以响应于从主机接收的命令来控制存储器装置。存储器控制器可以包括写入放大因子(WAF)存储装置以及待机状态控制器。WAF存储装置可以存储存储器装置的WAF。待机状态控制器可以基于存储在WAF存储装置中的WAF的值来控制存储器控制器进入待机状态。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2018年4月30日提交的申请号为10-2018-0050205的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。
技术领域
本公开的各种实施例总体涉及一种存储器控制器以及操作该存储器控制器的方法。特别地，实施例涉及一种用于控制进入待机状态的存储器控制器以及操作该存储器控制器的方法。
背景技术
存储器装置可以具有串水平地布置在半导体衬底上的二维(2D)结构。可选地，存储器装置可以具有串垂直地堆叠在半导体衬底上的三维(3D)结构。随着2D存储器装置达到其物理尺度极限(即，集成度的限制)，半导体制造商正在生产包括垂直堆叠在半导体衬底上的多个存储器单元的3D存储器装置。存储器控制器可以控制存储器装置的操作。
发明内容
本公开的各种实施例涉及一种可以延长存储器系统的有用寿命的存储器控制器。
本公开的各种实施例涉及一种操作可以延长存储器系统的有用寿命的存储器控制器的方法。
本公开的实施例可以提供一种存储器控制器，该存储器控制器响应于从主机接收的命令控制存储器装置。存储器控制器可以包括写入放大因子(WAF)存储装置以及待机状态控制器。WAF存储装置存储存储器装置的WAF。待机状态控制器可以基于存储在WAF存储装置中的WAF的值来控制存储器控制器进入待机状态。
在实施例中，待机状态控制器可以将WAF的值与待机防止阈值进行比较，并且可以基于比较的结果控制存储器控制器进入待机状态。
在实施例中，待机状态控制器可以基于WAF的值将存储器控制器的操作模式确定为正常模式和待机防止模式中的任意一个。
在实施例中，待机状态控制器可以被配置成：当WAF的值大于待机防止阈值时，控制存储器控制器使得存储器控制器在待机防止模式下操作，并且当WAF的值小于或等于待机防止阈值时，控制存储器控制器使得存储器控制器在正常模式下操作。
在实施例中，待机防止阈值可以包括第一阈值和小于第一阈值的第二阈值。在这种情况下，待机状态控制器可以被配置成：当在存储器控制器正在正常模式下操作的同时WAF的值变得大于第一阈值时，将存储器控制器的操作模式转换到待机防止模式。此外，待机状态控制器被配置成：当在存储器控制器正在待机防止模式下操作的同时WAF的值变得小于第二阈值时，将存储器控制器的操作模式转换到正常模式。
在实施例中，存储器控制器可以在待机防止模式下以比在正常模式下更低的频率进入待机状态。
在实施例中，待机状态控制器可以基于用于将电力供应至存储器控制器的电源的剩余电力容量来确定是否进入待机状态。在这种情况下，在正常模式下，待机状态控制器可以控制存储器控制器，使得当电源的剩余电力容量小于第一水平时，存储器控制器进入待机状态。此外，在待机防止模式下，待机状态控制器可以控制存储器控制器，使得当电源的剩余电力容量小于第二水平时，存储器控制器进入待机状态。此外，第二水平可以小于第一水平。
在实施例中，待机状态控制器可以基于从自主机最后接收到命令的时间开始测量的等待时段来确定是否进入待机状态。在这种情况下，在正常模式下，待机状态控制器可以控制存储器控制器，使得当等待时段长于第一时段时，存储器控制器进入待机状态。此外，在待机防止模式下，待机状态控制器可以控制存储器控制器，使得当等待时段长于第二时段时，存储器控制器进入待机状态。此外，第二时段可以比第一时段长。
在实施例中，在待机防止模式下，存储器控制器可以被防止进入待机状态。
本公开的实施例可以提供一种操作存储器控制器的方法，存储器控制器控制包括至少一个存储器装置的存储器系统的操作。该方法可以包括：确定存储器系统的写入放大因子(WAF)；将WAF的值与待机防止阈值进行比较；以及基于比较的结果控制存储器系统进入待机状态。
在实施例中，基于比较的结果控制存储器系统进入待机状态可以包括控制存储器系统，使得存储器系统基于WAF的值和待机防止阈值的相对大小在正常模式和待机防止模式中的任意一个下操作。
在实施例中，基于比较的结果控制存储器系统进入待机状态可以包括：当WAF的值大于待机防止阈值时，控制存储器系统，使得存储器系统在待机防止模式下操作，并且当WAF的值小于或等于待机防止阈值时，控制存储器系统，使得存储器系统在正常模式下操作。
在实施例中，待机防止阈值可以包括第一阈值和小于第一阈值的第二阈值。在这种情况下，基于比较的结果控制存储器系统进入待机状态可以包括，当在存储器系统正在正常模式下操作的同时WAF的值变得大于第一阈值时，将存储器系统的操作模式转换到待机防止模式。
在实施例中，待机防止阈值可以包括第一阈值和小于第一阈值的第二阈值。在这种情况下，基于比较的结果控制存储器系统进入待机状态可以包括，当在存储器系统正在待机防止模式下操作的同时WAF的值变得小于第二阈值时，将存储器系统的操作模式转换到正常模式。
在实施例中，存储器系统可以在待机防止模式下以比在正常模式下更低的频率进入待机状态。
在实施例中，控制存储器系统进入待机状态可以包括：在正常模式下，当用于将电力供应至存储器系统的电源的剩余电力容量小于第一水平时，控制存储器系统进入待机状态，并且在待机防止模式下，当电源的剩余电力容量小于预设的第二水平时，控制存储器系统进入待机状态。在这种情况下，第二水平可以小于第一水平。
在实施例中，控制存储器系统进入待机状态可以包括：在正常模式下，当从自主机最后接收到命令的时间开始测量的等待时段长于第一时段时，控制存储器系统进入待机状态，并且在待机防止模式下，当等待时段长于第二时段时，控制存储器系统进入待机状态。在这种情况下，第二时段可以比第一时段长。
在实施例中，在待机防止模式下，存储器系统可以被防止进入待机状态。
本公开的实施例可以提供一种存储器系统，该存储器系统包括存储器装置以及存储器控制器。存储器控制器可以被配置成控制存储器装置。存储器控制器可以检测存储器装置的写入放大因子。此外，存储器控制器可以基于写入放大因子来控制存储器系统被允许从操作状态转换到待机状态的频率或次数。
附图说明
图1是示出存储器系统的示图。
图2是示出图1中所示的存储器装置的示图。
图3是示出图2中所示的存储单元阵列的示例的示图。
图4是示出图3中所示的多个存储块之中的任意一个存储块的电路图。
图5是示出图3中所示的多个存储块之中的任意一个存储块的电路图。
图6是示出图2中所示的存储单元阵列中的多个存储块之中的任意一个存储块的电路图。
图7是示出图1中所示的存储器控制器的示图。
图8是示出根据本公开的实施例的存储器控制器的框图。
图9是描述根据本公开的实施例的操作存储器控制器的方法的流程图。
图10是描述根据本公开的实施例的控制存储器系统进入待机状态的方法的流程图。
图11是示出根据本公开的实施例的写入放大因子(WAF)随时间的变化的曲线图以及在这个背景下应用的图10的各个步骤。
图12是描述根据本公开的实施例的控制存储器系统进入待机状态的方法的流程图。
图13是示出根据本公开的实施例写入放大因子(WAF)随时间的变化的曲线图以及在这个背景下应用的图12的各个步骤。
图14A和图14B是分别描述根据本公开的实施例的在待机防止(standby-prevention)模式下操作存储器控制器的方法和在正常模式下操作存储器控制器的方法的流程图。
图15A和图15B是分别描述根据本公开的实施例的在待机防止模式下操作存储器控制器的方法和在正常模式下操作存储器控制器的方法的流程图。
图16是示出包括根据本公开的实施例的存储器控制器的存储器系统的示图。
图17是示出包括根据本公开的实施例的存储器控制器的存储器系统的示图。
图18是示出包括根据本公开的实施例的存储器控制器的存储器系统的示图。
图19是示出包括根据本公开的实施例的存储器控制器的存储器系统的示图。
具体实施方式
在下面结合附图详细描述的实施例的背景下，实现本公开的优点和特征以及用于实现本公开的优点和特征的方法。然而，本公开不限于以下实施例。相反，本公开可以其它形式实现，其它形式可以是任意所公开实施例的修改或变化。因此，提供这些实施例以使本公开彻底和完整，并且向本领域技术人员充分传达本公开的范围。进一步注意的是，在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定是针对相同的实施例。
还注意的是，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一个组件而且还通过一个或多个中间组件间接联接另一个组件。在说明书中，当元件被称为“包括”或“包含”组件时，这种开放式术语不排除另一组件，而是可以进一步包括一个或多个其它组件，除非上下文另有明确说明。
本文使用的术语仅用于描述特定实施例的目的，而不旨在限制。在本公开中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”，“包含”，“具有”等指明所陈述特征、数字、步骤、操作、元件、组件和/或其组合的存在，但并不排除一个或多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。
上述示例性实施例仅用于理解本公开的技术精神的目的，并且本公开的范围不应限于上述示例性实施例。将对于本公开所属领域的技术人员显而易见的是，除了上述示例性实施例之外，还可以基于本公开的技术精神进行其它修改。
除非另外定义，否则本文使用的包括技术和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的相同的含义。除非在本公开中另外定义，否则这些术语不应被解释为是理想化或过于形式化的。
图1是示出存储器系统1000的示图。
参照图1，存储器系统1000可以包括存储数据的存储器装置1100、存储器控制器1200以及缓冲存储器1300。缓冲存储器1300临时存储存储器系统1000的操作所需的数据。存储器控制器1200在主机2000的控制下控制存储器装置1100和缓冲存储器1300。
主机2000可以使用诸如下列的各种通信方法中的至少一种与存储器系统1000通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。
存储器装置1100可以实施为易失性存储器装置或非易失性存储器装置，在易失性存储器装置中，在电力供应被中断时存储的数据会丢失，在非易失性存储器装置中，即使在电力供应被中断时也保留存储的数据。存储器装置1100可以在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。例如，在编程操作期间，存储器装置1100可以从存储器控制器1200接收命令、地址和数据，并且可以执行编程操作。在读取操作期间，存储器装置1100可以从存储器控制器1200接收命令和地址，并且可以将读取的数据输出到存储器控制器1200。对于该操作，存储器装置1100可以包括用于输入和输出数据的输入/输出电路。
存储器控制器1200可以控制存储器系统1000的全部操作，并且可以控制主机2000和存储器装置1100之间的数据交换。例如，存储器控制器1200可以响应于从主机2000接收的请求，通过控制存储器装置1100来编程、读取或擦除数据。而且，存储器控制器1200可以从主机2000接收数据和逻辑地址，并且可以将逻辑地址转换为物理地址，该物理地址指示存储器装置1100中将存储数据的区域。此外，存储器控制器1200可以将逻辑到物理地址映射表存储在缓冲存储器1300中，该逻辑到物理地址映射表阐明了逻辑地址和物理地址之间的映射关系。
缓冲存储器1300可以用作存储器控制器1200的工作存储器或高速缓冲存储器，并且可以存储在存储器系统1000中所使用的、除了上述信息之外的系统数据。在实施例中，缓冲存储器1300可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、第四代DDRSDRAM(DDR4 SDRAM)、第四代低功耗DDR SDRAM(LPDDR4 SDRAM)、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)SDRAM或Rambus DRAM(RDRAM)。
存储器控制器1200可以控制存储器系统1000是否进入待机状态。例如，当由于电池电量低或不足而需要降低存储器系统1000的功耗时，存储器系统1000可以从操作状态进入待机状态。在实施例中，当存储器系统1000在从主机2000接收到请求或命令之后的设定时间段内没有接收到后续请求或命令时，存储器系统1000可以从操作状态进入待机状态。当在存储器系统1000处于待机状态的同时从主机2000接收到请求或命令时，存储器系统1000可以终止待机状态并进入操作状态，然后可以处理从主机2000接收的请求或命令。
当存储器系统1000应该从操作状态进入待机状态时，存储器系统1000可以在进入待机状态之前清除(flush)存储在缓冲存储器1300中的写入数据。术语“清除”可以指将存储在缓冲存储器1300中的写入数据传送至存储器装置1100，并然后控制存储器装置1100使得接收的写入数据被编程到存储器装置1100的操作。在已经完成清除操作之后，存储器系统1000可以进入待机状态。
当存储器系统1000频繁进入待机状态时，存储器装置1100或存储器系统1000的写入放大因子(WAF)可能增加。写入放大因子(WAF)可以指示被编程到存储器装置1100的数据的大小与从主机2000接收到的写入数据的大小的比率。写入放大因子，即被编程到存储器装置1100的数据的大小与从主机2000接收到的写入数据的大小之间的关系可以由以下等式(1)表示：
在上面的等式(1)中，“物理写入总量”指被编程到存储器装置1100的数据的总量。术语“主机写入总量”指由存储器系统1000从主机2000接收的写入数据的总量。
通常，被编程到存储器装置1100的数据的量大于从主机2000接收的写入数据的量。因此，在大多数情况下，WAF具有大于1的值。在示例中，在存储器控制器1200中执行错误校正所需的奇偶校验位可以被添加到从主机2000接收的数据，然后可以将得到的数据编程到存储器装置1100。在该进程期间，待被编程到存储器装置1100的数据的量可能会增加。而且，用于改善存储器装置1100中的存储器单元的阈值电压特性的虚设(dummy)数据可以被添加到从主机2000接收到的数据。
当存储器系统1000更频繁地进入待机状态时，上述清除操作也会被频繁地执行。当执行清除操作时，虚设数据可以被添加到存储在缓冲存储器1300中的写入数据，并且可以将得到的写入数据传送至存储器装置1100。因此，当更频繁地执行清除操作时，虚设数据与从主机2000接收到的写入数据的比率可能会相对增大。
如上所述，当存储器系统1000频繁进入待机状态时，写入放大因子(WAF)增大。当WAF增大时，存储器装置1100的寿命可能会相对缩短。其原因在于，与从主机2000接收到的写入数据相比，被编程到存储器装置1100的数据的大小增加，因此编程/擦除周期的数量迅速增大。
在各种实施例中，当WAF超过特定阈值时，可以防止存储器系统1000进入待机状态。可以实时或周期性地监测存储器装置1100的WAF。因此，存储器装置1100的WAF可以保持在低水平，从而延长存储器装置1100的有用寿命。
图2是示出图1中所示的存储器装置1100的示图。
参照图2，存储器装置1100可以实施为易失性存储器装置或非易失性存储器装置。虽然作为示例在图2中示出了非易失性存储器装置，但是本发明不限于非易失性存储器装置。
存储器装置1100可以包括存储数据的存储器单元阵列100。存储器装置1100可以包括被配置成执行将数据存储在存储器单元阵列100中的编程操作、输出所存储的数据的读取操作以及擦除所存储的数据的擦除操作的外围电路200。存储器装置1100可以包括在存储器控制器(例如图1的存储器控制器1200)的控制下控制外围电路200的控制逻辑300。
存储器单元阵列100包括存储数据的多个存储器单元。例如，存储器单元阵列100可以包括多个存储块。存储块中的每一个可以包括多个存储器单元。在存储块中，可以存储用户数据以及存储器装置1100的操作所需的各种类型的信息。存储块中的每一个可以二维(2D)结构或三维(3D)结构来实施，后者能够实现更高的集成度。具有2D结构的每个存储块可以包括平行地布置在衬底上的存储器单元。具有3D结构的每个存储块可以包括垂直地堆叠在衬底上的存储器单元。
外围电路200可以在控制逻辑300的控制下执行编程操作、读取操作以及擦除操作。例如，外围电路200可以包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和电流感测电路260。
电压生成电路210可以响应于从控制逻辑300接收到的操作信号OP_CMD生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，电压生成电路210可以在控制逻辑300的控制下生成诸如编程电压、验证电压、通过电压、读取电压以及擦除电压的各种电压。
行解码器220可以响应于行地址RADD将操作电压Vop传送至与从存储器单元阵列100的存储块之中选择的存储块联接的局部线LL。局部线LL可以包括局部字线、局部漏极选择线以及局部源极选择线。另外，局部线LL可以包括与存储块联接的各种线，诸如源极线。
页面缓冲器组230可以联接至与存储器单元阵列100的存储块联接的位线BL1至BLI。页面缓冲器组230可以包括联接至位线BL1至BLI的多个页面缓冲器PB1到PBI。页面缓冲器PB1至PBI可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，在读取或验证操作期间，页面缓冲器PB1至PBI可以临时存储通过位线BL1至BLI接收到的数据，或者可以感测位线BL1至BLI的电压或电流。
列解码器240可以响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL与页面缓冲器PB1至PBI交换数据，或者可以通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可以通过输入/输出焊盘DQ从存储器控制器(例如图1的存储器控制器1200)接收命令CMD、地址ADD和数据，并且可以通过输入/输出焊盘DQ将读取的数据输出至存储器控制器1200。例如，输入/输出电路250可以将从存储器控制器1200接收的命令CMD和地址ADD传输至控制逻辑300，或者可以与列解码器240交换数据。
在读取或验证操作期间，电流感测电路260可以响应于使能位VRY_BIT<#>生成参考电流。电流感测电路260可以将从页面缓冲器组230接收的感测电压VPB与由参考电流产生的参考电压进行比较，并且然后输出通过信号PASS或失败信号FAIL。
控制逻辑300可以响应于通过焊盘接收到的诸如CE#、WE#、RE#、ALE、CLE以及WP#的信号而接收命令CMD和地址ADD。控制逻辑300可以响应于命令CMD和地址ADD输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和使能位VRY_BIT<#>，并且然后可以控制外围电路200。控制逻辑300可以响应于通过信号PASS或失败信号FAIL确定验证操作是已经通过还是已经失败。
图3是示出图2中所示的存储器单元阵列100的示例的示图。
参照图3，存储器单元阵列100包括多个存储块BLK1至BLKz。每个存储块可以具有三维(3D)结构。每个存储块包括堆叠在衬底上的多个存储器单元。这种存储器单元沿正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面将参照图4和图5详细地描述每个存储块的结构。
图4是示出图3中所示的多个存储块BLK1至BLKz之中的任意一个存储块BLKa的电路图。
参照图4，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”型。在存储块BLKa中，m个单元串布置在行方向(即正(+)X方向)。在图4中，示出了在列方向(即正(+)Y方向)布置两个单元串。然而，这个图示仅是为了清楚起见；可以在列方向布置三个或更多个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以分别具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以对每个单元串设置用于提供沟道层的柱(pillar)。在实施例中，可以对每个单元串设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCp之间。
在实施例中，布置在同一行中的单元串的源极选择晶体管联接至在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接至不同的源极选择线。在图4中，第一行中的单元串CS11至CS1m的源极选择晶体管联接至第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接至第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同联接至单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分成第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp沿与正(+)Z方向相反的方向顺序布置，并且串联地连接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn沿+Z方向顺序布置，并且串联地连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT彼此联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极联接至管线PL。
每个单元串的漏极选择晶体管DST连接在相应位线与存储器单元MCp+1至MCn之间。行方向上的单元串的漏极选择晶体管联接至在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接至第二漏极选择线DSL2。
布置在列方向上的单元串联接至在列方向上延伸的位线。在图4中，第一列中的单元串CS11和CS21联接至第一位线BL1。第m列中的单元串CS1m和CS2m联接至第m位线BLm。
布置在行方向上的单元串中联接至相同字线的存储器单元构成单个页面。例如，在第一行中的单元串CS11至CS1m之中的、联接至第一字线WL1的存储器单元构成单个页面。在第二行中的单元串CS21至CS2m之中的、联接至第一字线WL1的存储器单元构成单个附加页面。可以通过选择漏极选择线DSL1和DSL2中的任意一个来选择在单个行方向布置的单元串。可以通过选择字线WL1至WLn中的任意一个从所选择单元串中选择单个页面。
在实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的偶数编号单元串可以分别联接至偶数位线。布置在行方向上的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可以分别联接至奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚设存储器单元。例如，可以设置一个或多个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCp之间的电场。可选地，设置一个或多个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MCp+1至MCn之间的电场。随着设置更多的虚设存储器单元，存储块BLKa的操作可靠性提高，但是存储块BLKa的大小增加。随着设置更少的虚设存储器单元，存储块BLKa的大小减小，但是存储块BLKa的操作可靠性可能会劣化。
为了有效地控制虚设存储器单元，每个虚设存储器单元可以具有所需的阈值电压。在对存储块BLKa执行擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在已经执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各自虚设存储器单元联接的虚设字线的电压，因而虚设存储器单元可以具有所需的阈值电压。
图5是示出图3中所示的存储块BLK1至BLKz之中任意一个存储块BLKb的电路图。
参照图5，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLKb下面的衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCn之间。布置在同一行中的单元串的源极选择晶体管联接至相同的源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管联接至第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管联接至第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同联接至单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MC1至MCn之间。布置在行方向上的单元串的漏极选择晶体管联接至在行方向上延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接至第二漏极选择线DSL2。
因此，图5的存储块BLKb具有与图4的存储块BLKa的电路类似的电路。例如，包括在图4的存储块BLKa中的每个单元串中的管道晶体管PT不包括在图5的存储块BLKb中的每个单元串中。
在实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。另外，布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号单元串可以分别联接至偶数位线，并且布置在行方向上的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号单元串可以分别联接至奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚设存储器单元。例如，设置一个或多个虚设存储器单元以减小源极选择晶体管SST和存储器单元MC1至MCn之间的电场。可选地，设置一个或多个虚设存储器单元以减小漏极选择晶体管DST和存储器单元MC1至MCn之间的电场。随着设置更多的虚设存储器单元，存储块BLKb的操作可靠性提高，但是存储块BLKb的大小增加。随着设置更少的虚设存储器单元，存储块BLKb的大小减小，但是存储块BLKb的操作可靠性可能劣化。
为了有效地控制虚设存储器单元，每个虚设存储器单元可具有所需的阈值电压。在对存储块BLKb执行擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在已经执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制施加到与各自虚设存储器单元联接的虚设字线的电压，因而虚设存储器单元可以具有所需的阈值电压。
图6是示出包括在图2中所示的存储器单元阵列100中的多个存储块之中的任意一个存储块BLKc的电路图。
参照图6，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可以分别联接至多个位线BL1至BLm。单元串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。
联接至同一字线的存储器单元可以构成单个页面。可以通过选择漏极选择线DSL来选择单元串CS1至CSm。可以通过选择字线WL1至WLn中的任意一个来从所选择单元串中选择一个页面。
在其它实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。在单元串CS1至CSm之中，偶数编号单元串可以分别联接至偶数位线，并且奇数编号单元串可以分别联接至奇数位线。
如图3至图5所示，存储器装置1100的存储器单元阵列100可以被实施为具有3D结构的存储器单元阵列。另外，如图6所示，存储器装置1100的存储器单元阵列100可以被实施为具有2D结构的存储器单元阵列。
图7是示出图1中所示的存储器控制器1200的示图。
参照图7，存储器控制器1200可以包括内部存储器1210、诸如中央处理单元(CPU)1220的处理器、主机接口1240、缓冲存储器接口1250以及存储器接口1260。
内部存储器1210可以存储存储器控制器1200的操作所需的各种类型的信息。例如，内部存储器1210可以包括逻辑到物理地址映射表。内部存储器1210可以使用随机存取存储器(RAM)、动态RAM(DRAM)，静态RAM(SRAM)、高速缓冲存储器和紧耦合存储器(TCM)中的一个或多个来配置。
CPU 1220可以执行用于控制存储器装置1100的各种类型的操作，或者可以生成各种命令。当从主机2000接收到请求时，CPU 1220可以响应于接收到的请求而生成命令，并且可以通过存储器接口1260将命令传送至存储器装置1100。
主机接口1240可以在存储器控制器1200和主机2000之间交换命令、地址和数据。例如，主机接口1240可以从主机2000接收请求、地址和数据，并且可以将从存储器装置1100读取的数据输出至主机2000。主机接口1240可以使用诸如下列的接口协议与主机2000通信：高速外围组件互连(PCI-e或PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)或高速非易失性存储器(NVMe)接口协议。主机接口1240不限于上述示例；可以使用任何各种其它接口，诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)或电子集成驱动器(IDE)接口。
缓冲存储器接口1250可以在CPU 1220和图1的缓冲存储器1300之间传输数据。根据实施例，当缓冲存储器1300被包括在存储器控制器1200中时，可以省略缓冲存储器接口1250。
存储器接口1260可以在存储器控制器1200和存储器装置1100之间交换命令、地址和数据。例如，存储器接口1260可以通过通道将命令、地址和数据传输至存储器装置1100，并且可以从存储器装置1100接收数据等。
图8是示出根据本公开的实施例的存储器控制器，例如图7的存储器控制器1200的框图。
参照图8，存储器控制器1200可以包括写入放大因子(WAF)存储装置1211和待机状态控制器1221。WAF存储装置1211可以存储存储器装置1100的WAF。详细地，存储器控制器1200可以从主机2000接收写入数据，并且可以将编程命令和编程数据传送至存储器装置1100。在该进程中，存储器控制器1200可以通过累计计算接收到的写入数据的量以及通过累计计算被传送至存储器装置1100的编程数据的量来实时更新WAF。更新的WAF可以被存储在WAF存储装置1211中。WAF存储装置1211可以被实施为图7的内部存储器1210。在其它实施例中，WAF存储装置1211可以被实施为图1的缓冲存储器1300的一部分。
待机状态控制器1221可以基于存储在WAF存储装置1211中的WAF来确定存储器控制器1200或整个存储器系统的操作模式。在实施例中，待机状态控制器1221可以通过将存储在WAF存储装置1211中的当前WAF的值与可以预设的待机防止阈值进行比较来确定操作模式。待机状态控制器1221可以通过图7的CPU 1220来实施。例如，待机状态控制器1221的操作可以作为由图7的CPU 1220运行的固件功能的一部分来执行。
在实施例中，当存储在WAF存储装置1211中的当前WAF的值大于待机防止阈值时，待机状态控制器1221控制存储器控制器1200和/或存储器系统1000在待机防止模式下操作。在待机防止模式下，存储器控制器1200和/或存储器系统1000被防止或禁止进入待机状态。因此，当存储器控制器1200和/或存储器系统1000以待机防止模式操作时，存储器控制器1200和/或存储器系统1000进入待机状态的频率或次数可以减少或者可以是0。因此，WAF的值可以逐渐减小。
在实施例中，当存储在WAF存储装置1211中的当前WAF的值小于或等于待机防止阈值时，待机状态控制器1221允许存储器控制器1200和/或存储器系统1000在正常模式下操作。在正常模式下，存储器控制器1200和/或存储器系统1000不被防止进入待机状态。因此，存储器控制器1200和/或存储器系统1000在正常模式下进入待机状态的频率或次数大于在待机防止模式下的频率或次数。因此，WAF的值可能增加。
下面将参照图9至图15B详细描述根据本公开的实施例的操作存储器控制器1200的详细方法。
图9是描述根据本公开的实施例的操作存储器控制器，例如存储器控制器1200的方法的流程图。
参照图9，操作存储器控制器1200的方法可以包括：步骤S110，检查或确定存储器系统1000的写入放大因子(WAF)的值；步骤S130，将在步骤S110中获得的WAF值与待机防止阈值进行比较；以及步骤S150，基于比较结果控制存储器系统1000进入待机状态，也就是说存储器系统1000是否被允许进入待机状态。
在步骤S110中，图8中示出的待机状态控制器1221可以检查存储在WAF存储装置1211中的当前WAF的值。在步骤S130中，待机状态控制器1221可以将在步骤S110检查到的WAF的值与待机防止阈值进行比较。待机防止阈值可以是用于判定待机防止模式或正常模式的参考值，并且可以根据设计要求而预先适当地设置。
此后，在步骤S150中，基于在步骤S130中的比较结果，控制存储器系统1000进入待机状态。详细地，在步骤S150中，可以确定存储器系统1000的操作模式。如上所述，操作模式可以被确定为待机防止模式或正常模式。在待机防止模式下，可以降低存储器系统1000和/或存储器控制器1200从操作状态到待机状态的转换频率。可选地，可以防止从操作状态到待机状态的转换。因此，在待机防止模式下，可以减小WAF的值。因此，可以延长存储器装置1100和包括存储器装置1100的整个存储器系统1000的有用寿命。
在图9中，在存储器系统1000的操作期间可以周期性地和重复地执行步骤S110、步骤S130和步骤S150中的每一个。下面将参照图10至图13详细描述步骤S150的示例。
图10是描述根据本公开的实施例的控制存储器系统进入待机状态，例如图9中所示的步骤S150的方法的流程图。
参照图10，在步骤S210中，确定WAF(例如，当前WAF)的值是否大于待机防止阈值(例如，参考值)WTH。当确定WAF的值大于待机防止阈值WTH(即在步骤S210中为“是”)时，存储器系统1000和/或存储器控制器1200应当在待机防止模式下操作。因此，在步骤S220中，确定存储器系统1000和/或存储器控制器1200当前是否正在待机防止模式下操作。当确定存储器系统1000和/或存储器控制器1200当前正在待机防止模式下操作(即在步骤S220中为“是”)时，不需要改变操作模式。
当确定存储器系统1000和/或存储器控制器1200当前未在待机防止模式下操作(即在步骤S220中为“否”)时，可以确定存储器系统1000和/或存储器控制器1200正在正常模式下操作。因此，进程进行到步骤S230，在步骤S230中，将存储器系统1000和/或存储器控制器1200的操作模式设置为待机防止模式。
返回步骤S210，当确定WAF的值小于或等于待机防止阈值WTH(即，在步骤S210中为“否”)时，存储器系统1000和/或存储器控制器1200应该在正常模式下操作。因此，在步骤S225中确定存储器系统1000和/或存储器控制器1200当前是否正在正常模式下操作。当确定存储器系统1000和/或存储器控制器1200当前正在正常模式下操作(即在步骤S225中为“是”)时，不需要改变操作模式。
当确定存储器系统1000和/或存储器控制器1200当前未在正常模式下操作(即，在步骤S225中为“否”)时，可以确定存储器系统1000和/或存储器控制器1200正在待机防止模式下操作。因此，进程进行到步骤S235，在步骤S235中，将存储器系统1000和/或存储器控制器1200的操作模式设置为正常模式。
图11是示出WAF随时间变化的曲线图。在这种WAF波动的背景下描述图10的各个步骤。
参照图11中所示的曲线图，横轴表示时间(t)轴，并且纵轴表示存储器系统1000和/或存储器装置1100的WAF值。
在从时间0至时间t1的间隔期间，存储器系统1000和/或存储器装置1100的WAF具有小于待机防止阈值WTH的值。因此，在图10的步骤S210、步骤S225和步骤S235中，存储器系统1000和/或存储器控制器1200可以在正常模式下操作。因此，在从时间0至时间t1的间隔期间，存储器系统1000和/或存储器控制器1200可以从操作状态转换到待机状态或者从待机状态转换至操作状态。在从时间0至时间t1的间隔期间，存储器系统1000和/或存储器控制器1200在正常模式下操作，因此WAF的值可以增加。
在时间t1之后，存储器系统1000和/或存储器装置1100的WAF的值变得大于待机防止阈值WTH。因此，在图10的步骤S210、步骤S220和步骤S230中，存储器系统1000和/或存储器控制器1200可以在待机防止模式下操作。因此，在从时间t1至时间t2的间隔期间，存储器系统1000和/或存储器控制器1200可以被防止转换到待机状态或者可以不完全转换到待机状态。因此，在从时间t1至时间t2的间隔期间，存储器系统1000和/或存储器装置1100的WAF的值可以逐渐减小。
在从时间t2至时间t3的间隔期间，存储器系统1000和/或存储器控制器1200可以在正常模式下操作，因此WAF的值也可以逐渐增加。在时间t4之后的间隔中也是如此。
在从时间t3至时间t4的间隔期间，存储器系统1000和/或存储器控制器1200可以在待机防止模式下操作，因此WAF的值也可以逐渐减小。
如图11中所示，根据本公开的实施例，存储器系统1000和/或存储器装置1100的WAF的值可以在高于和低于待机防止阈值WTH的范围内变化。因此，可以防止WAF的值大幅增加的情况，从而可以延长存储器装置1100和包括存储器装置1100的存储器系统1000的有用寿命。
然而，根据图10和图11的实施例，相对于待机防止阈值WTH，存储器系统1000和/或存储器控制器1200的操作模式可能改变得过于频繁。操作模式的频繁改变可能对存储器控制器1200的操作施加负担。因此，下面将描述减少存储器系统1000和/或存储器控制器1200的操作模式的改变的实施例。
图12是描述根据本公开的实施例的控制存储器系统进入待机状态，例如图9中所示的步骤S150的方法的流程图。图10的示例和图12的示例之间的区别在于：在图10的示例中，WAF的值与单个参考值(即，待机防止阈值WTH)进行比较，而在图12的示例中，WAF的值与待机防止上限阈值(WTHU)和待机防止下限阈值(WTHL)进行比较。下面详细描述各个步骤。
参照图12，在步骤S310中，确定WAF的值是否大于待机防止上限阈值WTHU。当确定WAF的值大于待机防止上限阈值WTHU(即，在步骤S310中为“是”)时，存储器系统1000和/或存储器控制器1200应在待机防止模式下操作。因此，在步骤S320中确定存储器系统1000和/或存储器控制器1200当前是否正在待机防止模式下操作。当确定存储器系统1000和/或存储器控制器1200当前正在待机防止模式下操作(即，在步骤S320中为“是”)时，不需要改变操作模式。
当在步骤S320中确定存储器系统1000和/或存储器控制器1200当前未在待机防止模式下操作(即，在步骤S320中为“否”)时，可以确定存储器系统1000和/或存储器控制器1200正在正常模式下操作。因此，进程进行到步骤S330，在步骤S330中将存储器系统1000和/或存储器控制器1200的操作模式设置为待机防止模式。
当在步骤S310中确定WAF的值小于或等于待机防止上限阈值WTHU(即，在步骤S310中为“否”)时，在步骤S315中确定WAF的值是否小于待机防止下限阈值WTHL。当确定WAF的值小于待机下限防止阈值WTHL(即，在步骤S315中为“是”)时，存储器系统1000和/或存储器控制器1200应当在正常模式下操作。因此，在步骤S325中确定存储器系统1000和/或存储器控制器1200当前是否正在正常模式下操作。当确定存储器系统1000和/或存储器控制器1200当前正在正常模式下操作(即，在步骤S325中为“是”)时，不需要改变操作模式。
当在步骤S325中确定存储器系统1000和/或存储器控制器1200当前未在正常模式下操作(即，在步骤S325中为“否”)时，可以确定存储器系统1000和/或存储器控制器1200正在在待机防止模式下操作。因此，进程进行到将步骤S335，在步骤S335中将存储器系统1000和/或存储器控制器1200的操作模式设置为正常模式。
当在步骤S315中确定WAF的值不小于待机防止下限阈值WTHL(即，在步骤S315中为“否”)时，可以确定WAF具有在待机防止上限阈值WTHU和待机防止下限阈值WTHL之间的值。在待机防止上限阈值WTHU和待机防止下限阈值WTHL之间的范围内，存储器系统1000和/或存储器控制器1200的操作模式不改变。
图13是示出WAF相对于WTHL和WTHU随时间变化的曲线图。在这种WAF波动的背景下描述图12的各个步骤。
参照图13中所示的曲线图中，横轴表示时间(t)轴，并且纵轴表示存储器系统1000和/或存储器装置1100的WAF值。
在从时间0至时间t5的间隔期间，存储器系统1000和/或存储器控制器1200在正常模式下操作，因此WAF的值可以增加。即使在WAF的值小于待机防止上限阈值WTHU并且大于待机防止下限阈值WTHL的间隔期间，也不改变操作模式。
在时间t5之后，存储器系统1000和/或存储器装置1100的WAF的值大于待机防止上限阈值WTHU，并且存储器系统1000和/或存储器控制器1200在待机防止模式下操作。因此，WAF的值逐渐减小。即使WAF的值变得小于待机防止上限阈值WTHU，也保持该操作模式，直到WAF的值变得小于待机防止下限阈值WTHL。因此，在从时间t5至时间t6的间隔期间，存储器系统1000和/或存储器控制器1200在待机防止模式下操作。
在时间t6之后，存储器系统1000和/或存储器装置1100的WAF的值小于待机防止下限阈值WTHL，并且存储器系统1000和/或存储器控制器1200在正常模式下操作。因此，WAF的值逐渐增加。即使当WAF的值变得大于待机防止下限阈值WTHL时，如随后在t6和t7之间的间隔中那样，也保持该操作模式，直到WAF的值变得大于待机防止上限阈值WTHU。因此，在从时间t6至时间t7的间隔期间，存储器系统1000和/或存储器控制器1200在正常模式下操作。
这样，可以看出，在从时间t7至时间t8的间隔期间，存储器系统1000和/或存储器控制器1200在待机防止模式下操作，然后在时间t8之后在正常模式下操作。
比较图11和图13，图11示出了操作模式可以基于待机防止阈值WTH被频繁地改变，而图13示出了操作模式可以基于待机防止上限阈值WTHU和待机防止下限阈值WTHL较不频繁地改变。
图14A和图14B是分别描述根据本公开的实施例的在待机防止模式下操作存储器控制器的方法和在正常模式下操作存储器控制器的方法的流程图。图14A和图14B示出了基于用于将电力供应至存储器系统1000或存储器控制器1200的电源(例如，电池)的剩余电力容量来确定是否进入待机状态的实施例。图14A示出了存储器系统1000和存储器控制器1200在待机防止模式下操作的实施例，并且图14B示出了存储器系统1000和存储器控制器1200在正常模式下操作的实施例。
参照图14A，在步骤S410中，确定存储器系统1000和存储器控制器1200在待机防止模式下操作，并且将用于确定是否进入待机状态的剩余电力容量水平从第一水平改变成第二水平。剩余电力容量水平可以指用于将电力供应至存储器系统1000或存储器控制器1200的电源(例如，电池)中剩余的电力容量。
在步骤S420中，确定电池的剩余电力容量是否小于第二水平。当确定电池的剩余电力容量水平小于第二水平(即，在步骤S420中为“是”)时，在步骤S430中确定存储器系统1000是否处于待机状态。当确定存储器系统1000处于待机状态(即，在步骤S430中为“是”)时，不改变状态。当确定存储器系统1000未处于待机状态(即，处于操作状态)(即，在步骤S430中为“否”)时，在步骤S440中存储器系统1000进入待机状态。
当确定电池的剩余电力容量水平大于或等于第二水平(即，在步骤S420中为“否”)时，在步骤S435中确定存储器系统1000是否处于操作状态。当确定存储器系统1000处于操作状态(即，在步骤S435中为“是”)时，不改变状态。当确定存储器系统1000未处于操作状态(即，处于待机状态)(即，在步骤S435中为“否”)时，在步骤S445中存储器系统1000进入操作状态。
如上所述，当联接至存储器系统1000的电源(例如，电池)的剩余电力容量变得小于第二水平时，存储器系统1000可以进入待机状态，而当电源的剩余电力容量大于第二水平时，存储器系统1000可以进入操作状态。
参照图14B，在步骤S510中，确定存储器系统1000和存储器控制器1200在正常模式下操作，因此将用于确定是否进入待机状态的剩余电力容量水平从第二水平改变成第一水平。在步骤S520中，确定电池的剩余电力容量是否小于第一水平。当确定电池的剩余电力容量小于第一水平(即，在步骤S520中为“是”)时，在步骤S530中确定存储器系统1000是否处于待机状态。当确定存储器系统1000处于待机状态(即，在步骤S530中为“是”)时，不改变状态。当确定存储器系统未处于待机状态(即，处于操作状态)(即，在步骤S530中为“否”)时，在步骤S540中存储器系统1000进入待机状态。
当确定电池的剩余电力容量大于或等于第一水平(即，在步骤S520中为“否”)时，在步骤S535中确定存储器系统1000是否处于操作状态。当确定存储器系统1000处于操作状态(即，在步骤S535中为“是”)时，不改变状态。当确定存储器系统1000未处于操作状态(即，处于待机状态)(即，在步骤S535中为“否”)时，在步骤S545中存储器系统1000进入操作状态。
如上所述，当联接至存储器系统1000的电源的剩余电力容量变得小于第一水平时，存储器系统1000可以进入待机状态，而当电源的剩余电力容量大于或等于第一水平时，存储器系统1000可以进入操作状态。
一起参照图14A和图14B，第一水平的值可以大于第二水平的值。因此，在图14A中，当电池的剩余电力容量小于第二水平时，存储器系统1000进入待机状态。相反，在图14B中，当电池的剩余电力容量小于第一水平时，存储器系统1000进入待机状态。可以看出，在图14A的实施例中进入待机状态的频率小于在图14B的实施例中的频率。以这种方式，根据本公开的实施例，在待机防止模式(图14A)下，存储器系统1000和/或存储器控制器1200转换到待机状态的频率降低。因此，WAF的值可以减小，并且可以延长存储器装置1100和包括存储器装置1100的存储器系统1000的有用寿命。
图15A和图15B是分别描述根据本公开的实施例的在待机防止模式下操作存储器控制器的方法和在正常模式下操作存储器控制器的方法的流程图。
图15A和图15B示出了基于系统等待时段确定是否进入待机状态的实施例，该系统等待时段是从存储器系统1000从主机2000最后接收到命令的时间起计算的时段。图15A示出了存储器系统1000和存储器控制器1200在待机防止模式下操作的实施例，并且图15B示出了存储器系统1000和存储器控制器1200在正常模式下操作的实施例。
参照图15A，在步骤S610中，确定存储器系统1000和存储器控制器1200在待机防止模式下操作，因此将用于确定是否进入待机状态的命令等待时段从第一时段改变成第二时段。
在步骤S620中，确定存储器系统1000的等待时段是否长于第二时段。等待时段可以表示从自主机2000最后接收到命令的时间至当前时间的时段。当确定系统的等待时段长于第二时段(即，在步骤S620中为“是”)时，在步骤S630中，确定存储器系统1000是否处于待机状态。当确定存储器系统1000处于待机状态(即，在步骤S630中为“是”)时，不改变状态。当确定存储器系统1000未处于待机状态(即，处于操作状态)(即，在步骤S630中为“否”)时，在步骤S640中存储器系统1000进入待机状态。
当确定系统的等待时段不长于第二时段(即，在步骤S620中为“否”)时，在步骤S635中确定存储器系统1000是否处于操作状态。当确定存储器系统1000处于操作状态(即，在步骤S635中为“是”)时，不改变状态。当确定存储器系统1000未处于操作状态(即，处于待机状态)(即，在步骤S635中为“否”)时，在步骤S645中存储器系统1000进入操作状态。
如上所述，当存储器系统1000的等待时段长于第二时段时，存储器系统1000进入待机状态，而当存储器系统1000的等待时段短于第二时段，存储器系统1000进入操作状态。
参照图15B，在步骤S710中，确定存储器系统1000和存储器控制器1200在正常模式下操作，因此将用于确定是否进入待机状态的命令等待时段从第二时段改变成第一时段。
在步骤S720中，确定存储器系统1000的等待时段，即，从主机2000最后接收到命令的时间至当前时间的时段是否长于第一时段。当确定系统的等待时段长于第一时段(即，在步骤S720中为“是”)时，在步骤S730中确定存储器系统1000是否处于待机状态。当确定存储器系统1000处于待机状态(即，在步骤S730中为“是”)时，不改变状态。当确定存储器系统1000未处于待机状态(即，操作状态)(即，在步骤S730中为“否”)时，在步骤S740中存储器系统1000进入待机状态。
当确定系统的等待时段不长于第一时段(即，在步骤S720中为“否”)时，在步骤S735中确定存储器系统1000是否处于操作状态。当确定存储器系统1000处于操作状态(即，在步骤S735中为“是”)时，不改变状态。当确定存储器系统1000未处于操作状态(即，处于待机状态)(即，在步骤S735中为“否”)时，在步骤S745中存储器系统1000进入操作状态。
如上所述，当存储器系统1000的等待时段长于第一时段时，存储器系统1000进入待机状态，而当存储器系统1000的等待时段不长于第一时段时，存储器系统1000进入操作状态。
一起参照图15A和图15B，第一时段的值可以小于第二时段的值。因此，在图15A中，当等待时段长于第二时段时，存储器系统1000进入待机状态。相反，在图15B中，当等待时段长于第一时段时，存储器系统1000进入待机状态。可以看出，在图15A的实施例中进入待机状态的频率小于在图15B的实施例中的频率。以这种方式，根据本公开的实施例，在待机防止模式(图15A)下，存储器系统1000和/或存储器控制器1200转换到待机状态的频率降低。因此，WAF的值可以减小，并且可以延长存储器装置1100和包括存储器装置1100的存储器系统1000的有用寿命。
图16是示出包括根据本公开的实施例的存储器控制器，例如图7的存储器控制器1200的存储器系统30000的示图。
参照图16，存储器系统30000可被实施为蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)或无线通信装置。
存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在主机2000的控制下控制存储器装置1100的数据访问操作，例如编程操作、擦除操作或读取操作。
可以在存储器控制器1200的控制下通过显示器3200输出被编程到存储器装置1100的数据。
无线电收发器3300可通过天线ANT交换无线电信号。例如，无线电收发器3300可将通过天线ANT接收的无线电信号转换成可由主机2000处理的信号。因此，主机2000可以处理从无线电收发器3300输出的信号，并将经处理的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由主机2000处理的信号传输到存储器装置1100。另外，无线电收发器3300可以将从主机2000输出的信号转换成无线电信号，并且通过天线ANT将经转换的无线电信号输出到外部装置。输入装置3400可用于输入用于控制主机2000的操作的控制信号或待由主机2000处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。主机2000可以控制显示器3200的操作，使得来自存储器控制器1200的数据、来自无线电收发器3300的数据或来自输入装置3400的数据通过显示器3200输出。
图17是示出包括根据本公开的实施例的存储器控制器，例如图7的存储器控制器1200的存储器系统40000的示图。
参照图17，存储器系统40000可被实现在个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据访问操作的存储器控制器1200。
主机2000可以根据通过输入装置4200输入的数据经由显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
主机2000可以控制存储器系统40000的全部操作，并且可以控制存储器控制器1200的操作。
图18是示出包括根据本公开的实施例的存储器控制器，例如图7的存储器控制器1200的存储器系统50000的示图。
参照图18，存储器系统50000可以被实现在图像处理装置中，例如数码相机、设有数码相机的移动电话、设有数码相机的智能电话或设有数码相机的平板个人计算机(PC)。
存储器系统50000可以包括存储器装置1100和存储器控制器1200，该存储器控制器1200能够控制存储器装置1100的数据处理操作，例如编程操作、擦除操作或读取操作。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且经转换的数字信号可被传输到主机2000。在主机2000的控制下，经转换的数字信号可以经由显示器5300输出，或者通过存储器控制器1200被存储在存储器装置1100中。另外，存储在存储器装置1100中的数据可以在主机2000的控制下经由显示器5300输出。
图19是示出包括根据本公开的实施例的存储器控制器，例如图7的存储器控制器1200的存储器系统的示图。
参照图19，存储器系统可以包括存储卡70000。
存储卡70000可以被实施为智能卡。存储卡70000可以包括存储器装置1100、存储器控制器1200以及卡接口7100。
存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。另外，卡接口7100可根据主机2000的协议来接口连接主机2000和存储器控制器1200之间的数据交换。在实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。因此，卡接口7100可指能够支持由主机2000使用的协议的硬件、安装在硬件中的软件或者由硬件执行的信号传输方法。
根据本公开的实施例，存储器控制器被配置并操作以延长存储器系统的有用寿命。
根据本公开的实施例，提供了操作存储器控制器的方法，该方法可以延长包括存储器控制器的存储器系统的有用寿命。
虽然已经描述并说明了本公开的示例性实施例，但是本领域技术人员将理解的是，鉴于本公开，各种修改、添加和替换是可行的。因此，本发明的范围由所附权利要求和权利要求的等同方案来限定，而不是由前面的描述来限定。

Claims (19)

1.一种存储器控制器，所述存储器控制器用于响应于从主机接收的命令来控制存储器装置，所述存储器控制器包括：
写入放大因子存储装置，即WAF存储装置，存储所述存储器装置的WAF；以及
待机状态控制器，基于存储在所述WAF存储装置中的所述WAF的值来控制所述存储器控制器进入待机状态。
2.根据权利要求1所述的存储器控制器，其中所述待机状态控制器将所述WAF的值与待机防止阈值进行比较，并且基于所述比较的结果控制所述存储器控制器进入所述待机状态。
3.根据权利要求2所述的存储器控制器，其中所述待机状态控制器基于所述比较的结果将所述存储器控制器的操作模式确定为正常模式和待机防止模式中的任意一个。
4.根据权利要求3所述的存储器控制器，其中所述待机状态控制器：
当所述WAF的值大于所述待机防止阈值时，控制所述存储器控制器使得所述存储器控制器在所述待机防止模式下操作，并且
当所述WAF的值小于或等于所述待机防止阈值时，控制所述存储器控制器使得所述存储器控制器在所述正常模式下操作。
5.根据权利要求3所述的存储器控制器，其中：
所述待机防止阈值包括第一阈值和小于所述第一阈值的第二阈值，并且
其中所述待机状态控制器：
当在所述存储器控制器正在所述正常模式下操作的同时所述WAF的值变得大于所述第一阈值时，将所述存储器控制器的操作模式转换到所述待机防止模式，并且
当在所述存储器控制器正在所述待机防止模式下操作的同时所述WAF的值变得小于所述第二阈值时，将所述存储器控制器的操作模式转换到所述正常模式。
6.根据权利要求3所述的存储器控制器，其中所述存储器控制器在所述待机防止模式下以比在所述正常模式下的频率更低的频率进入所述待机状态。
7.根据权利要求6所述的存储器控制器，其中：
所述待机状态控制器基于用于将电力供应至所述存储器控制器的电源的剩余电力容量来确定是否进入所述待机状态，
在所述正常模式下，所述待机状态控制器控制所述存储器控制器，使得当所述电源的剩余电力容量小于第一水平时，所述存储器控制器进入所述待机状态，
在所述待机防止模式下，所述待机状态控制器控制所述存储器控制器，使得当所述电源的剩余电力容量小于第二水平时，所述存储器控制器进入所述待机状态，并且
所述第二水平小于所述第一水平。
8.根据权利要求6所述的存储器控制器，其中：
所述待机状态控制器基于从自所述主机最后接收到命令的时间开始测量的等待时段来确定是否进入所述待机状态，
在所述正常模式下，所述待机状态控制器控制所述存储器控制器，使得当所述等待时段长于第一时段时，所述存储器控制器进入所述待机状态，
在所述待机防止模式下，所述待机状态控制器控制所述存储器控制器，使得当所述等待时段长于第二时段时，所述存储器控制器进入所述待机状态，并且
所述第二时段比所述第一时段长。
9.根据权利要求3所述的存储器控制器，其中在所述待机防止模式下，所述存储器控制器被防止进入所述待机状态。
10.一种操作存储器控制器的方法，所述存储器控制器控制包括至少一个存储器装置的存储器系统的操作，所述方法包括：
确定所述存储器系统的写入放大因子，即WAF；
将所述WAF的值与待机防止阈值进行比较；并且
基于所述比较的结果控制所述存储器系统进入待机状态。
11.根据权利要求10所述的方法，其中基于所述比较的结果控制所述存储器系统进入所述待机状态包括控制所述存储器系统，使得所述存储器系统基于所述WAF的值和所述待机防止阈值的相对大小在正常模式和待机防止模式中的任意一个下操作。
12.根据权利要求11所述的方法，其中基于所述比较的结果控制所述存储器系统进入所述待机状态包括：
当所述WAF的值大于所述待机防止阈值时，控制所述存储器系统，使得所述存储器系统在所述待机防止模式下操作，并且
当所述WAF的值小于或等于所述待机防止阈值时，控制所述存储器系统，使得所述存储器系统在所述正常模式下操作。
13.根据权利要求11所述的方法，其中：
所述待机防止阈值包括第一阈值和小于所述第一阈值的第二阈值，并且
其中基于所述比较的结果控制所述存储器系统进入所述待机状态包括：当在所述存储器系统正在所述正常模式下操作的同时所述WAF的值变得大于所述第一阈值时，将所述存储器系统的操作模式转换到所述待机防止模式。
14.根据权利要求11所述的方法，其中：
所述待机防止阈值包括第一阈值和小于所述第一阈值的第二阈值，并且
其中基于所述比较的结果控制所述存储器系统进入所述待机状态包括：当在所述存储器系统正在所述待机防止模式下操作的同时所述WAF的值变得小于所述第二阈值时，将所述存储器系统的操作模式转换到所述正常模式。
15.根据权利要求11所述的方法，其中所述存储器系统在所述待机防止模式下以比在所述正常模式下的频率更低的频率进入所述待机状态。
16.根据权利要求15所述的方法，其中控制所述存储器系统进入所述待机状态包括：
在所述正常模式下，当用于将电力供应至所述存储器系统的电源的剩余电力容量小于第一水平时，控制所述存储器系统进入所述待机状态，
在所述待机防止模式下，当所述电源的剩余电力容量小于第二水平时，控制所述存储器系统进入所述待机状态，并且
其中所述第二水平小于所述第一水平。
17.根据权利要求15所述的方法，其中控制所述存储器系统进入所述待机状态包括：
在所述正常模式下，当从自主机最后接收到命令的时间开始测量的等待时段长于第一时段时，控制所述存储器系统进入所述待机状态，
在所述待机防止模式下，当所述等待时段长于第二时段时，控制所述存储器系统进入所述待机状态，并且
其中所述第二时段比所述第一时段长。
18.根据权利要求15所述的方法，其中，在所述待机防止模式下，所述存储器系统被防止进入所述待机状态。
19.一种存储器系统，包括：
存储器装置；以及
存储器控制器，控制所述存储器装置，
其中所述存储器控制器：
检测所述存储器装置的写入放大因子；并且
基于所述写入放大因子来控制所述存储器系统被允许从操作状态转换到待机状态的频率或次数。
CN201811611096.XA 2018-04-30 2018-12-27 存储器控制器及其操作方法 Active CN110413534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180050205A KR102528258B1 (ko) 2018-04-30 2018-04-30 메모리 컨트롤러 및 그 동작 방법
KR10-2018-0050205 2018-04-30

Publications (2)

Publication Number Publication Date
CN110413534A true CN110413534A (zh) 2019-11-05
CN110413534B CN110413534B (zh) 2023-08-29

Family

ID=68292557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811611096.XA Active CN110413534B (zh) 2018-04-30 2018-12-27 存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US10871916B2 (zh)
KR (1) KR102528258B1 (zh)
CN (1) CN110413534B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276470B2 (en) * 2020-07-17 2022-03-15 Micron Technology, Inc. Bitline driver isolation from page buffer circuitry in memory device
US20230367485A1 (en) * 2022-05-12 2023-11-16 Western Digital Technologies, Inc. Recognition and Report of Expected Write Amplification Violation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130265A (ko) * 2010-05-27 2011-12-05 삼성전자주식회사 비휘발성 메모리 장치의 제어 방법
US20160124639A1 (en) * 2014-11-05 2016-05-05 SanDisk Technologies, Inc. Dynamic storage channel
US20160313944A1 (en) * 2015-04-22 2016-10-27 Sandisk Enterprise Ip Llc Method and System for Limiting Write Command Execution
CN106663166A (zh) * 2014-07-07 2017-05-10 日本电信电话株式会社 检测装置、检测方法以及检测程序
CN106708424A (zh) * 2015-11-13 2017-05-24 三星电子株式会社 对用户数据执行选择性底层暴露映射的设备和方法
CN107402718A (zh) * 2016-04-01 2017-11-28 爱思开海力士有限公司 用于存储器系统的节流及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206245B2 (en) * 2005-04-28 2007-04-17 Infineon Technologies Ag Methods and apparatus for implementing standby mode in a random access memory
US8370667B2 (en) * 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time
KR101480424B1 (ko) 2013-03-06 2015-01-13 서울시립대학교 산학협력단 하이브리드 플래시 메모리의 성능과 수명 최적화 장치 및 방법
KR102106588B1 (ko) 2013-10-28 2020-05-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9348520B2 (en) * 2014-03-24 2016-05-24 Western Digital Technologies, Inc. Lifetime extension of non-volatile semiconductor memory for data storage device
JP5979512B2 (ja) * 2014-04-02 2016-08-24 コニカミノルタ株式会社 画像形成装置及びフラッシュメモリの制御方法
US10747449B2 (en) * 2014-07-31 2020-08-18 Toshiba Memory Corporation Reduction of power use during address translation via selective refresh operations
KR102371916B1 (ko) * 2015-07-22 2022-03-07 삼성전자주식회사 가상 머신을 지원하는 스토리지 장치, 그것을 포함하는 스토리지 시스템 및 그것의 동작 방법
US10037172B2 (en) 2016-02-09 2018-07-31 Toshiba Memory Corporation Memory system and controlling method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130265A (ko) * 2010-05-27 2011-12-05 삼성전자주식회사 비휘발성 메모리 장치의 제어 방법
CN106663166A (zh) * 2014-07-07 2017-05-10 日本电信电话株式会社 检测装置、检测方法以及检测程序
US20160124639A1 (en) * 2014-11-05 2016-05-05 SanDisk Technologies, Inc. Dynamic storage channel
US20160313944A1 (en) * 2015-04-22 2016-10-27 Sandisk Enterprise Ip Llc Method and System for Limiting Write Command Execution
CN106708424A (zh) * 2015-11-13 2017-05-24 三星电子株式会社 对用户数据执行选择性底层暴露映射的设备和方法
CN107402718A (zh) * 2016-04-01 2017-11-28 爱思开海力士有限公司 用于存储器系统的节流及其操作方法

Also Published As

Publication number Publication date
KR102528258B1 (ko) 2023-05-04
US10871916B2 (en) 2020-12-22
US20190332311A1 (en) 2019-10-31
CN110413534B (zh) 2023-08-29
KR20190125862A (ko) 2019-11-07

Similar Documents

Publication Publication Date Title
CN110321068B (zh) 存储器控制器及操作存储器控制器的方法
KR102551730B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10910045B2 (en) Storage device having improved cache performance and method of operating the same
CN110245097A (zh) 存储器控制器及具有存储器控制器的存储器系统
CN110287130A (zh) 存储装置及其操作方法
CN112908374A (zh) 存储器控制器及其操作方法
US20190332323A1 (en) Memory controller, memory system, and operating method thereof
CN114625673A (zh) 存储装置及其操作方法
US11842073B2 (en) Memory controller and operating method thereof
CN110176261A (zh) 存储装置及其操作方法
CN111445939B (zh) 存储装置及其操作方法
US20200350022A1 (en) Storage device and method of operating the same
CN110413534A (zh) 存储器控制器及其操作方法
CN110389722A (zh) 存储装置及其操作方法
US11237768B2 (en) Memory device changing memory area in which data is stored and operating method thereof
CN110174995A (zh) 存储器控制器及其操作方法
US11656793B2 (en) Controller for managing cache data, memory system including the same, and method performed by the same
KR20200090556A (ko) 저장 장치 및 그 동작 방법
CN113971975A (zh) 存储器装置及其操作方法
KR20220055319A (ko) 메모리 장치 및 그 동작 방법
US11475966B2 (en) Memory device and method of operating the same
CN110728998B (zh) 存储器装置及具有该存储器装置的存储器系统
US11782644B2 (en) Memory system and method of operating the same
CN111580743B (zh) 存储器控制器及其操作方法
US20220027091A1 (en) Memory device and method of operating the memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant