CN110413234A - 一种固态硬盘 - Google Patents

一种固态硬盘 Download PDF

Info

Publication number
CN110413234A
CN110413234A CN201910683094.XA CN201910683094A CN110413234A CN 110413234 A CN110413234 A CN 110413234A CN 201910683094 A CN201910683094 A CN 201910683094A CN 110413234 A CN110413234 A CN 110413234A
Authority
CN
China
Prior art keywords
dram
controller
cache unit
hard disk
state hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910683094.XA
Other languages
English (en)
Other versions
CN110413234B (zh
Inventor
樊凌雁
刘海銮
姚珅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Electronic Science and Technology University
Original Assignee
Hangzhou Electronic Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Electronic Science and Technology University filed Critical Hangzhou Electronic Science and Technology University
Priority to CN201910683094.XA priority Critical patent/CN110413234B/zh
Publication of CN110413234A publication Critical patent/CN110413234A/zh
Application granted granted Critical
Publication of CN110413234B publication Critical patent/CN110413234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种固态硬盘控制器，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制固态硬盘控制器的工作；主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制缓存单元和DRAM；闪存控制器与FLASH相连接，用于将缓存单元和DRAM中的数据存储至FLASH中。

Description

一种固态硬盘
技术领域
本发明涉及存储器技术领域，尤其涉及一种固态硬盘。
背景技术
固态硬盘(SSD)已经成为目前主流的存储设备，广泛应用于各个领域的数据存储。目前，主流的SSD架构如图1所示，固态硬盘控制器(SSD控制器)为集成封装的芯片(ASIC)，其内设置主机接口控制器、闪存控制器和DRAM控制器，其中，主机接口控制器(HostInterface Controller)作为前端跟主机打交道，接口可以使PCIE，SATA，SAS等接口；闪存控制器(Flash Controller)作为后端跟闪存(FLASH)打交道并完成数据编解码和ECC验证，在此之外还有DRAM控制器通过AXI总线与独立封装的DRAM互联互通，用于数据缓存。
在上述架构中，DRAM为外接在固态硬盘控制器外面通过PCB连线进行连接。数据通过主机接口传入，DRAM控制器而后向CPU申请传输总线的权限，而后将数据写入DRAM的对应地址内，并通知闪存控制器，闪存控制器将数据从DRAM内取出存入到FLASH中，便完成数据的存储过程。由于DRAM的接口带宽普遍较数据传入带宽大，所以能够持续全速接收处理主机接口的读写数据。
如果主机接口处短时间内有大量的数据需要传入，由于DRAM的带宽不足只能放缓数据传入的速度，这极大的限制了SSD的写入性能，而通过升级DRAM来提高性能花费的成本较高，通常比集成封装的固态硬盘控制器芯片还贵，这无疑提高了SSD的硬件成本。
故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
发明内容
有鉴于此，确有必要提供一种固态硬盘，在固态硬盘控制器内部集成设置缓存单元的，在同等DRAM的硬件下，提高SSD的内存带宽，解决了由于SSD内存带宽不足导致的数据传输延时问题。
为了解决现有技术存在的技术问题，本发明的技术方案如下：
一种固态硬盘，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，所述固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，
所述CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制所述固态硬盘控制器的工作；
所述主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；
所述缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；
所述DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制所述缓存单元和DRAM；
所述闪存控制器与FLASH相连接，用于将所述缓存单元和DRAM中的数据存储至FLASH中。
作为进一步的改进方案，所述缓存单元采用SRAM。作为进一步的改进方案，所述DRAM控制器与DRAM和缓存单元之间均采用AXI总线。
作为进一步的改进方案，主控接口控制器写入带宽大于DRAM带宽时，所述DRAM控制器同时使用DRAM和缓存单元的带宽资源来进行数据传输以提高数据带宽。
作为进一步的改进方案，所述缓存单元的带宽至少为主机接口端的数据传入带宽的两倍。
作为进一步的改进方案，所述缓存单元的带宽为4GB/s。
作为进一步的改进方案，所述DRAM的带宽为2GB/s。
作为进一步的改进方案，所述缓存单元和DRAM在逻辑上映射为连续内存地址，其中，所述缓存单元地址为高位部分，所述DRAM地址为低位部分。
作为进一步的改进方案，所述DRAM控制器根据数据的属性选择所述缓存单元或DRAM，其中，所述DRAM用于缓存连续的数据；所述缓存单元用于缓存随机数据。
作为进一步的改进方案，所述主控接口控制器采用PCIE、SATA或SAS接口。
与现有技术相比较，本发明提出了一种全新的SSD主控缓存架构，在固态硬盘控制器内部集成设置缓存单元实现DRAM的功能，进而提高了DRAM的传输带宽，保证了固态硬盘高速写入性能的稳定。相比较于直接换用更高性能的DRAM来提高传输带宽，该设计方法极大地降低了硬件设计成本，使用仲裁器把缓存单元接入，设计复杂度降低，能够保证了固态硬盘高速写入性能的稳定。
附图说明
图1为现有技术中固态硬盘的架构框图。
图2为本发明固态硬盘的原理框图。
图3为本发明中缓存单元和DRAM连续逻辑地址示意图。
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
现有技术中，提高SSD的数据带宽通常需要采用性能更好的DRAM，这会极大的增加SSD硬件成本。针对该技术缺陷，本发明提出了一种全新的SSD主控缓存架构，参见图2，所示为本发明固态硬盘的原理框图，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，所述固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，
所述CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制所述固态硬盘控制器的工作；
所述主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；
所述缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；
所述DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制所述缓存单元和DRAM；
所述闪存控制器与FLASH相连接，用于将所述缓存单元和DRAM中的数据存储至FLASH中。上述技术方案中，在固态硬盘控制器的内部再集成一块独立的缓存单元来实现DRAM的功能，在一种优选实施方式中，集成的缓存单元和外接的DRAM采用相同的AXI高速总线，拥有相同的带宽。DRAM控制器通过仲裁器控制缓存单元和DRAM，从而能够提高数据带宽，并优化数据缓存控制。
在一种优选实施方式中，缓存单元采用SRAM，由于SRAM与主控芯片采用相同的工艺，从而能将缓存集成到主控芯片之中。
参见图3，所示为本发明中缓存单元和DRAM连续逻辑地址示意图，整个机制如下：集成的缓存单元和DRAM在物理上是分离的，但是逻辑上将它们映射成一块连续的地址，缓存单元地址占高位部分，DRAM地址为低位部分。由DRAM控制器来进行统一控制，根据数据的属性，通过仲裁器控制缓存单元和DRAM，如高延时、连续的数据可以写入DRAM中，低延时、随机数据可以写入缓存单元中。假设缓存单元带宽是4GB/s，DRAM带宽是2GB/s。数据由主机接口传入，主机接口控制器负责对传入的数据进行解码和校验，而后通知DRAM控制器有数据需要传入，DRAM控制器则向CPU申请系统总线的使用权，DRAM控制器获得系统总线使用权后，直接将需要传入的数据直接存入缓存单元(DRAM)中并通知闪存控制器，而后闪存控制器直接将缓存单元(DRAM)中数据取出写入到FLASH当中。在写入带宽需求较大，如6GB/s，可以同时使用DRAM和缓存单元的带宽资源来进行数据传输，这样就解决了因DRAM带宽不足导致需要放缓数据传入速度的缺陷。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种固态硬盘，其特征在于，至少包括固态硬盘控制器以及与其相连接的DRAM和FLASH，其中，所述固态硬盘控制器为集成封装为单颗芯片，至少包括CPU、主控接口控制器、DRAM控制器、闪存控制器和缓存单元，其中，
所述CPU与主控接口控制器、DRAM控制器、闪存控制器和缓存单元相连接，用于控制所述固态硬盘控制器的工作；
所述主控接口控制器与外部主机相连接，用于与外部主机进行数据传输；
所述缓存单元和DRAM在逻辑上映射为连续内存地址，用于缓存主控接口控制器接收的数据；
所述DRAM控制器与CPU、主控接口控制器、闪存控制器和缓存单元相连接，用于根据CPU的指令控制所述缓存单元和DRAM；
所述闪存控制器与FLASH相连接，用于将所述缓存单元和DRAM中的数据存储至FLASH中。
2.根据权利要求1所述的固态硬盘，其特征在于，所述缓存单元采用SRAM。
3.根据权利要求1或2所述的固态硬盘，其特征在于，所述DRAM控制器与DRAM和缓存单元之间均采用AXI总线。
4.根据权利要求3所述的固态硬盘，其特征在于，主控接口控制器写入带宽大于DRAM带宽时，所述DRAM控制器同时使用DRAM和缓存单元的带宽资源来进行数据传输以提高数据带宽。
5.根据权利要求3所述的固态硬盘，其特征在于，所述缓存单元的带宽至少为主机接口端的数据传入带宽的两倍。
6.根据权利要求1或2所述的固态硬盘，其特征在于，所述缓存单元的带宽为4GB/s。
7.根据权利要求1或2所述的固态硬盘，其特征在于，所述DRAM的带宽为2GB/s。
8.根据权利要求1或2所述的固态硬盘，其特征在于，所述缓存单元和DRAM在逻辑上映射为连续内存地址，其中，所述缓存单元地址为高位部分，所述DRAM地址为低位部分。
9.根据权利要求1或2所述的固态硬盘，其特征在于，所述DRAM控制器根据数据的属性选择所述缓存单元或DRAM，其中，所述DRAM用于缓存连续的数据；所述缓存单元用于缓存随机数据。
10.根据权利要求1或2所述的固态硬盘，其特征在于，所述主控接口控制器采用PCIE、SATA或SAS接口。
CN201910683094.XA 2019-07-26 2019-07-26 一种固态硬盘 Active CN110413234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910683094.XA CN110413234B (zh) 2019-07-26 2019-07-26 一种固态硬盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910683094.XA CN110413234B (zh) 2019-07-26 2019-07-26 一种固态硬盘

Publications (2)

Publication Number Publication Date
CN110413234A true CN110413234A (zh) 2019-11-05
CN110413234B CN110413234B (zh) 2024-04-26

Family

ID=68363320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910683094.XA Active CN110413234B (zh) 2019-07-26 2019-07-26 一种固态硬盘

Country Status (1)

Country Link
CN (1) CN110413234B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778344A (zh) * 2021-04-25 2021-12-10 联芸科技（杭州）有限公司 固态硬盘及写操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035897A (zh) * 2014-06-12 2014-09-10 上海新储集成电路有限公司 一种存储控制器
US20150317084A1 (en) * 2014-04-30 2015-11-05 Myeong-Eun Hwang Storage device, computing system including the storage device, and method of operating the storage device
CN108197039A (zh) * 2017-12-28 2018-06-22 湖南国科微电子股份有限公司 一种ssd控制器混合流数据的传输方法和系统
CN210155649U (zh) * 2019-07-26 2020-03-17 杭州电子科技大学 一种固态硬盘

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150317084A1 (en) * 2014-04-30 2015-11-05 Myeong-Eun Hwang Storage device, computing system including the storage device, and method of operating the storage device
CN104035897A (zh) * 2014-06-12 2014-09-10 上海新储集成电路有限公司 一种存储控制器
CN108197039A (zh) * 2017-12-28 2018-06-22 湖南国科微电子股份有限公司 一种ssd控制器混合流数据的传输方法和系统
CN210155649U (zh) * 2019-07-26 2020-03-17 杭州电子科技大学 一种固态硬盘

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113778344A (zh) * 2021-04-25 2021-12-10 联芸科技（杭州）有限公司 固态硬盘及写操作方法
US12045498B2 (en) 2021-04-25 2024-07-23 Maxio Technology (Hangzhou) Co., Ltd. Solid state drive and write operation method

Also Published As

Publication number Publication date
CN110413234B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
US10031879B2 (en) Memory device for a hierarchical memory architecture
US11640266B2 (en) Rate limit on the transitions of zones to open
US11481118B2 (en) Storage media programming with adaptive write buffer release
US10268382B2 (en) Processor memory architecture
US10613763B2 (en) Memory device having multiple read buffers for read latency reduction
US9069489B1 (en) Dynamic random access memory front end
US20190050161A1 (en) Data storage controller
EP2565772A1 (en) Storage array, storage system, and data access method
US11372543B2 (en) Zone-append command scheduling based on zone state
US11194521B1 (en) Rate limit on the transitions of streams to open
CN109783411A (zh) 一种基于fpga的flash阵列控制方法及控制器
EP4300308A1 (en) Method and device for achieving memory sharing control, computer device, and system
CN206411658U (zh) 一种基于FPGA的NandFlash存储系统
CN107643881A (zh) 一种大容量可扩展全闪存阵列控制节点的方法及系统
CN110413234A (zh) 一种固态硬盘
CN204291206U (zh) 一种基于闪存阵列的高清视频数据记录仪
CN111338983B (zh) 一种高速数据缓存结构及方法
CN210155649U (zh) 一种固态硬盘
CN210155650U (zh) 一种固态硬盘控制器
US11138066B1 (en) Parity swapping to DRAM
CN110413233A (zh) 一种固态硬盘控制器
US11194494B2 (en) Storage devices hiding parity swapping behavior
CN209265422U (zh) 一种多接口的高速vpx存储装置
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
US20230393747A1 (en) Controller for a memory device and a storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant