CN110401466A - 一种基于高速信号切换芯片的数据传输方法、装置及介质 - Google Patents

一种基于高速信号切换芯片的数据传输方法、装置及介质 Download PDF

Info

Publication number
CN110401466A
CN110401466A CN201910555040.5A CN201910555040A CN110401466A CN 110401466 A CN110401466 A CN 110401466A CN 201910555040 A CN201910555040 A CN 201910555040A CN 110401466 A CN110401466 A CN 110401466A
Authority
CN
China
Prior art keywords
cpu
gpu
data
transmission path
switching chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910555040.5A
Other languages
English (en)
Other versions
CN110401466B (zh
Inventor
吕孟桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to CN201910555040.5A priority Critical patent/CN110401466B/zh
Publication of CN110401466A publication Critical patent/CN110401466A/zh
Application granted granted Critical
Publication of CN110401466B publication Critical patent/CN110401466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种基于高速信号切换芯片的数据传输方法、装置及存储介质，包括：获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及第一CPU和第二CPU的CPU接口；按照预设通信规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。本方法能够提高不同处理端中的GPU之间的数据传输效率。

Description

一种基于高速信号切换芯片的数据传输方法、装置及介质
技术领域
本发明涉及数据传输领域，特别涉及一种基于高速信号切换芯片的数据传输方法、装置、设备及计算机可读存储介质。
背景技术
近年来，HPC(High performance computing，高性能计算)在服务器中的应用越来越广泛。如图1为现有技术提出的一种HPC的结构示意图，在搭配NVIDIA的CUDA(computeunified Device Architecture，统一计算设备架构)中，同一处理端中的GPU通过高速信号切换芯片SW与CPU做信息交换，不同的处理端中的GPU通过不同处理端中的CPU之间的CPU传输链路做信息交换，如，GPU1～GPU4与GPU5～GPU8间的信息交换，则需要通过CPU0与CPU1之间的CPU传输链路实现数据传输。随着计算机技术的快速发展，对服务器的效能要求越来越高，现有技术中的数据传输方式已逐渐不能满足日益增长的数据传输需求。
因此，如何提高不同处理端中的GPU的数据传输效率，是本领域技术人员目前需要解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU之间的数据传输效率；本发明的另一目的是提供一种基于高速信号切换芯片的数据传输装置、设备及计算机可读存储介质，均具有上述有益效果。
为解决上述技术问题，本发明提供一种基于高速信号切换芯片的数据传输方法，包括：
获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与所述目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，所述第一GPU和所述第一CPU属于第一处理端，所述第二CPU和所述第二CPU属于第二处理端；
按照预设通信规则在所述目标高速信号切换芯片中设置所述第一GPU的第一GPU接口和所述第二CPU的第二CPU接口的通信连接关系、所述第二GPU的第二GPU接口和所述第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；
当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
优选地，进一步包括：
记录预设时间段内利用各所述传输路径传输所述待传输数据的次数。
优选地，进一步包括：
在所述目标高速信号切换芯片中设置所述第一GPU接口和所述第一CPU接口的通信连接关系、所述第二GPU接口和所述第二CPU接口的通信连接关系，得出对应的传输路径。
优选地，所述第一CPU接口数量与所述第二GPU的数量相同，所述第二CPU的接口数量与所述第一GPU的数量相同。
优选地，所述当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据具体为：
当存在所述待传输数据时，根据所述待传输数据的数据类型从多条所述传输路径中选取所述目标传输路径，并利用所述目标传输路径传输所述待传输数据。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：接口获取模块，用于获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与所述目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，所述第一GPU和所述第一CPU属于第一处理端，所述第二CPU和所述第二CPU属于第二处理端；
路径设置模块，用于按照预设通信规则在所述目标高速信号切换芯片中设置所述第一GPU的第一GPU接口和所述第二CPU的第二CPU接口的通信连接关系、所述第二GPU的第二GPU接口和所述第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；
数据传输模块，用于当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
本发明提供的一种基于高速信号切换芯片的数据传输方法，通过获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；并按照预设通信规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；因此，当存在满足预设传输条件的待传输数据时，利用传输路径传输待传输数据。本方法在现有技术仅通过第一CPU和第二CPU进行数据传输的基础上，增加了第一处理端中第一GPU和第二处理端中的第二CPU之间的传输路径、第一处理端中第二GPU和第二处理端中的第一CPU之间的传输路径，并且新增的传输路径能够相对减少待传输数据的中转次数，能够提高不同处理端中的GPU之间的数据传输效率。
为解决上述技术问题，本发明还提供了一种基于高速信号切换芯片的数据传输装置、设备及计算机可读存储介质，均具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中HPC的结构示意图；
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；
图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图；
图4为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图；
图5为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的核心是提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU之间的数据传输效率；本发明的另一核心是提供一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
为了使本领域技术人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图。如图2和图3所示，一种基于高速信号切换芯片的数据传输方法包括：
S10：获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，第一GPU和第一CPU属于第一处理端，第二CPU和第二CPU属于第二处理端。
首先需要说明的是，本实施例中的第一GPU和第二GPU均为GPU，第一CPU和第二CPU均为CPU，是为了便于区分所采用的表述方式，并不是作为具体的限定。第一处理端和第二处理端中分别包括CPU、与CPU相连的高速信号切换芯片以及与高速信号切换芯片相连的GPU。需要说明的是，第一GPU指的是第一处理端中的GPU，可以是仅一个GPU，也可以是多个GPU；对应的，第二GPU指的是第二处理端中的GPU，可以是仅一个GPU，也可以是多个GPU，本实施例对此不做限定。
具体的，本实施例预先设置与第一GPU、第二GPU、第一CPU和第二CPU物理连接的目标高速信号切换芯片。具体的，通过检测各物理连接关系对应的接口，获取第一GPU和第二GPU的GPU接口以及第一CPU和第二CPU的CPU接口。
S20：按照预设通信规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径。
具体的，在获取到与目标高速信号切换芯片设置有物理连接关系的各接口之后，则按照预设通信规则如根据实际的传输要求以及传输接口规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径。
可以理解的是，通过在目标高速信号切换芯片中设置第一GPU接口与第二CPU接口的通信连接关系，使得在第一GPU需要将待传输数据通过第一高速信号切换芯片、第一CPU、第二CPU、第二高速信号切换芯片传输至第二GPU这一传输路径传输至第二GPU(如GPU1-SW0-CPU0-CPU1-SW1-GPU5)的基础上，还可以直接通过目标高速信号切换芯片将待传输数据传输给第二CPU，再通过第二高速信号切换芯片将待传输数据传输至第二GPU(如GPU1-SW2-CPU1-SW1-GPU5)，不仅增加了传输路径进行数据传输，并且新增的传输路径需要中转的次数少，因此能够进一步提升传输效率。对应的，在目标高速信号切换芯片中设置第二GPU接口与第一CPU接口的通信连接关系，得出对应的传输路径。
S30：当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。
具体的，由于根据各预设通信规则能够设置多条传输路径，因此，在实际操作中，可以根据待传输数据的数据类型或者当前各传输路径的传输情况，设置选择出目标传输路径，并利用选择出的目标传输路径传输待传输数据。
具体的，根据待传输数据的数据类型指的是，对不同的传输路径设置对应的能够传输的数据类型，因此当存在待传输数据时，则需要先进一步确定出待传输数据的数据类型，并根据该数据类型确定出对应的目标传输路径，进而利用该目标传输路径传输待传输数据。
本实施例提供的一种基于高速信号切换芯片的数据传输方法，通过获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；并按照预设通信规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；因此，当存在满足预设传输条件的待传输数据时，利用传输路径传输待传输数据。本方法在现有技术仅通过第一CPU和第二CPU进行数据传输的基础上，增加了第一处理端中第一GPU和第二处理端中的第二CPU之间的传输路径、第一处理端中第二GPU和第二处理端中的第一CPU之间的传输路径，并且新增的传输路径能够相对减少待传输数据的中转次数，能够提高不同处理端中的GPU之间的数据传输效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例进一步包括：
记录预设时间段内利用各传输路径传输待传输数据的次数。
考虑到在本实施例中，由于存在多条传输路径，因此当存在待传输数据时，是从多条传输路径中选择一条传输路径进行传输。也就是说，各传输路径的使用情况可能是不同的。因此，本实施例通过进一步设置预设时间段，并记录预设时间段内利用各传输路径传输待传输数据的次数，从而能够得出利用各传输路径进行数据传输的频次，便于技术人员分析各传输路径的使用效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，进一步包括：
在目标高速信号切换芯片中设置第一GPU接口和第一CPU接口的通信连接关系、第二GPU接口和第二CPU接口的通信连接关系，得出对应的传输路径。
具体的，在本实施例中，在目标高速信号切换芯片中设置第一GPU接口和第一CPU接口的通信连接关系以及第二GPU接口和第二CPU接口的通信连接关系，使得同一处理端中的GPU与CPU能够通过两条传输路径进行传输，具体以第一处理端来说，两条传输路径分别是：一条为GPU1-SW0-CPU0，另一条为GPU1-SW2-CPU0。
可见，本实施例提供的基于高速信号切换芯片的数据传输，能够在提高不同处理端的GPU的信息沟通效率，而且能进一步提高同一处理端中的GPU与CPU之间的沟通效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，第一CPU接口数量与第二GPU的数量相同，第二CPU的接口数量与第一GPU的数量相同。
具体的，在具体实施中，当第一GPU或第二GPU的数量为多个时，第一CPU和第二CPU的CPU接口数量分别和与之相连的GPU的数量相同，使得每个GPU都有独立的接口与对应的CPU相连，得出相互独立的传输路径，进而使得在数据传输过程中，能够互不干扰。
作为优选的实施方式，当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据具体为：
当存在待传输数据时，根据待传输数据的数据类型从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。
可以理解的是，在具体实施中，可以是通过设置各不同的传输路径能够传输的数据类型，当存在待传输数据时，通过确定出待传输数据的数据类型，以确定用于传输待传输数据的目标传输路径。这样一来，通过数据类型将待传输数据分流，能够进一步提高数据传输的效率。
上文对于本发明提供的一种基于高速信号切换芯片的数据传输方法的实施例进行了详细的描述，本发明还提供了一种与该方法对应的基于高速信号切换芯片的数据传输装置及计算机可读存储介质，由于装置及计算机可读存储介质部分的实施例与方法部分的实施例相互照应，因此装置及计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图4为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图，如图4所示，一种基于高速信号切换芯片的数据传输装置包括：
接口获取模块41，用于获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，第一GPU和第一CPU属于第一处理端，第二CPU和第二CPU属于第二处理端；
路径设置模块42，用于按照预设通信规则在目标高速信号切换芯片中设置第一GPU的第一GPU接口和第二CPU的第二CPU接口的通信连接关系、第二GPU的第二GPU接口和第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；
数据传输模块43，用于当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。
本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
图5为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图，如图5所示，一种基于高速信号切换芯片的数据传输装置包括：
存储器51，用于存储计算机程序；
处理器52，用于执行计算机程序时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的计算机可读存储介质，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
以上对本发明所提供的基于高速信号切换芯片的数据传输方法、装置及计算机可读存储介质进行了详细介绍。本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

Claims (8)

1.一种基于高速信号切换芯片的数据传输方法，其特征在于，包括：
获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与所述目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，所述第一GPU和所述第一CPU属于第一处理端，所述第二CPU和所述第二CPU属于第二处理端；
按照预设通信规则在所述目标高速信号切换芯片中设置所述第一GPU的第一GPU接口和所述第二CPU的第二CPU接口的通信连接关系、所述第二GPU的第二GPU接口和所述第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；
当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
2.根据权利要求1所述的方法，其特征在于，进一步包括：
记录预设时间段内利用各所述传输路径传输所述待传输数据的次数。
3.根据权利要求1所述的方法，其特征在于，进一步包括：
在所述目标高速信号切换芯片中设置所述第一GPU接口和所述第一CPU接口的通信连接关系、所述第二GPU接口和所述第二CPU接口的通信连接关系，得出对应的传输路径。
4.根据权利要求1所述的方法，其特征在于，所述第一CPU接口数量与所述第二GPU的数量相同，所述第二CPU的接口数量与所述第一GPU的数量相同。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据具体为：
当存在所述待传输数据时，根据所述待传输数据的数据类型从多条所述传输路径中选取所述目标传输路径，并利用所述目标传输路径传输所述待传输数据。
6.一种基于高速信号切换芯片的数据传输装置，其特征在于，包括：
接口获取模块，用于获取与目标高速信号切换芯片设置有物理连接关系的第一GPU和第二GPU的GPU接口以及与所述目标高速信号切换芯片设置有物理连接关系的第一CPU和第二CPU的CPU接口；其中，所述第一GPU和所述第一CPU属于第一处理端，所述第二CPU和所述第二CPU属于第二处理端；
路径设置模块，用于按照预设通信规则在所述目标高速信号切换芯片中设置所述第一GPU的第一GPU接口和所述第二CPU的第二CPU接口的通信连接关系、所述第二GPU的第二GPU接口和所述第一CPU的第一CPU接口的通信连接关系，得出对应的传输路径；
数据传输模块，用于当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
7.一种基于高速信号切换芯片的数据传输装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
CN201910555040.5A 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质 Active CN110401466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910555040.5A CN110401466B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910555040.5A CN110401466B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Publications (2)

Publication Number Publication Date
CN110401466A true CN110401466A (zh) 2019-11-01
CN110401466B CN110401466B (zh) 2021-06-29

Family

ID=68323462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910555040.5A Active CN110401466B (zh) 2019-06-25 2019-06-25 一种基于高速信号切换芯片的数据传输方法、装置及介质

Country Status (1)

Country Link
CN (1) CN110401466B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111159078A (zh) * 2019-12-30 2020-05-15 联想长风科技(北京)有限公司 一种电子设备
CN112579510A (zh) * 2020-12-17 2021-03-30 上海燧原智能科技有限公司 一种芯片集群
CN113111029A (zh) * 2021-04-14 2021-07-13 北京希姆计算科技有限公司 一种确定数据传输路径的方法、芯片和存储介质
WO2022021298A1 (en) * 2020-07-31 2022-02-03 Nvidia Corporation Multi-format graphics processing unit docking board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036451A (zh) * 2014-06-20 2014-09-10 深圳市腾讯计算机系统有限公司 基于多图形处理器的模型并行处理方法及装置
CN107632953A (zh) * 2017-09-14 2018-01-26 郑州云海信息技术有限公司 一种gpu箱pcie扩展互连拓扑装置
CN108463077A (zh) * 2018-04-03 2018-08-28 郑州云海信息技术有限公司 一种互联板卡组合
CN108845970A (zh) * 2018-05-30 2018-11-20 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法
US20190005602A1 (en) * 2017-06-29 2019-01-03 Nvidia Corporation Hybrid, scalable cpu/gpu rigid body pipeline

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036451A (zh) * 2014-06-20 2014-09-10 深圳市腾讯计算机系统有限公司 基于多图形处理器的模型并行处理方法及装置
US20190005602A1 (en) * 2017-06-29 2019-01-03 Nvidia Corporation Hybrid, scalable cpu/gpu rigid body pipeline
CN107632953A (zh) * 2017-09-14 2018-01-26 郑州云海信息技术有限公司 一种gpu箱pcie扩展互连拓扑装置
CN108463077A (zh) * 2018-04-03 2018-08-28 郑州云海信息技术有限公司 一种互联板卡组合
CN108845970A (zh) * 2018-05-30 2018-11-20 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王润强: "基于CUDA加速的目标检测算法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111159078A (zh) * 2019-12-30 2020-05-15 联想长风科技(北京)有限公司 一种电子设备
WO2022021298A1 (en) * 2020-07-31 2022-02-03 Nvidia Corporation Multi-format graphics processing unit docking board
US20220309017A1 (en) * 2020-07-31 2022-09-29 Nvidia Corporation Multi-format graphics processing unit docking board
CN112579510A (zh) * 2020-12-17 2021-03-30 上海燧原智能科技有限公司 一种芯片集群
CN113111029A (zh) * 2021-04-14 2021-07-13 北京希姆计算科技有限公司 一种确定数据传输路径的方法、芯片和存储介质
CN113111029B (zh) * 2021-04-14 2024-03-26 广州希姆半导体科技有限公司 一种确定数据传输路径的方法、芯片和存储介质

Also Published As

Publication number Publication date
CN110401466B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN110401466A (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN106612141B (zh) 一种光纤通道协议通用仿真测试卡及其数据交互方法
CN109613491B (zh) 一种基于fpga的高速信号采集存储及回放系统
CN109547357A (zh) 一种存储系统中数据信息的传输方法、装置、设备及介质
CN109828941A (zh) Axi2wb总线桥实现方法、装置、设备及存储介质
CN110297797B (zh) 异构协议转换装置和方法
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
CN106027424B (zh) 基于RapidIO交换技术的以太网交换装置
CN111611187B (zh) 一种针对CHI总线的通用协议转换桥及SoC
CN103577469B (zh) 数据库连接复用方法和装置
CN114443170A (zh) Fpga动态并行加卸载系统
CN104021097A (zh) 数据传输方法、装置及直接存储器存取
US20100325280A1 (en) Load Balance Connections Per Server In Multi-Core/Multi-Blade System
CN110377539A (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN201657014U (zh) 双接口千兆以太网数据采集卡
CN209624766U (zh) 一种基于fpga的高速信号采集存储及回放系统
CN214586880U (zh) 一种信息处理设备
CN108614797A (zh) 一种多类型高低速串行总线集成接口
CN109410117A (zh) 图形处理器系统
CN110389928A (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN110377537A (zh) 一种基于高速信号切换芯片的数据传输方法、装置及介质
CN101287047B (zh) 信号传输方法、系统、网口指示灯显示系统及单板
CN106326175A (zh) 一种ahb总线和opb总线的转换方法及桥装置
CN112416855B (zh) 一种基于树状片上网络的数据采集处理片上系统
CN107977343A (zh) 一种数据转换系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant