CN110389928A - 一种基于高速信号切换芯片的数据传输方法、装置及介质 - Google Patents
一种基于高速信号切换芯片的数据传输方法、装置及介质 Download PDFInfo
- Publication number
- CN110389928A CN110389928A CN201910555893.9A CN201910555893A CN110389928A CN 110389928 A CN110389928 A CN 110389928A CN 201910555893 A CN201910555893 A CN 201910555893A CN 110389928 A CN110389928 A CN 110389928A
- Authority
- CN
- China
- Prior art keywords
- chip
- cpu
- high speed
- signal switching
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
本申请公开了一种基于高速信号切换芯片的数据传输方法、装置及介质，包括：获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径；当存在待传输数据时，从多条传输路径中选取目标传输路径传输待传输数据，增加了第一处理端中第一高速信号切换芯片和第二处理端中的第二高速信号切换芯片的传输路径，从而能够提高不同处理端中GPU之间的数据传输效率。
Description
技术领域
本发明涉及数据传输领域，特别涉及一种基于高速信号切换芯片的数据传输方法、装置及计算机可读存储介质。
背景技术
近年来，HPC(High performance computing，高性能计算)在服务器中的应用越来越广泛。如图1为现有技术提出的一种HPC的结构示意图，在搭配NVIDIA的CUDA(computeunified Device Architecture，统一计算设备架构)中，同一处理端中的GPU通过高速信号切换芯片SW与CPU做信息交换，不同的处理端中的GPU通过不同处理端中的CPU之间的CPU传输链路做信息交换，如，GPU1～GPU4与GPU5～GPU8间的信息交换，则需要通过CPU0与CPU1之间的CPU传输链路实现数据传输。随着计算机技术的快速发展，对服务器的效能要求越来越高，现有技术中的数据传输方式已逐渐不能满足日益增长的数据传输需求。
因此，如何提高不同处理端中的GPU的数据传输效率，是本领域技术人员目前需要解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU的数据传输效率；本发明的另一目的是提供一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
为解决上述技术问题，本发明提供一种基于高速信号切换芯片的数据传输方法，包括：
获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，所述第一高速信号切换芯片和所述第一CPU属于第一处理端，所述第二高速信号切换芯片和所述第二CPU属于第二处理端；
按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径；
当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
优选地，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口与所述第二芯片接口的通信连接关系，得到第一传输路径；
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一CPU接口与所述第二CPU接口的通信连接关系，得到第二传输路径。
优选地，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口与所述第二CPU接口的通信连接关系，得到第三传输路径；
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一CPU接口与所述第二芯片接口的通信连接关系，得到第四传输路径。
优选地，进一步包括：
按照预设划分规则将所述第一高速信号切换芯片和所述第二高速信号切换芯片分别划分为预设数量的多个资源子区块；
对应的，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一高速信号切换芯片中的第一资源子区块的第一子区块接口、所述第一CPU接口与所述第二高速信号切换芯片中的第二资源子区块的第二子区块接口、所述第二CPU接口的通信连接关系，得到多条所述传输路径。
优选地，所述第一高速信号切换芯片和所述第二高速信号切换芯片中的所述资源子区块的数量均为两个。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：
接口获取模块，用于获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，所述第一高速信号切换芯片和所述第一CPU属于第一处理端，所述第二高速信号切换芯片和所述第二CPU属于第二处理端；
路径设置模块，用于按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径；
数据传输模块，用于当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
为解决上述技术问题，本发明还提供一种基于高速信号切换芯片的数据传输装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种基于高速信号切换芯片的数据传输方法的步骤。
本发明提供的一种基于高速信号切换芯片的数据传输方法，通过获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；并按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径；因此，当存在待传输数据时，可以从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。本方法在现有技术仅通过第一CPU和第二CPU进行数据传输的基础上，增加了第一处理端中第一高速信号切换芯片和第二处理端中的第二高速信号切换芯片之间的传输路径，实现了不同处理端中的GPU之间的数据传输的分流，从而能够提高不同处理端中的GPU之间的数据传输效率。
为解决上述技术问题，本发明还提供了一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中HPC的结构示意图；
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；
图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图；
图4为本发明实施例提供的另一种基于高速信号切换芯片的数据传输方法的示意图；
图5为本发明实施例提供的又一种基于高速信号切换芯片的数据传输方法的示意图；
图6为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图；
图7为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的核心是提供一种基于高速信号切换芯片的数据传输方法，能够提高不同处理端中的GPU的数据传输效率；本发明的另一核心是提供一种基于高速信号切换芯片的数据传输装置及计算机可读存储介质，均具有上述有益效果。
为了使本领域技术人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
图2为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的流程图；图3为本发明实施例提供的一种基于高速信号切换芯片的数据传输方法的示意图。如图2和图3所示，一种基于高速信号切换芯片的数据传输方法包括：
S10：获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，第一高速信号切换芯片和第一CPU属于第一处理端，第二高速信号切换芯片和第二CPU属于第二处理端。
首先需要说明的是，本实施例中的第一高速信号切换芯片、第二高速信号切换芯片以及目标高速信号切换芯片均为高速信号切换芯片(SW，switch)，是为了便于区分各不同的高速信号切换芯片的表述方式，并不是作为具体的限定。第一处理端和第二处理端中分别包括CPU、与CPU相连的高速信号切换芯片以及与高速信号切换芯片相连的GPU，换句话说，第一高速信号切换芯片和第二高速信号切换芯片指的是不同的处理端中的高速信号切换芯片，第一CPU和第二CPU指的是不同的处理端中的CPU，本实施例主要解决的技术问题是提高不同处理端中的GPU之间的数据传输效率。
在本实施例中，预先设置与第一高速信号切换芯片、第二高速信号切换芯片、第一CPU以及第二CPU物理连接的目标高速信号切换芯片。其中，第一高速信号切换芯片和第二高速信号切换芯片与目标高速信号切换芯片的物理连接关系可以是通过板层线路相连，第一CPU和第二CPU与目标高速信号切换芯片的物理连接关系可以是通过缆线相连。具体的，通过检测各物理连接关系对应的接口，获取第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口。
S20：按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径。
具体的，在根据物理连接关系获取到各接口之后，则按照预设通信规则在目标高速信号切换芯片中设置第一处理端中的第一芯片接口、第一CPU接口与第二处理端中的第二芯片接口、第二CPU接口的通信连接关系。具体的，预设通信规则可以是实际的传输要求以及传输接口规则，本实施例对此不做具体的限定。
S30：当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。
具体的，由于根据各预设通信规则能够设置多条传输路径，因此，在实际操作中，可以根据待传输数据的数据类型或者当前各传输路径的传输情况，设置选择出目标传输路径，并利用选择出的目标传输路径传输待传输数据。
具体的，根据待传输数据的数据类型指的是，对不同的传输路径设置对应的能够传输的数据类型，因此当存在待传输数据时，则需要先进一步确定出待传输数据的数据类型，并根据该数据类型确定出对应的目标传输路径，进而利用该目标传输路径传输待传输数据。
本实施例提供的一种基于高速信号切换芯片的数据传输方法，通过获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；并按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径；因此，当存在待传输数据时，可以从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。本方法在现有技术仅通过第一CPU和第二CPU进行数据传输的基础上，增加了第一处理端中第一高速信号切换芯片和第二处理端中的第二高速信号切换芯片之间的传输路径，实现了不同处理端中的GPU之间的数据传输的分流，从而能够提高不同处理端中的GPU之间的数据传输效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口与第二芯片接口的通信连接关系，得到第一传输路径；
按照预设通信规则在目标高速信号切换芯片中设置第一CPU接口与第二CPU接口的通信连接关系，得到第二传输路径。
具体的，本实施例中的数据传输模式为direct mode，即，不同的处理端中的高速信号切换芯片的芯片接口之间以及不同的处理端中CPU的CPU接口之间进行通信。在本实施例中，通过设置第一处理端中的第一芯片接口与第二处理端中的第二芯片接口的通信连接关系，得到第一传输路径；对称的，设置第一处理端中的第一CPU接口与第二处理端中的第二CPU接口的通信连接关系，得到第二传输路径。请参考图3，当设置的第一传输路径为GPU1-SW0-SW2-SW1-GPU5时，相对应的第二传输路径则为GPU5-SW1-CPU1-SW2-CPU0-SW0-GPU1。
可以理解的是，当设置出第一传输路径和第二传输路径之后，当存在待传输数据时，根据实际需求选择目标传输路径进行数据传输。也就是说，在实际操作中，可以根据实际传输需求切换第一传输路径和第二传输路径，利用满足需求的传输路径进行数据传输。
可见，本实施例提供的基于高速信号切换芯片的数据传输方法，通过设置第一芯片接口与第二芯片接口的通信连接关系以及第一CPU接口与第二CPU接口的通信连接关系，得出第一传输路径和第二传输路径，以便能够在第一传输路径和第二传输路径中选择满足实际需求的传输路径进行数据传输，提高传输效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口与第二CPU接口的通信连接关系，得到第三传输路径；
按照预设通信规则在目标高速信号切换芯片中设置第一CPU接口与第二芯片接口的通信连接关系，得到第四传输路径。
具体的，本实施例中的数据传输模式为cross mode，即，不同的处理端中的高速信号切换芯片的芯片接口与CPU的CPU接口之间进行通信。在本实施例中，通过将第一处理端中的第一芯片接口与第二处理端中的第二CPU接口设置通信连接关系，得到第三传输路径；将第一CPU接口与第二芯片接口设置通信连接关系，得到第四传输路径。请参考图4，当设置的第三传输路径为GPU1-SW0-SW2-CPU1-SW1-GPU5时，与之对称的传输路径则为GPU5-SW1-SW2-CPU0-SW0-GPU1。
可以理解的是，与上一实施例相类似的，当设置出第三传输路径和第四传输路径之后，当存在待传输数据时，根据实际需求选择目标传输路径进行数据传输。也就是说，在实际操作中，可以根据实际传输需求切换第三传输路径和第四传输路径，利用满足需求的传输路径进行数据传输。
可见，本实施例提供的基于高速信号切换芯片的数据传输方法，通过设置第一芯片接口与第二CPU接口的通信连接关系以及第一CPU接口与第二芯片接口的通信连接关系，得到第三传输路径和第四传输路径，以便能够在第三传输路径和第四传输路径中选择满足实际需求的传输路径进行数据传输，提高传输效率。
需要说明的是，在一些其他的实施例中，还可以同时设置direct mode和crossmode两种数据传输方式，即，同时设置第一传输路径、第二传输路径、第三传输路径以及第四传输路径，当存在待传输数据时，从四条传输路径中选择目标传输路径进行传输。这样一来，能够有更多的选择空间，能够得出更加合适的传输路径传输待传输数据，从而进一步提高数据传输效率。
在上述实施例的基础上，本实施例对技术方案作了进一步的说明和优化，具体的，本实施例进一步包括：按照预设划分规则将第一高速信号切换芯片和第二高速信号切换芯片分别划分为预设数量的多个资源子区块；
对应的，按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径具体包括：
按照预设通信规则在目标高速信号切换芯片中设置第一高速信号切换芯片中的第一资源子区块的第一子区块接口、第一CPU接口与第二高速信号切换芯片中的第二资源子区块的第二子区块接口、第二CPU接口的通信连接关系，得到多条传输路径。
具体的，在本实施例中，对第一高速信号切换芯片和第二高速信号切换芯片中的资源进行划分，将第一高速信号切换芯片和第二高速信号切换芯片中的传输资源分别划分为预设数量的多个资源子区块，并且各资源子区块对应设置有相应的资源子区块接口。从而，在设置传输路径时，则对应利用资源子区块接口进行设置。需要说明的是，本实施例中的第一资源子区块接口指的是第一高速信号切换芯片中的资源子区块的接口，可以是多个资源子区块的接口，也可以是其中一个资源子区块的接口；第二资源子区块接口同理。
具体的，按照预设通信规则在目标高速信号切换芯片中设置第一高速信号切换芯片中的第一资源子区块的第一子区块接口、第一CPU接口与第二高速信号切换芯片中的第二资源子区块的第二子区块接口、第二CPU接口的通信连接关系，得到多条传输路径。例如，如图5所示，设置的第一传输路径可以具体为GPU1-F2-SW2-F3-GPU5；另外如设置的第三传输路径可以具体为：GPU1-F2-SW2-CPU1-F3-GPU5。
需要说明的是，在实际操作中，在利用第一高速信号切换芯片中的第一资源子区块的第一资源子区块接口、第一CPU接口、第二高速信号切换芯片中的第二资源子区块的第二子区块接口以及第二CPU的通信连接关系之后，对应设置第一高速信号切换芯片中剩余的资源子区块的接口与第一CPU接口的通信连接关系，以使得第一高速信号切换芯片与第一CPU保持通信连接关系；对应的，设置第二高速信号切换芯片中剩余的资源子区块的接口与第二CPU接口的通信连接关系，以使得第二高速信号切换芯片与第二CPU保持通信连接关系。
在实际操作中，对划分资源子区块的划分方式不做限定，例如可以划分为多个相等的资源子区块或者不相等的资源子区块；对划分出的资源子区块的数量也不做限定，例如可以是两个，或者是其他数量。
作为优选的实施方式，第一高速信号切换芯片和第二高速信号切换芯片中的资源子区块的数量均为两个。
具体的，优选地设置第一高速信号切换芯片和第二高速信号切换芯片中的资源子区块的数量为2个。这样一来，既能够使得待传输数据通过不同的传输路径进行传输，也能够相对避免过多的资源子区块造成传输过程的繁琐。
上文对于本发明提供的一种基于高速信号切换芯片的数据传输方法的实施例进行了详细的描述，本发明还提供了一种与该方法对应的基于高速信号切换芯片的数据传输装置及计算机可读存储介质，由于装置及计算机可读存储介质部分的实施例与方法部分的实施例相互照应，因此装置及计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图6为本发明实施例提供的一种基于高速信号切换芯片的数据传输装置的结构图，如图6所示，一种基于高速信号切换芯片的数据传输装置包括：
接口获取模块61，用于获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，第一高速信号切换芯片和第一CPU属于第一处理端，第二高速信号切换芯片和第二CPU属于第二处理端；
路径设置模块62，用于按照预设通信规则在目标高速信号切换芯片中设置第一芯片接口、第一CPU接口与第二芯片接口、第二CPU接口的通信连接关系，得到多条传输路径；
数据传输模块63，用于当存在待传输数据时，从多条传输路径中选取目标传输路径，并利用目标传输路径传输待传输数据。本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
图7为本发明实施例提供的另一种基于高速信号切换芯片的数据传输装置的结构图，如图7所示，一种基于高速信号切换芯片的数据传输装置包括：
存储器71，用于存储计算机程序；
处理器72，用于执行计算机程序时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的基于高速信号切换芯片的数据传输装置，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述基于高速信号切换芯片的数据传输方法的步骤。
本发明实施例提供的计算机可读存储介质，具有上述基于高速信号切换芯片的数据传输方法的有益效果。
以上对本发明所提供的基于高速信号切换芯片的数据传输方法、装置及计算机可读存储介质进行了详细介绍。本文中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
Claims (8)
1.一种基于高速信号切换芯片的数据传输方法，其特征在于，包括：
获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，所述第一高速信号切换芯片和所述第一CPU属于第一处理端，所述第二高速信号切换芯片和所述第二CPU属于第二处理端；
按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径；
当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
2.根据权利要求1所述的方法，其特征在于，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口与所述第二芯片接口的通信连接关系，得到第一传输路径；
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一CPU接口与所述第二CPU接口的通信连接关系，得到第二传输路径。
3.根据权利要求1所述的方法，其特征在于，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径的过程，具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口与所述第二CPU接口的通信连接关系，得到第三传输路径；
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一CPU接口与所述第二芯片接口的通信连接关系，得到第四传输路径。
4.根据权利要求2或3所述的方法，其特征在于，进一步包括：
按照预设划分规则将所述第一高速信号切换芯片和所述第二高速信号切换芯片分别划分为预设数量的多个资源子区块；
对应的，所述按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径具体包括：
按照所述预设通信规则在所述目标高速信号切换芯片中设置所述第一高速信号切换芯片中的第一资源子区块的第一子区块接口、所述第一CPU接口与所述第二高速信号切换芯片中的第二资源子区块的第二子区块接口、所述第二CPU接口的通信连接关系，得到多条所述传输路径。
5.根据权利要求4所述的方法，其特征在于，所述第一高速信号切换芯片和所述第二高速信号切换芯片中的所述资源子区块的数量均为两个。
6.一种基于高速信号切换芯片的数据传输装置，其特征在于，包括：
接口获取模块，用于获取预先与目标高速信号切换芯片设置有物理连接关系的第一高速信号切换芯片的第一芯片接口、第一CPU的第一CPU接口、第二高速信号切换芯片的第二芯片接口和第二CPU的第二CPU接口；其中，所述第一高速信号切换芯片和所述第一CPU属于第一处理端，所述第二高速信号切换芯片和所述第二CPU属于第二处理端；
路径设置模块，用于按照预设通信规则在所述目标高速信号切换芯片中设置所述第一芯片接口、所述第一CPU接口与所述第二芯片接口、所述第二CPU接口的通信连接关系，得到多条传输路径；
数据传输模块，用于当存在待传输数据时，从多条所述传输路径中选取目标传输路径，并利用所述目标传输路径传输所述待传输数据。
7.一种基于高速信号切换芯片的数据传输方装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的基于高速信号切换芯片的数据传输方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555893.9A CN110389928A (zh) | 2019-06-25 | 2019-06-25 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910555893.9A CN110389928A (zh) | 2019-06-25 | 2019-06-25 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110389928A true CN110389928A (zh) | 2019-10-29 |
Family
ID=68285987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910555893.9A Pending CN110389928A (zh) | 2019-06-25 | 2019-06-25 | 一种基于高速信号切换芯片的数据传输方法、装置及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110389928A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113111029A (zh) * | 2021-04-14 | 2021-07-13 | 北京希姆计算科技有限公司 | 一种确定数据传输路径的方法、芯片和存储介质 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102480413A (zh) * | 2010-11-24 | 2012-05-30 | 中兴通讯股份有限公司 | 数字微波设备、网络及网管数据传输方法 |
| CN105022716A (zh) * | 2015-06-24 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种多数据链路的gpu服务器 |
| CN106462498A (zh) * | 2014-06-23 | 2017-02-22 | 利奇德股份有限公司 | 用于数据存储系统的模块化交换架构 |
| CN106776455A (zh) * | 2016-12-13 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种单机多gpu通信的方法及装置 |
| CN107590101A (zh) * | 2017-09-06 | 2018-01-16 | 郑州云海信息技术有限公司 | 一种与gpu整机箱互联的服务器装置 |
| CN107632953A (zh) * | 2017-09-14 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种gpu箱pcie扩展互连拓扑装置 |
| US9947070B2 (en) * | 2016-09-08 | 2018-04-17 | Dell Products L.P. | GPU that passes PCIe via displayport for routing to a USB type-C connector |
| CN107992437A (zh) * | 2017-12-12 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种支持双控模式的硬盘背板连接方法、系统及连接线缆 |
| CN108463077A (zh) * | 2018-04-03 | 2018-08-28 | 郑州云海信息技术有限公司 | 一种互联板卡组合 |
| CN108845970A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种自由切换gpu服务器拓扑的装置及方法 |
| CN109166074A (zh) * | 2018-08-06 | 2019-01-08 | 联想(北京)有限公司 | 计算系统 |
| CN109242754A (zh) * | 2018-07-17 | 2019-01-18 | 北京理工大学 | 一种基于OpenVPX平台的多GPU高性能处理系统 |
-
2019
- 2019-06-25 CN CN201910555893.9A patent/CN110389928A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102480413A (zh) * | 2010-11-24 | 2012-05-30 | 中兴通讯股份有限公司 | 数字微波设备、网络及网管数据传输方法 |
| CN106462498A (zh) * | 2014-06-23 | 2017-02-22 | 利奇德股份有限公司 | 用于数据存储系统的模块化交换架构 |
| CN105022716A (zh) * | 2015-06-24 | 2015-11-04 | 浪潮电子信息产业股份有限公司 | 一种多数据链路的gpu服务器 |
| US9947070B2 (en) * | 2016-09-08 | 2018-04-17 | Dell Products L.P. | GPU that passes PCIe via displayport for routing to a USB type-C connector |
| CN106776455A (zh) * | 2016-12-13 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种单机多gpu通信的方法及装置 |
| CN107590101A (zh) * | 2017-09-06 | 2018-01-16 | 郑州云海信息技术有限公司 | 一种与gpu整机箱互联的服务器装置 |
| CN107632953A (zh) * | 2017-09-14 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种gpu箱pcie扩展互连拓扑装置 |
| CN107992437A (zh) * | 2017-12-12 | 2018-05-04 | 郑州云海信息技术有限公司 | 一种支持双控模式的硬盘背板连接方法、系统及连接线缆 |
| CN108463077A (zh) * | 2018-04-03 | 2018-08-28 | 郑州云海信息技术有限公司 | 一种互联板卡组合 |
| CN108845970A (zh) * | 2018-05-30 | 2018-11-20 | 郑州云海信息技术有限公司 | 一种自由切换gpu服务器拓扑的装置及方法 |
| CN109242754A (zh) * | 2018-07-17 | 2019-01-18 | 北京理工大学 | 一种基于OpenVPX平台的多GPU高性能处理系统 |
| CN109166074A (zh) * | 2018-08-06 | 2019-01-08 | 联想(北京)有限公司 | 计算系统 |
Non-Patent Citations (2)
| Title |
|---|
| ODEN, LENA: "InfiniBand Verbs on GPU: a case study of controlling an InfiniBand network device from the GPU", 《INTERNATIONAL JOURNAL OF HIGH PERFORMANCE COMPUTING APPLICATIONS》 * |
| 徐健: "基于PCIE非透明桥的嵌入式异构平台设计", 《微电子学与计算机》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113111029A (zh) * | 2021-04-14 | 2021-07-13 | 北京希姆计算科技有限公司 | 一种确定数据传输路径的方法、芯片和存储介质 |
| CN113111029B (zh) * | 2021-04-14 | 2024-03-26 | 广州希姆半导体科技有限公司 | 一种确定数据传输路径的方法、芯片和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110401466A (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN109547357A (zh) | 一种存储系统中数据信息的传输方法、装置、设备及介质 | |
| US9183169B2 (en) | SAS expander based persistent connections | |
| CN102638398B (zh) | 一种指示端口状态的方法及交换机 | |
| CN204833236U (zh) | 一种支持混合式存储的存储系统 | |
| CN110297797B (zh) | 异构协议转换装置和方法 | |
| CN110389928A (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN110377539A (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN102752207B (zh) | 可重配置的2D mesh片上网络结构及其重配置方法 | |
| CN107748726A (zh) | 一种gpu箱 | |
| EP2699030A1 (en) | Route switching device, network switching system and route switching method | |
| CN108614797A (zh) | 一种多类型高低速串行总线集成接口 | |
| CN109410117A (zh) | 图形处理器系统 | |
| CN106302061A (zh) | 一种基于FlexRay总线的通信方法、装置及系统 | |
| CN107155258A (zh) | 一种不对称过孔印制电路板 | |
| CN104460857A (zh) | 一种高速外设部件互连标准卡及其使用方法和装置 | |
| CN103036815B (zh) | 一种信息技术和通信技术ict融合系统 | |
| CN208046650U (zh) | 一种混合交换板卡 | |
| CN110377537A (zh) | 一种基于高速信号切换芯片的数据传输方法、装置及介质 | |
| CN107483352A (zh) | 超融合网络设备中数据快速转发结构及方法 | |
| CN207882728U (zh) | 一种控制系统 | |
| CN103678005B (zh) | 一种负载均衡控制方法及装置 | |
| CN102880576B (zh) | 基于stm32f103ve芯片模拟多组uart接口的方法 | |
| CN202111733U (zh) | 一种智能配电网络 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |