CN107977343A - 一种数据转换系统 - Google Patents

Abstract

本发明公开了一种数据转换系统，包括接收模块、处理模块及输出模块，其中：所述接收模块，用于接收数据及模式信号；所述处理模块，用于由所述接收模块接收的数据中获取有效数据；所述输出模块，用于由预存的多个转换模式中确定出与所述模式信号对应的转换模式，并将所述有效数据按照确定出的转换模式进行排列及输出。本申请中在数据转换系统中预先存储有多个转换模式，从而在实现数据转换时能够根据系统接收的模式信号确定出对应的转换模式，并按照该转换模式实现有效数据的排列及输出，可见，本申请提供的数据转换系统可以完成与多个转换模式分别对应的数据转换，增强了数据转换通用性。

Description

一种数据转换系统

技术领域

本发明涉及数据转换技术领域，更具体地说，涉及一种数据转换系统。

背景技术

随着科技的日新月异，企业信息化程度不断地提高，数据库技术也在迅速发展，其广泛的应用使得信息数据的数量与日俱增；在当今信息时代，数据的存储和检索显得尤为重要。数据的接收、存储、输出有很多种，处理好各种数据的格式之间的转换，才能适应社会的发展。

所谓数据转换，就是将一种数据格式转换成另外一种数据格式，即不同格式的数据进行转换，使得数据充分的共享。数据转换中常见的有对数据排版格式的转换，现有技术中实现数据排版格式转换的数据转换系统通常均设置一种排版格式转换模式，无法在需要时对数据实现不同排版格式的转换。

综上所述，现有技术中实现数据排版格式转换的技术方案存在转换模式单一的问题。

发明内容

本发明的目的是提供一种数据转换系统，以解决现有技术中实现数据排版格式转换的技术方案存在的转换模式单一的问题。

为了实现上述目的，本发明提供如下技术方案：

一种数据转换系统，包括接收模块、处理模块及输出模块，其中：

所述接收模块，用于接收数据及模式信号；

所述处理模块，用于由所述接收模块接收的数据中获取有效数据；

所述输出模块，用于由预存的多个转换模式中确定出与所述模式信号对应的转换模式，并将所述有效数据按照确定出的转换模式进行排列及输出。

优选的，所述接收模块包括接收单元、第一缓冲单元及第二缓冲单元，其中：

所述接收单元，用于：将当前接收的预设量的数据缓存至所述第一缓冲单元；指示所述第一缓冲单元将接收到的预设量的数据发送至所述处理模块，并在所述第一缓冲单元将接收到的预设量的数据发送至所述处理模块的过程中、将当前接收的预设量的数据缓存至所述第二缓冲单元；指示所述第二缓冲单元将接收到的预设量的数据发送至所述处理模块，并在所述第二缓冲单元将接收到的预设量的数据发送至所述处理模块的过程中、返回执行将当前接收的预设量的数据缓存至第一缓冲单元的步骤，直至接收完毕需要接收的数据为止；

所述第一缓冲单元及所述第二缓冲单元均用于在所述接收单元的控制下实现对应数据的缓存及发送。

优选的，所述处理模块包括处理单元，所述处理单元用于：确定所述接收模块接收的数据中对应判别标志位为有效值的数据为有效数据。

优选的，所述处理单元包括处理子单元、第三缓冲单元及第四缓冲单元，其中：

所述处理子单元，用于：将确定出的有效数据交替缓存至所述第三缓冲单元及所述第四缓冲单元；

所述第三缓冲单元及所述第四缓冲单元均用于在所述处理子单元的控制下实现对应数据的缓存。

优选的，所述输出模块包括输出单元、输出端口，其中：

所述输出单元，用于：如果所述模式信号对应第一类转换模式，则将所述第三缓冲单元及所述第四缓冲单元的数据、按照缓冲单元与输出端口一一对应的关系发送至两个所述输出端口进行输出；如果所述模式信号对应第二类转换模式，则将所述第三缓冲单元及所述第四缓冲单元的数据交替发送至三个所述输出端口进行输出；

所述输出端口，用于接收所述输出单元发送的数据并输出。

优选的，所述输出模块还包括时钟单元，所述时钟单元用于：控制所述输出模块输出数据时、每相邻两个输出的数据之间的时间间隔为与所述模式信号对应的时间间隔。

优选的，所述输出模块还包括有效指示单元，所述有效指示单元用于：在所述输出模块输出有效数据的过程中输出第一预设值的电平，在除所述输出模块输出有效数据的过程之外的其他时间输出第二预设值的电平。

优选的，还包括重置模块，所述重置模块用于：接收重置信号，并对所述数据转换系统实现对应的重置操作。

优选的，所述数据转换系统基于FPGA实现。

本发明提供的一种数据转换系统，包括接收模块、处理模块及输出模块，其中：所述接收模块，用于接收数据及模式信号；所述处理模块，用于由所述接收模块接收的数据中获取有效数据；所述输出模块，用于由预存的多个转换模式中确定出与所述模式信号对应的转换模式，并将所述有效数据按照确定出的转换模式进行排列及输出。本发明公开的技术方案中，接收模块接收需要实现数据转换的数据及需要实现的转换模式对应模式信号，处理模块由接收模块接收的数据中确定出有效数据，输出模块确定出预存的多个转换模式中与模式信号对应的转换模式并按照该转换模式对有效数据进行排列及输出，从而实现有效数据的数据转换。本申请中在数据转换系统中预先存储有多个转换模式，从而在实现数据转换时能够根据系统接收的模式信号确定出对应的转换模式，并按照该转换模式实现有效数据的排列及输出，可见，本申请提供的数据转换系统可以完成与多个转换模式分别对应的数据转换，增强了数据转换通用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种数据转换系统的结构示意图；

图2为本发明实施例提供的一种数据转换系统中一组数据的传输示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，其示出了本发明实施例提供的一种数据转换系统的结构示意图，可以包括接收模块11、处理模块12及输出模块13，其中：

接收模块11，用于接收数据及模式信号；

处理模块12，用于由接收模块11接收的数据中获取有效数据；

输出模块13，用于由预存的多个转换模式中确定出与模式信号对应的转换模式，并将有效数据按照确定出的转换模式进行排列及输出。

发送端向数据转换系统发送需要转换排版格式的数据可以是采用串行方式不间断的发送，对应的接收模块接收发送端发送的数据，这些数据包括有效数据和无效数据；而模式信号为控制输出模块按照所需排版模式对有效数据进行数据转换的信号，可以由发送端发送，也可以为其他控制端发送，均在本发明的保护范围之内。接收模块接收模式信号及包括有效数据及无效数据的数据后，处理模块由这些数据中确定出有效数据，输出模块分别由接收模块及处理模块获取模式信号及确定出的有效数据，并确定出预存的多个转换模式中与模式信号对应的转换模式，进而将有效数据按照该转换模式对有效数据进行排列及输出，从而实现数据的转换。其中，输出模块中可以预先存储有多个转换模式，由此可以根据实际需要发送与所需实现的转换模式对应的模式信号给接收模块，进而输出模块则可以确定出与模式信号对应转换模式并按照该转换模式实现数据转换，从而可以根据实际需要完成不同转换模式的数据转换。

本发明公开的技术方案中，接收模块接收需要实现数据转换的数据及需要实现的转换模式对应模式信号，处理模块由接收模块接收的数据中确定出有效数据，输出模块确定出预存的多个转换模式中与模式信号对应的转换模式并按照该转换模式对有效数据进行排列及输出，从而实现有效数据的数据转换。本申请中在数据转换系统中预先存储有多个转换模式，从而在实现数据转换时能够根据系统接收的模式信号确定出对应的转换模式，并按照该转换模式实现有效数据的排列及输出，可见，本申请提供的数据转换系统可以完成与多个转换模式分别对应的数据转换，增强了数据转换通用性。

另外本申请中使用接收模块、处理模块及输出模块实现数据转换，从而使用了流水线完成数据转换，相比于用同一模块实现具有不同动作可并行实现、动作执行速度较快、动作执行效率较高的优点。另外需要说明的是，可以设置有流程标志位，分别对应接收模块、处理模块及输出模块，由此每个模块完成需完成的操作后设置该模块的流程标志位为已完成对应操作的值，否则则为未完成对应操作的值，以使得其他终端能够基于该流程标志位确定各个模块的工作情况。

本发明实施例提供的一种数据转换系统，接收模块可以包括接收单元、第一缓冲单元及第二缓冲单元，其中：

接收单元，用于：将当前接收的预设量的数据缓存至第一缓冲单元；指示第一缓冲单元将接收到的预设量的数据发送至处理模块，并在第一缓冲单元将接收到的预设量的数据发送至处理模块的过程中、将当前接收的预设量的数据缓存至第二缓冲单元；指示第二缓冲单元将接收到的预设量的数据发送至处理模块，并在第二缓冲单元将接收到的预设量的数据发送至处理模块的过程中、返回执行将当前接收的预设量的数据缓存至第一缓冲单元的步骤，直至接收完毕需要接收的数据为止；

第一缓冲单元及第二缓冲单元均用于在接收单元的控制下实现对应数据的缓存及发送。

其中预设量可以根据实际需要进行设定。在数据的接收模块设置接收单元、第一缓冲单元及第二缓冲单元，由此通过这三个单元按节拍、相互配合的操作，将经过缓存的数据流没有停顿地送到处理模块。如果把实现乒乓操作的模块当作一个整体，站在这个模块的两端看数据，输入的数据流和输出的数据流都是连续不断的，没有任何停顿，因此非常适合对数据流进行流水线式处理。因此本申请中将乒乓操作应用于流水线式算法，完成数据的无缝缓冲与处理，大大提高了数据处理速度。需要说明的是，第一缓冲单元及第二缓冲单元可以采用双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等，均在本发明的保护范围之内。另外接收单元可以设置有第一转换标志位，第一转换标志位具有两个值、这两个值分别与第一缓冲单元及第二缓冲单元对应，每次接收单元完成一次数据缓存则第一转换标志位的值随之改变，从而接收单元能够基于标志位的值确定此次应将数据缓存至第一缓冲单元及第二缓冲单元中的哪个缓冲单元。

本发明实施例提供的一种数据转换系统，处理模块可以包括处理单元，处理单元用于：确定接收模块接收的数据中对应判别标志位为有效值的数据为有效数据。

每个数据中包括对应的表示该数据是否为有效数据的判别标志位，如果任一数据中包括的该判别标志位为预先根据实际需要设定的有效值，则确定该数据为有效数据，否则则确定该数据为无效数据，并且将有效数据缓存，无效数据舍弃，从而通过判别标志位快速方便的确定出有效数据。

本发明实施例提供的一种数据转换系统，处理单元可以包括处理子单元、第三缓冲单元及第四缓冲单元，其中：

处理子单元，用于：将确定出的有效数据交替缓存至第三缓冲单元及第四缓冲单元；

第三缓冲单元及第四缓冲单元均用于在处理子单元的控制下实现对应数据的缓存。

需要说明的是，处理子单元将确定出的有效数据交替缓存至第三缓冲单元及第四缓冲单元即为：处理单元将当前确定出的有效数据缓存至第三缓冲单元，然后处理单元将当前确定出的有效数据缓存至第四缓冲单元，然后处理单元将当前确定出的有效数据缓存至第三缓冲单元，以此类推。另外当确定出的与模式信号对应转换模式为按照先入先出原则输出有效数据时，则可以在将有效数据缓存至第四缓冲单元的过程中指示第三缓冲单元将接收到的有效数据发送至接收模块，在将有效数据缓存至第三缓冲单元的过程中指示第四缓冲单元将接收到的有效数据发送至接收模块，以通过乒乓操作使得接收模块实现数据输出，此时还可以利用先入先出队列代替第三缓冲单元及第四缓冲单元实现有效数据的缓存；而当确定出的与模式信号对应转换模式为按照先入后出原则输出有效数据时，则需要第三缓冲单元及第四缓冲单元缓存完毕全部有效数据后，由输出模块按照先入后出原则由第三缓冲单元及第四缓冲单元中获取有效数据并输出。由此，实现了有效数据的快速缓存。举例说明，共有720个有效数据，模式信号表示为MODE[1：0]，三个输出端口分别表示为DOUT_A、DOUT_B及DOUT_C，则可以有如下情况：

MODE[1：0]＝＝2’b00：

DOUT_A按顺序输出有效数据：DATA1，DATA3，...，DATA717,DATA719；

DOUT_B按顺序输出有效数据：DATA2，DATA4，...，DATA718,DATA720；

DOUT_C固定输出1’b0.

MODE[1：0]＝＝2’b01：

DOUT_A按顺序输出有效数据：DATA719，DATA717，...，DATA3，DATA1；

DOUT_B按顺序输出有效数据：DATA720，DATA718，...，DATA4，DATA2；

DOUT_C固定输出1’b0.

MODE[1：0]＝＝2’b10：

DOUT_A按顺序输出有效数据：DATA1，DATA4，...，DATA715,DATA718；

DOUT_B按顺序输出有效数据：DATA2，DATA5，...，DATA716,DATA719；

DOUT_C按顺序输出有效数据：DATA3，DATA6，...，DATA717,DATA720；

MODE[1：0]＝＝2’b11：

DOUT_A按顺序输出有效数据：DATA718，DATA715，....DATA4，DATA1；

DOUT_B按顺序输出有效数据：DATA719，DATA716，...，DATA5，DATA2；

DOUT_C按顺序输出有效数据：DATA720，DATA717，...，DATA6，DATA3。

本发明实施例提供的一种数据转换系统，输出模块可以包括输出单元、输出端口，其中：

输出单元，用于：如果模式信号对应第一类转换模式，则将第三缓冲单元及第四缓冲单元的数据、按照缓冲单元与输出端口一一对应的关系发送至两个输出端口进行输出；如果模式信号对应第二类转换模式，则将第三缓冲单元及第四缓冲单元的数据交替发送至三个输出端口进行输出；

输出端口，用于接收输出单元发送的数据并输出。

其中第一类转换模式对应将有效数据由两个端口输出，第二类转换模式对应将有效数据由三个端口输出，由此，当模式信号对应第一类转换模式时，可以将第三缓冲单元缓存的有效数据由第一个输出端口输出、第四缓冲单元缓存的有效数据由第二个输出端口输出；当模式信号对应第二类转换模式时，可以将第三缓冲单元及第四缓冲单元缓存的数据交替发送至三个输出端口并输出，具体来说，可以由六个状态机实现，一个循环过程如下：获取第三缓冲单元的有效数据并由第一个输出端口输出，然后获取第四缓冲单元的有效数据并由第二个端口输出，然后获取第三缓冲单元的有效数据并由第三个输出端口输出，然后获取第四缓冲单元的有效数据并由第一个输出端口输出，然后获取第三缓冲单元的有效数据并由第二个输出端口输出，然后获取第四缓冲单元的有效数据并由第三个输出端口输出。不断重复上述循环过程直至第三缓冲单元及第四缓冲单元中的有效数据输出完毕为止。其中上述循环过程中输出端口每次输出的有效数据为单位有效数据，具体可以为一个或者根据实际需要设置的有限数量个。从而根据不同转换模式实现数据的转换。

需要说明的是，输出端口的数量可以为3个，由此，当需要利用前两个输出端口实现有效数据的输出时，在前两个输出端口输出对应有效数据的过程中，第三个输出端口可以持续输出的无效预设值，以指示数据的接收端通过第三个输出端口输出无效预设值确定该端口输出的为无效数据，保证了接收端对数据的顺利接收。

本发明实施例提供的一种数据转换系统，输出模块还可以包括时钟单元，时钟单元用于：控制输出模块输出数据时、每相邻两个输出的数据之间的时间间隔为与模式信号对应的时间间隔。

输出模块可以设置有时钟单元，该时钟单元可以控制输出模块输出有效数据时每两个有效数据之间的时间间隔为与模式信号对应的时间间隔，由此能够按照实际需要控制有效数据的输出速度，使得数据的转换及输出更加灵活方便。

本发明实施例提供的一种数据转换系统，输出模块还可以包括有效指示单元，有效指示单元用于：在输出模块输出有效数据的过程中输出第一预设值的电平，在除输出模块输出有效数据的过程之外的其他时间输出第二预设值的电平。

另外需要说明的是为了使得数据的接收端获知输出模块是否正在输出有效数据，可以在有效数据的输出过程中由有效指示单元输出第一预设值的电平，其他时间则输出第二预设值的电平，由此保证了接收端对于数据的顺利接收。其中第一预设值和第二预设值的具体取值可以根据实际需要进行设定。

另外，接收模块还可以设置有计数器，通过该计数器实现对输出的有效数据的计数，以在该计数器确定输出的有效数据的个数为全部有效数据的个数后，确定完成对数据的转换及输出。

本发明实施例提供的一种数据转换系统，还可以包括重置模块，重置模块用于：接收重置信号，并对数据转换系统实现对应的重置操作。

当需要对数据转换系统实现对应重置操作时可以向重置模块输入重置信号，而对应的重置操作可以是将数据转换系统中包含的数据进行清零，从而实现了对于数据转换系统的灵活控制。举例来说，重置信号为1’b0时，重置模块实现对应重置操作，重置信号为1’b1时，重置模块不做任何控制、数据转换系统正常工作。

本发明实施例提供的一种数据转换系统，数据转换系统可以基于FPGA实现。

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物；它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。本申请中利用FPGA实现数据转换系统具有FPGA具有的对应优点。

需要说明的是，本申请中输出模块可以通过控制输出有效数据的同步时钟和接收数据的同步时钟一致，以使得接收数据的时间及输出数据的时间基本一致，且每组输出的有效数据连续、不间断。其中，以接收数据的同步时钟36MHz，输出有效数据的同步时钟为48MHz时钟的分频所得为例，可得如下式子：

720X 10X 1/36M＝360X 8X 1/48M X x解得x＝4；

720X 10X 1/36M＝240X 8X 1/48M X x，解得x＝6；

上式中的720表示此次数据转换共有720个有效数据，10表示一个数据里的十个位(包括两个判断位)，36M表示外部向接收模块输入数据对应的时钟频率，360表示并联输出时每个引脚(输出端口)输出的360个数据，8表示有效数据里的8位数据(无两个判断位)，48M表示外部48M时钟频率，x表示将48M时钟频率进行x分频；进而依靠奇数分频的思想对48M进行相应的x分频，以使得输出有效数据的同步时钟和接收数据的同步时钟一致。当然上述数字均可以根据实际需要改变，均在本发明的保护范围之内。

本申请中每组数据可以包含720个有效数据(8bit)和至少20个无效数据；在每一组的第一个有效数据前，输出连续10个1’b1，记作“特殊数据”，以指示接收模块开始接收有效数据；对8bit有效数据进行输出(具体可以是串行输出，有效数据可以包括MSB first及LSB last)，在每一个有效数据后面附加判别标志位，该判别标志位的值为1个1’b0和1个1’b1时表示对应数据为有效数据，而无效数据则可以用连续10个1’b0表示。当接收数据和输出数据的同步时钟一致时，一组数据的传输示意图可以如图2所示。

另外还可以用modelsim对本申请公开的上述技术方案进行仿真验证，且通过验证可以发现本申请提供的上述技术方案能够实现本发明实施例需要达到的有益效果。

本发明实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种数据转换系统，其特征在于，包括接收模块、处理模块及输出模块，其中：

所述接收模块，用于接收数据及模式信号；

所述处理模块，用于由所述接收模块接收的数据中获取有效数据；

所述输出模块，用于由预存的多个转换模式中确定出与所述模式信号对应的转换模式，并将所述有效数据按照确定出的转换模式进行排列及输出。

2.根据权利要求1所述的系统，其特征在于，所述接收模块包括接收单元、第一缓冲单元及第二缓冲单元，其中：

所述接收单元，用于：将当前接收的预设量的数据缓存至所述第一缓冲单元；指示所述第一缓冲单元将接收到的预设量的数据发送至所述处理模块，并在所述第一缓冲单元将接收到的预设量的数据发送至所述处理模块的过程中、将当前接收的预设量的数据缓存至所述第二缓冲单元；指示所述第二缓冲单元将接收到的预设量的数据发送至所述处理模块，并在所述第二缓冲单元将接收到的预设量的数据发送至所述处理模块的过程中、返回执行将当前接收的预设量的数据缓存至第一缓冲单元的步骤，直至接收完毕需要接收的数据为止；

所述第一缓冲单元及所述第二缓冲单元均用于在所述接收单元的控制下实现对应数据的缓存及发送。

3.根据权利要求1所述的系统，其特征在于，所述处理模块包括处理单元，所述处理单元用于：确定所述接收模块接收的数据中对应判别标志位为有效值的数据为有效数据。

4.根据权利要求3所述的系统，其特征在于，所述处理单元包括处理子单元、第三缓冲单元及第四缓冲单元，其中：

所述处理子单元，用于：将确定出的有效数据交替缓存至所述第三缓冲单元及所述第四缓冲单元；

所述第三缓冲单元及所述第四缓冲单元均用于在所述处理子单元的控制下实现对应数据的缓存。

5.根据权利要求4所述的系统，其特征在于，所述输出模块包括输出单元、输出端口，其中：

所述输出单元，用于：如果所述模式信号对应第一类转换模式，则将所述第三缓冲单元及所述第四缓冲单元的数据、按照缓冲单元与输出端口一一对应的关系发送至两个所述输出端口进行输出；如果所述模式信号对应第二类转换模式，则将所述第三缓冲单元及所述第四缓冲单元的数据交替发送至三个所述输出端口进行输出；

所述输出端口，用于接收所述输出单元发送的数据并输出。

6.根据权利要求1所述的系统，其特征在于，所述输出模块还包括时钟单元，所述时钟单元用于：控制所述输出模块输出数据时、每相邻两个输出的数据之间的时间间隔为与所述模式信号对应的时间间隔。

7.根据权利要求1所述的系统，其特征在于，所述输出模块还包括有效指示单元，所述有效指示单元用于：在所述输出模块输出有效数据的过程中输出第一预设值的电平，在除所述输出模块输出有效数据的过程之外的其他时间输出第二预设值的电平。

8.根据权利要求1所述的系统，其特征在于，还包括重置模块，所述重置模块用于：接收重置信号，并对所述数据转换系统实现对应的重置操作。

9.根据权利要求1所述的系统，其特征在于，所述数据转换系统基于FPGA实现。