CN110401424A - 运算放大器 - Google Patents

Abstract

一种运算放大器，包含输入级电路、负载级电路、输出级电路和控制电路。输入级电路用以接收第一输入信号及第二输入信号。负载级电路耦接至输入级电路，此负载级电路用以对第一输入信号及第二输入信号进行放大操作并产生第一控制信号及第二控制信号。输出级电路耦接至负载级电路，此输出级电路用以依据第一控制信号及第二控制信号产生输出信号。控制电路耦接至负载级电路与输出级电路，此控制电路用以调节第一控制信号与第二控制信号的电位。

Description

运算放大器

技术领域

本发明涉及一种运算放大器，且特别涉及一种可提升输出信号改变速度的运算放大器。

背景技术

运算放大器已广泛地应用在电子电路的设计上，其用以依据一组差分信号产生放大后的输出信号。举例而言，在显示装置的源极驱动器的设计上，可使用运算放大器作为输出缓冲器，其依据数据信号对显示面板中的负载进行充放电，以驱动显示面板中对应的像素单元。然而，对高分辨率的显示装置而言，显示面板中的每一像素的充放电时间更为短暂，且显示面板中的负载亦增加。若是运算放大器无法在有限的时间内将输出信号调节至预定电位，则将造成源极驱动器对显示面板的驱动能力下降，例如输出信号的波形异常而导致显示面板所显示的画面不正确等。

发明内容

本发明的目的是在于提供一种运算放大器，其可提升输出信号的改变速度，进而增加使用此运算放大器的电路的驱动能力。

根据本发明的上述目的，提出一种运算放大器，此运算放大器包含输入级电路、负载级电路、输出级电路和控制电路。输入级电路用以接收第一输入信号及第二输入信号。负载级电路耦接至输入级电路。

依据本发明的一或多个实施例，上述控制电路包含第一晶体管和第二晶体管。第一晶体管耦接至上述负载级电路的电流镜晶体管。第二晶体管耦接至第一晶体管与上述负载级电路的用以输出上述第一控制信号或上述第二控制信号的输出端。

依据本发明的一或多个实施例，上述第一晶体管与上述第二晶体管为P型金属氧化物半导体场效晶体管。

依据本发明的一或多个实施例，上述第一晶体管与上述第二晶体管为N型金属氧化物半导体场效晶体管。

依据本发明的一或多个实施例，上述控制电路包含第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管耦接至上述负载级电路的第一电流镜晶体管，此第一电流镜晶体管耦接至第一电压供应端。第二晶体管耦接至第一晶体管与上述负载级电路的用以输出上述第一控制信号的第一输出端。第三晶体管耦接至上述负载级电路的第二电流镜晶体管，此第二电流镜晶体管耦接至第二电压供应端。第四晶体管耦接至第三晶体管与上述负载级电路的用以输出上述第二控制信号的第二输出端。

依据本发明的一或多个实施例，上述控制电路包含第一电流源和第一开关，此第一电流源耦接至第一电压供应端，且此第一开关耦接至第一电流源与上述负载级电路的用以输出上述第一控制信号或上述第二控制信号的输出端。

依据本发明的一或多个实施例，上述控制电路包含第二电流源和第二开关，此第二电流源耦接至上述负载级电路的用以输出上述第一控制信号或上述第二控制信号的输出端，且此第二开关耦接至第二电流源与第二电压供应端。

依据本发明的一或多个实施例，上述控制电路包含第一电流源、第一开关、第二电流源和第二开关。第一电流源耦接至第一电压供应端。第一开关耦接至第一电流源与上述负载级电路的用以输出上述第一控制信号的第一输出端。第二电流源耦接至第二电压供应端。第二开关耦接至第二电流源与上述负载级电路的用以输出上述第二控制信号的第二输出端。

依据本发明的一或多个实施例，上述第一电流源与上述第二电流源分别包含第一晶体管与第二晶体管，此第一晶体管及此第二晶体管耦接至偏压电路，此偏压电路用以提供可变电压至第一晶体管及第二晶体管。

依据本发明的一或多个实施例，上述第一晶体管为P型金属氧化物半导体场效晶体管，且上述第二晶体管为N型金属氧化物半导体场效晶体管。

附图说明

为了更完整了解实施例及其优点，现参照结合说明书附图所做的下列描述，其中：

图1为依据本发明实施例的运算放大器的电路示意图；

图2为依据本发明实施例的判别单元的方框示意图；

图3为依据本发明实施例的显示装置的示意图；

图4为图3的显示装置的数据驱动器的示意图；

图5为图4的数据驱动器的缓冲放大器的示意图；

图6为依据本发明实施例与比较例产生的输出信号的波形图；

图7为依据本发明实施例的运算放大器的电路示意图；

图8为图7的控制单元的一示例；以及

图9为依据本发明实施例与比较例产生的输出信号的波形图。

附图标记说明：

100、300、OP(1)～OP(M) 运算放大器

110、310 输入级电路

120、320 负载级电路

130、330 输出级电路

140、340 控制电路

142、144、342、344 控制单元

150 电流镜控制信号产生单元

200 显示装置

210 显示面板

220 数据驱动器

222 移位暂存器

224 数据闩锁器

226 数字模拟转换器

228 缓冲放大器

230 扫描驱动器

240 时序控制器

350 分压电路

CLK1、CLK2 时钟信号

CM1、CM2 电流镜

CTRL1、CTRL2、VB1、VB2 控制信号

D 数据线

DATA 影像数据

DP1、DP2 差分对

DS(1)～DS(M) 数据驱动信号

GAMMA 伽玛电压信号

HDR 脉冲信号

HDR1、HDR2 电流镜控制信号

I1、I2 电流源

IA1、IA2 定电流源

M1～M22 晶体管

P 像素单元

P1、P2 输出端

RST、RSTB 重置信号

S 扫描线

SS(1)～SS(N) 扫描驱动信号

TG1、TG2 转移闸

T 开关单元

TP 同步控制信号

V(1)～V(M) 电压供应端

V_BIAS1、V_BIAS2 分压

V_DD、V_SS 电压供应端

V_IN1、V_IN2 输入信号

V_OUT 输出信号

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的发明概念，其可实施于各式各样的特定内容中。所讨论的特定实施例仅供说明，并非用以限定本发明的范围。

可被理解的是，虽然在本文可使用“第一”、“第二”、“第三”…等用语来描述各种元件、零件、区域和/或部分，但此些用语不应限制此些元件、零件、区域和/或部分。此些用语仅用以区别一元件、零件、区域和/或部分与另一元件、零件、区域和/或部分。

在本文中所使用的“耦接”一词，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”还可指二或多个元件相互操作或动作。

请参照图1，图1为依据本发明实施例的运算放大器100的电路示意图。运算放大器100可用于例如显示装置的数据驱动器中，以增加显示装置的数据驱动能力，但本发明实施例不限于此。如图1所示，运算放大器100包含输入级电路110、负载级电路120、输出级电路130和控制电路140。

在输入级电路110中，电流源I1耦接至电压供应端V_DD和差分对DP1，电流源I2耦接至电压供应端V_SS和差分对DP2。差分对DP1具有晶体管M1、M2，此些晶体管M1、M2均为P型金属氧化物半导体场效晶体管，其中晶体管M1、M2的源极均耦接至电流源I1，晶体管M1的栅极接收输入信号V_IN1，而晶体管M2的栅极接收输入信号V_IN2。差分对DP2具有晶体管M3、M4，此些晶体管M3、M4均为N型金属氧化物半导体场效晶体管，其中晶体管M3、M4的源极均耦接至电流源I2，晶体管M3的栅极接收输入信号V_IN1，而晶体管M4的栅极接收输入信号V_IN2。在本发明实施例中，电压供应端V_DD、V_SS分别为高电位供应端和低电位供应端。

在负载级电路120中，电流镜CM1耦接至电压供应端V_DD和输入级电路110中的差分对DP2，电流镜CM2耦接至电压供应端V_SS和输入级电路110中的差分对DP1，而转移闸TG1、TG2均耦接至电流镜CM1、CM2。电流镜CM1具有晶体管M5、M6，此些晶体管M5、M6均为P型金属氧化物半导体场效晶体管，其中晶体管M5、M6的源极均耦接至电压供应端V_DD，晶体管M5的栅极耦接至晶体管M6的栅极，晶体管M5的漏极耦接至晶体管M5的栅极和晶体管M3的漏极，而晶体管M6的漏极耦接至晶体管M4的漏极。电流镜CM2具有晶体管M7、M8，此些晶体管M7、M8均为N型金属氧化物半导体场效晶体管，其中晶体管M7、M8的源极均耦接至电压供应端V_SS，晶体管M7的栅极耦接至晶体管M8的栅极，晶体管M7的漏极耦接至晶体管M7的栅极和晶体管M1的漏极，而晶体管M8的漏极耦接至晶体管M2的漏极。转移闸TG1的两端点分别耦接晶体管M5、M7的漏极，且转移闸TG1具有晶体管M9、M10，此些晶体管M9、M10分别为P型金属氧化物半导体场效晶体管和N型金属氧化物半导体场效晶体管，其中晶体管M9的源极和晶体管M10的漏极耦接至转移闸TG1的一端点，晶体管M9的漏极和晶体管M10的源极耦接至转移闸TG1的另一端点，而晶体管M9、M10的栅极分别接收控制信号VB1、VB2。转移闸TG2的两端点分别耦接晶体管M6、M8的漏极，且转移闸TG2具有晶体管M11、M12，此些晶体管M11、M12分别为P型金属氧化物半导体场效晶体管和N型金属氧化物半导体场效晶体管，其中晶体管M11的源极和晶体管M12的漏极耦接至转移闸TG2的一端点，晶体管M11的漏极和晶体管M12的源极耦接至转移闸TG2的另一端点，而晶体管M11、M12的栅极分别接收控制信号VB1、VB2。

输出级电路130具有晶体管M13、M14，此些晶体管M13、M14分别为P型金属氧化物半导体场效晶体管和N型金属氧化物半导体场效晶体管，其中晶体管M13、M14的源极分别耦接至电压供应端V_DD、V_SS，晶体管M13、M14的栅极分别耦接至负载级电路120的输出端P1、P2，而晶体管M13的漏极耦接至晶体管M14的漏极且用以提供输出信号V_OUT。输出信号V_OUT为输入级电路110的输入信号V_IN1，即输出级电路130的输出端耦接至输入级电路110的用以接收输入信号V_IN1的输入端。

控制电路140包含控制单元142、144。在控制单元142中，晶体管M15、M16均为P型金属氧化物半导体场效晶体管，其中晶体管M15的源极耦接至电压供应端V_DD，晶体管M15的栅极耦接至晶体管M5、M6的栅极，晶体管M16的源极耦接至晶体管M15的漏极，晶体管M16的栅极用以接收电流镜控制信号HDR1，而晶体管M16的漏极耦接至负载级电路120的输出端P1。在控制单元144中，晶体管M17、M18均为N型金属氧化物半导体场效晶体管，其中晶体管M17的源极耦接至电压供应端V_SS，晶体管M17的栅极耦接至晶体管M7、M8的栅极，晶体管M18的源极耦接至晶体管M17的漏极，晶体管M18的栅极用以接收电流镜控制信号HDR2，而晶体管M18的漏极耦接至负载级电路120的输出端P2。

以下说明控制电路140的操作。在输入信号V_IN2的电位等于输出信号V_OUT的电位的情形下，电流镜控制信号HDR1、HDR2分别为高电位和低电位，使得晶体管M16、M18均处于关断状态，以避免额外的电力消耗。当输入信号V_IN2的电位降低至低于输出信号V_OUT的电位时，电流镜控制信号HDR1由高电位降为低电位，以导通晶体管M16，且电流镜控制信号HDR2维持在低电位。因晶体管M16导通的关系，额外的电流经过控制单元142至负载级电路120的输出端P1，以加快控制信号CTRL1从低电位上升至高电位的速度。如此一来，晶体管M13提早进入关断状态，使得输出信号V_OUT的电位可以快速下降。经过一段时间后，电流镜控制信号HDR1再由低电位升为高电位。在输出信号V_OUT放电完成后，输入信号V_IN2的电位等于输出信号V_OUT的电位。相对地，当输入信号V_IN2的电位升高至高于输出信号V_OUT的电位时，则电流镜控制信号HDR2由低电位升为高电位，以导通晶体管M18，且电流镜控制信号HDR1维持高低电位。因晶体管M18导通的关系，额外的电流经过控制单元144至负载级电路120的输出端P2，以加快控制信号CTRL2从高电位下降至低电位的速度。如此一来，晶体管M14提早进入关断状态，使得输出信号V_OUT的电位可以快速上升。经过一段时间后，电流镜控制信号HDR2再由高电位降为低电位。在输出信号V_OUT充电完成后，输入信号V_IN2的电位等于输出信号V_OUT的电位。

在一些实施例中，如图2所示，运算放大器100还包含电流镜控制信号产生单元150，其用以依据输入信号V_IN1、V_IN2和脉冲信号HDR产生电流镜控制信号HDR1、HDR2。电流镜控制信号产生单元150。详细而言，当输入信号V_IN2的电位低于输入信号V_IN1的电位时，电流镜控制信号HDR1依据脉冲信号HDR在特定时间由高电位降为低电位，且在经过电位切换周期后由低电位升为高电位，而电流镜控制信号HDR2维持在低电位。相对地，当输入信号V_IN2的电位高于输入信号V_IN1的电位时，电流镜控制信号HDR2依据脉冲信号HDR在特定时间由低电位升为高电位，且在经过电位切换周期后由高电位降为低电位，而电流镜控制信号HDR1维持在高电位。

请参照图3，其为本发明实施例的显示装置200的示意图。显示装置200包含显示面板210、数据驱动器220、扫描驱动器230和时序控制电路240。显示面板210可以是薄膜晶体管液晶显示面板(TFT-LCD)，但不限于此。显示面板210包含多个像素单元P、多个数据线D和多个扫描线S。在显示面板210中，所有像素单元P形成M行和N列的矩阵。每一像素单元P包含开关单元T，其是由一条数据线D和一条扫描线S所驱动，以在一特定时间区间开启，使得像素单元P可显示对应的灰阶。数据驱动器220用以产生数据驱动信号DS(1)～DS(M)，其分别用于驱动各数据线D，以将灰阶数据传送到每一行的像素单元P。扫描驱动器230用以产生扫描驱动信号SS(1)～SS(N)来驱动各扫描线S，以控制每一列的像素单元P中开关单元T的开关状态。在一特定时间区间内，开关单元T的开关状态为开启，使像素单元P显示对应灰阶。利用视觉暂留的原理，人眼可看到完整的显示画面。时序控制电路240提供时钟信号(时脉信号)CLK1至扫描驱动器230，以控制扫描驱动器230按序驱动显示面板210的各扫描线S，并提供影像数据DATA和时钟信号CLK2至数据驱动器220，以控制数据驱动器220于各扫描线S按序被驱动时，送入相对应的影像数据至显示面板210的各数据线D。

图4为图3的数据驱动器220的示意图。数据驱动器220包含移位暂存器222、数据闩锁器224、数字模拟转换器226和缓冲放大器228。移位暂存器222具有M级电路，其用以依据时钟信号CLK2产生分别对应各数据线D的脉冲信号。数据闩锁器224接收影像数据DATA和同步控制信号TP，以将影像数据DATA与同步控制信号TP同步。数字模拟转换器226可使用伽玛电压信号GAMMA将数字形式的影像数据DATA转换为模拟形式的电压信号VD(1)～VD(M)。缓冲放大器228用以缓冲电压信号VD(1)～VD(M)而产生数据驱动信号DS(1)～DS(M)，并放大对各数据线D的驱动能力。

图5为图4的缓冲放大器228的示意图。缓冲放大器228包含多个运算放大器OP(1)～OP(M)，其正输入端分别输入电压信号VD(1)～VD(M)，且其输出端分别输出数据驱动信号DS(1)～DS(M)并分别耦接至其负输入端。在一些实施例中，每一运算放大器OP(1)～OP(M)的电路可与图1的运算放大器100相同。举例而言，运算放大器OP(1)的正输入端和输出端分别对应运算放大器100的用以接收输入信号V_IN1的输入端和用以提供输出信号V_OUT的输出端。此外，控制信号VB1、VB2输入至每一运算放大器OP(1)～OP(M)。

图6为本发明实施例与比较例的运算放大器应用在显示装置中的输出信号波形图，其中本发明实施例的运算放大器为图1的运算放大器100，而比较例的运算放大器为图1的运算放大器100但不包含控制电路140。在输出信号V_OUT的栏位中，实线波形为本发明实施例的运算放大器的输出信号的波形，而虚线波形为比较例的运算放大器的输出信号的波形。由图6可知，在对显示面板进行驱动的同步控制信号TP的脉冲后，且在运算放大器的输出信号改变的情形下，相较于比较例的运算放大器，本发明实施例的运算放大器可显著缩短输出信号由高电位降为低电位以及由低电位升为高电位的所需时间。此外，本发明实施例的运算放大器应用在显示装置上亦可有效减少驱动信号的充电及放电时间，故其亦具有降低电力消耗的优点。

请参照图7，图7为依据本发明实施例的运算放大器300的电路示意图。如图7所示，运算放大器300包含输入级电路310、负载级电路320、输出级电路330和控制电路340。输入级电路310、负载级电路320和输出级电路330分别与运算放大器100的输入级电路110、负载级电路120和输出级电路130相同，故相关说明请参照先前段落，在此不赘述。

控制电路340包含控制单元342、344。在控制单元342中，定电流源IA1的两端分别耦接至电压供应端V_DD和开关SW1的一端，而开关SW1的另一端耦接至负载级电路320的输出端P1。在控制单元344中，定电流源IA2的两端分别耦接至电压供应端V_SS和开关SW2的一端，而开关SW2的另一端耦接至负载级电路320的输出端P2。

图8例示控制单元342、344的一种实施方式。在图8中，晶体管M19～M22分别代表图4的定电流源IA1、开关SW1、定电流源IA2和开关SW2，其中晶体管M19、M20均为P型金属氧化物半导体场效晶体管，而晶体管M21、M22均为N型金属氧化物半导体场效晶体管。晶体管M19的源极耦接至电压供应端V_DD，而晶体管M19的栅极耦接至分压电路350。晶体管M20的源极耦接至晶体管M19的漏极，晶体管M20的栅极用以接收重置信号RSTB，而晶体管M20的漏极耦接至负载级电路320的输出端P1。晶体管M21的源极耦接至电压供应端V_SS，而晶体管M21的栅极耦接至分压电路350。晶体管M22的源极耦接至晶体管M21的漏极，晶体管M22的栅极用以接收重置信号RST，而晶体管M22的漏极耦接至负载级电路320的输出端P2。分压电路350用以提供分压V_BIAS1、V_BIAS2至晶体管M19、M21的栅极，使得控制单元342、344可分别在晶体管M20、M22导通时提供固定电流，以分别调节控制信号CTRL1、CTRL2的电位。

具体而言，重置信号RST、RSTB分别为高电位信号和低电位信号；当输入信号V_IN2的电位低于输入信号V_IN1的电位时，重置信号RSTB产生低电位的脉冲，使得控制单元342在此脉冲期间提供电流，以增加控制信号CTRL1的电位下降速度。相对地，当输入信号V_IN2的电位高于输入信号V_IN1的电位时，重置信号RST产生高电位的脉冲，使得控制单元344在此脉冲期间提供电流，以增加控制信号CTRL2的电位上升速度。

请回到图5。在一些实施例中，每一运算放大器OP(1)～OP(M)的电路可与图7的运算放大器300相同。举例而言，运算放大器OP(1)的正输入端和输出端分别对应运算放大器300的用以接收输入信号V_IN1的输入端和用以提供输出信号V_OUT的输出端。此外，控制信号VB1、VB2输入至每一运算放大器OP(1)～OP(M)。

图9为本发明实施例与比较例的运算放大器应用在显示装置中的输出信号波形图，其中本发明实施例的运算放大器为图7的运算放大器300，其控制单元342、344如图8所示，而比较例的运算放大器为图7的运算放大器300但不包含控制电路340。在输出信号V_OUT的栏位中，实线波形为本发明实施例的运算放大器的输出信号的波形，而虚线波形为比较例的运算放大器的输出信号的波形。由图9可知，在对显示面板进行驱动的同步控制信号TP的脉冲后，且在运算放大器的输出信号改变的情形下，相较于比较例的运算放大器，本发明实施例的运算放大器可先在同步控制信号TP的脉冲期间预先调节控制信号CTRL1或控制信号CTRL2的电位并增加控制信号CTRL1的电位下降速度或控制信号CTRL2的电位上升速度，故可在同步控制信号TP的脉冲后显著缩短输出信号由高电位降为低电位以及由低电位升为高电位的所需时间。此外，本发明实施例的运算放大器应用在显示装置上亦可有效减少驱动信号的充电及放电时间，故其亦具有降低电力消耗的优点。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种运算放大器，包含：

一输入级电路，用以接收一第一输入信号及一第二输入信号；

一负载级电路，耦接至该输入级电路，该负载级电路用以对该第一输入信号及该第二输入信号进行放大操作并产生一第一控制信号及一第二控制信号；

一输出级电路，耦接至该负载级电路，该输出级电路用以依据该第一控制信号及该第二控制信号产生一输出信号；以及

一控制电路，耦接至该负载级电路与该输出级电路，该控制电路用以调节该第一控制信号与该第二控制信号的电位。

2.如权利要求1所述的运算放大器，其中该控制电路包含：

一第一晶体管，耦接至该负载级电路的一电流镜晶体管；以及

一第二晶体管，耦接至该第一晶体管与该负载级电路的用以输出该第一控制信号或该第二控制信号的一输出端。

3.如权利要求2所述的运算放大器，其中该第一晶体管与该第二晶体管是P型金属氧化物半导体场效晶体管。

4.如权利要求2所述的运算放大器，其中该第一晶体管与该第二晶体管是N型金属氧化物半导体场效晶体管。

5.如权利要求1所述的运算放大器，其中该控制电路包含：

一第一晶体管，耦接至该负载级电路的一第一电流镜晶体管，该第一电流镜晶体管耦接至一第一电压供应端；

一第二晶体管，耦接至该第一晶体管与该负载级电路的用以输出该第一控制信号的一第一输出端；

一第三晶体管，耦接至该负载级电路的一第二电流镜晶体管，该第二电流镜晶体管耦接至一第二电压供应端；以及

一第四晶体管，耦接至该第三晶体管与该负载级电路的用以输出该第二控制信号的一第二输出端。

6.如权利要求1所述的运算放大器，其中该控制电路包含：

一第一电流源，耦接至一第一电压供应端；以及

一第一开关，耦接至该第一电流源与该负载级电路的用以输出该第一控制信号或该第二控制信号的一输出端。

7.如权利要求1所述的运算放大器，其中该控制电路包含：

一第二电流源，耦接至该负载级电路的用以输出该第一控制信号或该第二控制信号的一输出端；以及

一第二开关，耦接至该第二电流源与一第二电压供应端。

8.如权利要求1所述的运算放大器，其中该控制电路包含：

一第一电流源，耦接至一第一电压供应端；

一第一开关，耦接至该第一电流源与该负载级电路的用以输出该第一控制信号的一第一输出端；

一第二电流源，耦接至一第二电压供应端；以及

一第二开关，耦接至该第二电流源与该负载级电路的用以输出该第二控制信号的一第二输出端。

9.如权利要求8所述的运算放大器，其中该第一电流源与该第二电流源分别包含一第一晶体管与一第二晶体管，该第一晶体管及该第二晶体管耦接至一偏压电路，该偏压电路用以提供可变电压至该第一晶体管及该第二晶体管。

10.如权利要求9所述的运算放大器，其中该第一晶体管是P型金属氧化物半导体场效晶体管，且该第二晶体管是N型金属氧化物半导体场效晶体管。