CN110398879A - Opc修正程序的mrc取值方法 - Google Patents
Opc修正程序的mrc取值方法 Download PDFInfo
- Publication number
- CN110398879A CN110398879A CN201910678510.7A CN201910678510A CN110398879A CN 110398879 A CN110398879 A CN 110398879A CN 201910678510 A CN201910678510 A CN 201910678510A CN 110398879 A CN110398879 A CN 110398879A
- Authority
- CN
- China
- Prior art keywords
- value
- dimension
- resolution chart
- dimensional
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供了一种OPC修正程序的MRC取值方法，包括：提供集成电路版图、符合掩膜版制作精度的第一最小尺寸、符合集成电路版图的设计规则的第二最小尺寸以及收敛性条件；设定至少一组测试图形，每一测试图形均具有一组第三尺寸的值；筛选出每一组测试图形中进行光刻后可量测尺寸数据、且量测到的尺寸数据满足收敛性条件的目标测试图形，将其第三尺寸的值中的最小值作为第四尺寸的值；将所有第四尺寸的值中的较小值与第一最小尺寸的值对比，选择其中的较大者作为MRC值。所述MRC取值方法在掩膜制造厂商提供的MRC值的基础上引入对实际产品进行量测和模拟的数据，使最终得到的MRC取值满足掩膜版制造精度，具有较好的收敛性，且在可以曝光的图形范围内。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种OPC修正程序的MRC取值方法。
背景技术
随着半导体行业的发展，人们对芯片的性能与能耗要求越来越苛刻，要想获得更小面积、更高性能以及更低能耗的芯片，就需要进一步减小芯片上各图形大小及各图形之间的间距，间距的降低会导致版图上的某些图形之间的设计距离小于光的波长。因此需要在版图刻印在掩膜版上之前对版图进行修正，防止在光刻过程中产生光学邻近效应(Optical Proximity Effect，OPE)，避免刻印在芯片上的图形与设计不一致而产生图形失真。
为了避免光学邻近效应而对版图进行修正的技术为光学邻近修正(OpticalProximity Correction，OPC)技术。在OPC修正程序中，需要进行掩膜尺寸检查(Mask Manufacturing Rule Check)，以保证最终图形收敛性及掩膜版制作精度。通常是根据设定的掩膜规则值(Mask Rule Constraints，MRC)(包括线宽值和间距值)对经过OPC修正的掩膜版图形的线宽和间距进行检查。
针对不同图形，MRC的取值规则也应不同。掩膜版制作厂商(Mask Shop)通常根据工艺水平会提供一由掩模版制作工艺决定的MRC值，在进行OPC修正时，若MRC取值小于掩膜版制作厂商给出的MRC值，则制作掩膜版时将不能保证其图形制作精度，最终光刻图形的形貌也会受到影响；若MRC取值过大，图形的收敛性及程序运行效率均会受到影响。
目前通用的方法是依据掩膜版制作厂商给出的MRC值来设定OPC修正程序中的MRC取值，以保证掩膜版制造时的图形制作精度，这对于大节点产品来说是可以的。但对于更小节点(例如65nm工艺节点下的NOR产品)的集成电路(IC)产品来说，版图设计和OPC修正程序越来越变得复杂，OPC修正程序中MRC取值若仅仅依据掩膜版制作厂商给出的MRC值进行计算，会影响OPC最终修正模拟结果，并使得最终刻印到晶圆上的图形收敛性不符合要求，刻印图形的尺寸不符合设计尺寸；若仅依据产品的设计尺寸来设定MRC值，MRC值可能过小，虽然最终刻印到晶圆上的图形具有良好的收敛性，但掩膜版厂商可能无法保证掩膜版的制作精度。
发明内容
本发明提供了一种OPC修正程序的MRC取值方法，以较好地兼顾掩膜版的制作精度和相关半导体产品的设计尺寸。
本发明提供的OPC修正程序的MRC取值方法包括：
提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件；
根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值；
对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值；以及
将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。
可选的，所述第一最小尺寸包括第一最小线宽以及第一最小间距；所述第二最小尺寸包括第二最小线宽以及第二最小间距；所述测试图形的第三尺寸包括第三线宽以及第三间距；所述第四尺寸包括第四线宽以及第四间距。
可选的，所述集成电路版图中要进行OPC修正的图形包括一维图形和/或二维图形；在设定所述测试图形的步骤中，所述一维图形对应于一维测试图形，所述二维图形对应于二维测试图形。
可选的，所述一维图形包括线宽和间距分别大于或等于所述第二最小线宽和第二最小间距的图形，所述一维图形还包括线宽和间距分别在所述第二最小线宽和第二最小间距中任意一个的偏离下限内的图形。
可选的，获得与所述一维图形对应的第四尺寸的值的方法为：
设定与所述一维图形对应的两组一维测试图形，分别为第一组一维测试图形和第二组一维测试图形；
设定第一组一维测试图形的第三线宽和第三间距之和为第二最小尺寸中第二最小线宽和第二最小间距的和，调整所述第三线宽的值，并进行光刻，得到第一一维刻印图形，筛选出第一一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第一一维目标刻印图形，反向筛选出第一组一维测试图形中对应所述第一一维目标刻印图形的的第一一维目标测试图形，对第一组一维测试图形中第一一维目标测试图形的第三线宽进行比较，得到第一组一维测试图形中第一一维目标测试图形对应的第三线宽的最小值，作为第四线宽的值；以及
设定第二组一维测试图形的第三线宽为所述第二最小线宽，调整所述第三间距的值，并进行光刻，得到第二一维刻印图形，筛选出第二一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第二一维目标刻印图形，反向筛选出第二组一维测试图形中对应所述第二一维目标刻印图形的的第二一维目标测试图形，对第二组一维测试图形中第二一维目标测试图形的第三间距进行比较，得到第二组一维测试图形中第二一维目标测试图形对应的第三间距的最小值，作为第四间距的值。
可选的，所述二维图形包括第一二维图形和/或第二二维图形，所述第一二维图形具有经光刻工艺由相对间隙限定的线宽会变大的线条，所述第二二维图形具有经光刻工艺间距会变大的两个线端。
可选的，获得与所述第一二维图形对应的所述第四尺寸中第四线宽的值的方法为：
设定一组与所述第一二维图形对应的第一二维测试图形，所述第一二维测试图形为对所述第一二维图形执行模拟OPC修正后的图形，所述第一二维测试图形的第三线宽的值为所述第一二维图形中的由所述相对间隙限定的线条的线宽经过所述模拟OPC修正后的值；以及
设定所述第一二维测试图形的第三间距为所述第一最小间距，调整所述模拟OPC修正的参数以变化所述第三线宽的值，并进行模拟光刻，得到第一二维刻印图形，筛选出第一二维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第一二维目标刻印图形，反向筛选出对应所述第一二维目标刻印图形的的第一二维目标测试图形，对第一二维目标测试图形的第三线宽进行比较，得到第一二维目标测试图形对应的第三线宽的最小值，作为第四线宽的值。
可选的，获得与所述第二二维图形对应的所述第四尺寸中第四间距的值的方法为：
设定一组与所述第二二维图形对应的第二二维测试图形；以及
设定所述第二二维测试图形的第三线宽为所述第一最小线宽，调整所述第三间距的值，并进行光刻，得到第二二维刻印图形，筛选出第二二维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第二二维目标刻印图形，反向筛选出对应所述第二二维目标刻印图形的的第二二维目标测试图形，对第二二维目标测试图形的第三间距进行比较，得到第二二维目标测试图形对应的第三间距的最小值，作为第四间距的值。
可选的，所述集成电路版图包括有源层版图、栅极层版图、金属互联层版图或通孔层版图。
可选的，所述OPC修正程序的MRC取值方法应用于65nm工艺节点下的NOR产品；所述集成电路版图为有源层版图，所述收敛性条件为一维图形对应的版图边缘位置误差小于或等于版图最小精度的2倍，二维图形对应的版图边缘位置误差小于或等于第二最小线宽的2％。
本发明提供的OPC修正程序的MRC取值方法包括：提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件；根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值；对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值；以及将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。本发明提供的OPC修正程序的MRC取值方法在掩膜制造厂商提供的MRC值的基础上引入对实际产品进行量测和模拟的数据，使最终得到的MRC取值既满足掩膜版制造精度，又具有较好的收敛性，且在可以曝光的图形范围内。
附图说明
图1为本发明实施例提供的OPC修正程序的MRC取值方法的流程示意图。
图2为本发明实施例提供的集成电路版图中一维图形的示意图。
图3为本发明实施例提供的集成电路版图中第一二维图形的示意图。
图4为本发明实施例提供的集成电路版图中第二二维图形的示意图。
图5为本发明实施例中第一测试图形和第一刻印图形的示意图。
图6为本发明实施例中第二测试图形和第二刻印图形的示意图。
图7为本发明实施例中第三测试图形和第三刻印图形的示意图。
附图标号说明如下：
110-第一一维图形；120-第二一维图形；130-第三一维图形；210-第一二维图形；211-第一线条；220-第一测试图形；221-第一模拟线条；230-第一刻印图形；231-第一刻印线条；240-第二测试图形；241-第二模拟线条；250-第二刻印线条；251-第二刻印线条；260-第三测试图形；261-第三模拟线条；270-第三刻印图形；271-第三刻印线条；310-第二二维图形；311-第一图形；312-第二图形。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
正如背景技术中所述，目前OPC修正程序的MRC取值的通用的方法是依据掩膜版制作厂商给出的MRC值来设定OPC修正程序中的MRC取值，这对于大节点产品来说是可以的。但在实际产品出版过程中或者对于更小节点的产品来说，MRC取值若仅仅依据掩膜版制作厂商给出的MRC值，将影响OPC最终修正模拟结果，并使得最终刻印到晶圆上的图形收敛性不符合要求，刻印图形的尺寸不符合设计尺寸；然而，若仅依据产品的设计尺寸来设定MRC值，虽然最终刻印到晶圆上的图形具有良好的收敛性，但掩膜版厂商可能无法保证掩膜版的制作精度。
本发明实施例以65nm工艺节点下的NOR产品的有源层版图为例，提供了一种OPC修正程序的MRC取值方法，以兼顾掩膜版制作精度和产品设计尺寸。
图1为本发明实施例提供的OPC修正程序的MRC取值方法的流程示意图，如图1所示，本实施例提供的OPC修正程序的MRC取值方法包括：
步骤S1：提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件；
步骤S2：根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值；
步骤S3对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值；
步骤S4：将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。
本发明实施例中，所述集成电路版图可包括有源层版图、栅极层版图、金属互联层版图或通孔层版图等半导体产品版图。这些版图中的图形主要包括一维图形和二维图形，影响这些图形的刻印精度的参数例如包括这些图形的线宽(line)和间距(space)。图2为本发明实施例提供的集成电路版图中一维图形示意图。一维图形通常呈规则的矩形，在半导体产品中例如对应沟槽和通孔。图2示例性地给出了三个一维图形的示意图，分别是第一一维图形110、第二一维图形120以及第三一维图形130，若将第一一维图形110、第二一维图形120和第三一维图形130作为掩膜版图形进行光刻，其中，由于第一一维图形110和第二一维图形120之间的间距较小，曝光时可能会导致第一一维图形110和第二一维图形120过曝光；而第三一维图形130与其他一维图形之间距离较远，且第三一维图形130的线宽较小，可能导致第三一维图形130产生欠曝光。
二维图形通常指的是非简单矩形以外的其他形状的图形，例如包括第一二维图形210(图3)和第二二维图形310(图4)。图3示例性地给出了第一二维图形的示意图。如图3所示，第一二维图形210例如呈哑铃状，在哑铃状的中间部分的宽度较窄，可以看做哑铃状的中间部分被所述中间部分两端相对的间隙(如图3中区域A所示)限定，从而形成了一种间隙头对头(space end to end)图形，在光刻时，哑铃状的中间部分会产生过曝光，使得第一二维图形210中由相对间隙限定的第一线条211的线宽变大。图4示例性地给出了第二二维图形的示意图。如图4所示，第二二维图形310通常包括相对的第一图形311和第二图形312，其中，位于第一图形311和第二图形312的线端之间的间隙(如图4中区域B所示)相对于第一图形311和第二图形312的长度较窄，而形成了一种线端头对头(line endto end)图形，在光刻时，第一图形311和第二图形312可能产生欠曝光，使得第一图形311和第二图形312的线端沿远离彼此的方向回缩，第一图形311和第二图形312之间的间距增大。
为此，需要对这些欠曝光和/或过曝光的图形进行OPC修正，提高光刻图形的准确度，同时，在设置OPC修正的MRC值时还需要兼顾掩膜板制作厂商的制作精度和掩膜图形的收敛性。
具体的，本实施例的有源层版图中例如以一维图形居多，但也包括了少量二维图形。本发明实施例以65nm工艺节点下的NOR产品的有源层为例，对本实施例提供的OPC修正程序的MRC取值方法进行描述。
首先执行步骤S1：提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件。
本实施例中，符合掩膜版制作精度的第一最小尺寸的值由掩膜版制作厂商提供，第一最小尺寸可包括第一最小线宽以及第一最小间距，第一最小线宽的值例如为40nm，第一最小间距的值例如为50nm。为了保证掩膜版的制作精度，在进行OPC修正时，MRC取值中的线宽值应大于或等于40nm，MRC取值中的间距值应大于或等于50nm。此外，本实施例中，符合有源层版图设计规则的版图图形的第二最小尺寸可包括第二最小线宽以及第二最小间距，其中第二最小线宽的值例如为80nm，第二最小间距的值例如为70nm，第二最小线宽的值与第二最小间距的值之和为第二最小节距，其值为150nm。上述第二最小线宽可以是有源层版图的设计图形的最小尺寸值，也即特征尺寸(CD)的值。
本实施例中，所述收敛性条件例如包括：一维图形对应的版图边缘位置误差(EdgePlacement Error,EPE)小于或等于版图最小精度的2倍，本实施例中，版图最小精度为0.25nm，也即一维图形对应的版图边缘位置误差小于或等于0.5nm；二维图形对应的版图边缘位置误差小于或等于第二最小线宽的2％。其中，边缘位置误差是光刻曝光后光刻胶图形边缘与设计图形边缘之间的差。
接着执行步骤S2和步骤S3，步骤S2包括：根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值。步骤S3包括：对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值。
本实施例中，所述第三尺寸包括每一个测试图形的第三线宽和第三间距，第三线宽和第三间距的和为第三节距。要进行OPC修正的图形的特征包括图形的种类(一维图形或二维图形)以及具体属于某种种类的图形的分布(例如图形的间距)情况等。在有源层版图中，既有一维图形又有二维图形，故最终得到的MRC值应同时符合这两种图形的设计需求。当然，在某些只包含一维图形或只包含二维图形的版图中，只针对包含的图形获取MRC值即可。下面分别对一维图形和二维图形执行步骤S2和步骤S3的方式进行介绍。
对于一维图形，根据建模定标图形(anchorpattern)设定一维测试图形的第三线宽和第三间距。其中，建模定标图形也即光刻标准图形(Line through Pitch)，其线宽等于特征尺寸，光刻标准图形的节距等于第二最小节距，在此，第二最小线宽的值例如为80nm，第二最小线宽和第二最小间距的和例如为150nm，进行光刻时，线宽80nm和节距150nm的建模定标图形也可得到线宽80nm和节距150nm的刻印图形。
由于建模定标图形进行光刻后，可以得到尺寸保持不变的刻印图形，故参考符合有源层版图设计规则的建模定标图形对一维测试图形的第三尺寸进行设定，也即，每一个一维测试图形均具有与所述第二最小尺寸关联的一组第三尺寸的值。本实施例中，设定与所述一维图形对应的两组一维测试图形，分别为第一组一维测试图形和第二组一维测试图形。
首先，保持第一组一维测试图形的第三线宽和第三间距的和(也即第三节距)为最小节距150nm不变，调整第三线宽的值，并进行光刻，得到第一组一维测试图形刻印在晶圆上的第一一维刻印图形，筛选出第一一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第一一维目标刻印图形，反向筛选出第一组一维测试图形中对应所述第一一维目标刻印图形的的第一一维目标测试图形，对第一组一维测试图形中第一一维目标测试图形的第三线宽进行比较，得到第一组一维测试图形中第一一维目标测试图形对应的第三线宽的最小值，作为第四线宽的值。本实施例中，对于第一一维刻印图形，可以通过对第一组一维测试图形的第三尺寸的设置，使得大多数第一一维刻印图形都满足所述收敛性条件，因此重点在于筛选出的光刻后在晶圆上具有清晰的可量测的尺寸数据的第一一维刻印图形，作为第一一维目标刻印图形。本实施例中，筛选得到的第一一维目标刻印图形中，对应的第一一维目标测试图形的第三线宽的最小值为50nm，也即，第四线宽取值为50nm。若MRC的取值中线宽大于50nm，则对一维图形进行OPC修正时，OPC修正后的尺寸范围变窄，得到的刻印图形不满足收敛条件，减少可曝光的图形尺寸范围。
然后，保持第二组一维测试图形的第三线宽为特征尺寸，也即第二最小线宽80nm不变，对第二组一维测试图形的第三间距(或第三节距)进行变化，经光刻，得到第二组一维测试图形刻印在晶圆上的第二一维刻印图形，筛选出第二一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第二一维目标刻印图形，反向筛选出第二组一维测试图形中对应所述第二一维目标刻印图形的的第二一维目标测试图形，对第二组一维测试图形中第二一维目标测试图形的第三间距进行比较，得到第二组一维测试图形中第二一维目标测试图形对应的第三间距的最小值，作为第四间距的值。本实施例中，对于第二一维刻印图形，可以通过对第二组一维测试图形的第三尺寸的设置，使得大多数第二一维刻印图形都满足所述收敛性条件，因此重点在于筛选出的光刻后在晶圆上具有清晰的可量测的尺寸数据的第二一维刻印图形，作为第二一维目标刻印图形。本实施例中，筛选得到的第二一维目标刻印图形中，对应的第二一维目标测试图形的第三间距的最小值为60nm，也即，第四间距取值为60nm。若MRC的取值中间距大于60nm，则对一维图形进行OPC修正时，OPC修正后的尺寸范围变窄，得到的刻印图形不满足收敛条件，减少可曝光的图形尺寸范围。
上述OPC修正程序的MRC取值方法可针对的一维图形为符合设计规则的图形(PLline on rule pattern)，也即所述一维图形中线宽和间距分别大于或等于所述第二最小线宽和第二最小间距的图形，在实际的版图中，一维图形还可能包括尺寸违反设计规则的图形(sub rule pattern)，例如尺寸在产品设计规则尺寸附近的图形(light sub rulepattern)，也即线宽和间距分别在所述第二最小线宽和第二最小间距中任意一个的偏离下限内的一维图形；以及，尺寸远小于产品设计规则尺寸的图形(deep sub rule pattern)，也即线宽和间距分别在所述第二最小线宽和第二最小间距中任意一个的偏离下限外的一维图形。对于尺寸在产品设计规则尺寸附近的图形，上述OPC修正程序的MRC取值方法仍适用，而对于尺寸远小于产品设计规则尺寸的图形，在模型中并无量测值，不能保证其修正模拟结果，因而MRC的取值方法不建议考虑此类图形。
本实施例中，根据第一二维图形和第二二维图形相应设置一组第一二维测试图形和一组第二二维图形，分别确定第一二维图形对应的第四线宽和第二二维图形对应的第四间距。
对于第一二维图形，有源层版图可能不具备此类图形的模拟量测数据，模型对此类图形的预测准确性要低于其对一维图形的预测准确性。对于第一二维测试图形，其对应的第一二维测试图形的第三尺寸设定不宜过大，本实施例中，第一二维测试图形的第三尺寸参考掩膜版制作厂商提供的第一最小线宽40nm和第一最小间距50nm进行设定。也即，每一第一二维测试图形均具有与所述第一最小尺寸关联的一组第三尺寸的值。本实施例中，可以根据第一二维图形确定对应的第一二维图形的第四线宽。
图5为本发明实施例中第一测试图形和第一刻印图形的示意图。图6为本发明实施例中第二测试图形和第二刻印图形的示意图。图7为本发明实施例中第三测试图形和第三刻印图形的示意图。如图5至图7所示，挑选出待OPC修正的第一二维图形210，并设定第一二维测试图形的第三间距为掩膜版制作厂商提供的第一最小间距，即为50nm。由于第一二维图形210经过光刻后第一线条211的线宽会变大，故对第一二维图形210进行模拟OPC修正，并将修正后的图形作为一组第一二维测试图形。本实施例中，对第一二维图形210例如进行三次模拟OPC修正，三次修正后分别得到第一测试图形220、第二测试图形240以及第三测试图形260。而第一线条211经OPC修正后得到第一测试图形220、第二测试图形240以及第三测试图形260对应的第一模拟线条221、第二模拟线条241以及第三模拟线条261，通过调整OPC修正参数，例如将三次模拟OPC修正中，MRC的线宽值分别设置为40nm、45nm和50nm，经过模拟OPC修正后，第一模拟线条221、第二模拟线条241和第三模拟线条261的线宽分别为42.75nm、45nm以及50nm。
接着，对第一测试图形220、第二测试图形240以及第三测试图形260进行光刻，此处的光刻例如为模拟光刻，经模拟光刻后，得到第一二维刻印图形，包括第一刻印图形230、第二刻印图形250和第三刻印图形270。而相对的，第一模拟线条221、第二模拟线条241和第三模拟线条261曝光后分别对应第一刻印线条231、第二刻印线条251和第三刻印线条271。此时，第一刻印图形230、第二刻印图形250和第三刻印图形270的尺寸均清晰可测，因此重点在于筛选出满足收敛性的第一二维目标刻印图形。对第一刻印线条231、第二刻印线条251和第三刻印线条271与第一线条211的差值进行量测，可以从图5-图7看出，第一刻印线条231、第二刻印线条251和第三刻印线条271的边缘与第一线条211的边缘的差值逐渐增大，分别为0nm、2nm和4nm。如前所述，本实施例二维图形要满足的收敛性条件例如为二维图形的版图边缘位置误差小于关键尺寸的2％，约2nm。故这组第一二维测试图形中第一二维目标测试图形对应为第一测试图形220和第二测试图形240，第一二维目标测试图形对应的第三线宽中满足收敛性条件的最小值为40nm，也即第一二维图形对应的第四线宽为40nm。若MRC取值中线宽大于40nm、不高于45nm时，也可对二维图形进行成功修正且达到收敛性条件的要求，故一组第一二维图形对应的第四线宽的值可以为40nm～45nm。若MRC取值中线宽大于45nm，则对第一二维图形进行OPC修正时，无法达到收敛性条件的要求。
每一第二二维测试图形均具有与所述第二最小尺寸关联的一组第三尺寸的值，以根据第二二维测试图形确定对应的第二二维图形的第四间距。接下来说明如何确定第二二维测试图形310确定第四间距。如图3所示，首先挑选出待OPC修正的第二二维图形310中的第一图形311和第二图形312，待修正的第一图形311和第二图形312的线宽为第二最小线宽，其值例如为80nm，第一图形311和第二图形312的间距为第二最小间距，其值例如为70nm，直接对第二二维图形310进行光刻时，第一图形311和第二图形312会欠曝光。有源层版图中，例如有对第二二维图形310的建模量测数据，故将第二二维图形310的线宽保持为第二最小线宽不变，对其间距进行变化，得到一组第二二维测试图形。本实施例中，第二二维测试图形的第三线宽即为80nm，第三间距D1分别设置为40nm、45nm、50nm、55nm和70nm。经过光刻，得到第二二维刻印图形的间距值D2。表1列出了D1和D2的对应值。此外，在针对第一图形311和第二图形312进行OPC修正时，除了移动图形的边缘，还可包括在第一图形311和第二图形312上添加额外的图形来进行补偿，D3代表对第二二维图形310添加额外图形时，得到的第二二维刻印图形的间距值。此外，第一图形311和第二图形312的分布密度也会影响光刻结果，D4代表第一图形311和第二图形312为多组时，得到的第二二维刻印图形的间距值。D5代表模拟第二二维图形310添加额外图形且第一图形311和第二图形312为多组时，得到的第二二维刻印图形的间距值。
表1
| D<sub>1</sub>/nm | D<sub>2</sub>/nm | D<sub>3</sub>/nm | D<sub>4</sub>/nm | D<sub>5</sub>/nm |
| 40 | 68.63 | 46.65 | 45.74 | / |
| 45 | 85.49 | 70.51 | 66.61 | 43.75 |
| 50 | 91.17 | 84.49 | 79.23 | 60.02 |
| 55 | 98.13 | 93.81 | 89.07 | 77.39 |
| 70 | 117.09 | 111.46 | 117.94 | 105.62 |
经光刻后，第二二维刻印图形的尺寸均清晰可测，因此重点在于筛选出满足收敛性的第二二维目标刻印图形。本实施例中，以第一图形311和第二图形312仅为一组，且对第一图形311和第二图形312的间距进行变化为例，参考D1和D2的数据，可以看出，D1为70nm(也即模拟OPC修正后第二二维测试图形相对于第二二维图形310的偏移量为0)时，第一图形311和第二图形312的线端均回缩近24nm(间距从70nm变化到117.09nm)，而D1的值为40nm，也即回缩近14nm(间距从40nm变化到68.63nm)左右时，可以反推出，当MRC值设置为40nm时，间距为70nm的第二二维图形310经OPC修正后，光刻可得到满足收敛性条件的第二二维刻印图形，此时边缘位置误差为(70-68.63)/2＝0.685nm。故这组第二二维目标测试图形的第三间距中满足收敛性条件的最小值(本实施例中，为满足刻印图形可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的唯一值)为40nm，也即第二二维图形对应的第四间距为40nm。若MRC的取值中间距大于40nm，则对第二二维图形进行OPC修正时，无法达到收敛性条件的要求。
根据上述步骤可以获得一维图形对应的第四线宽的值为50nm，第四间距的值为60nm；二维图形对应的第四线宽的值为40nm～45nm，第四间距的值为40nm。MRC的取值可以小于但不能大于第四线宽和第四间距的值。
接下来执行步骤S4：将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。
根据步骤S3的结果，得到一维图形和二维图形对应两组第四尺寸的值：一维图形对应的第四线宽的值为50nm，第四间距的值为60nm；二维图形对应的第四线宽的值为40nm～45nm，第四间距的值为40nm。其中，第四尺寸的值中第四线宽的较小值为40nm～45nm，第四间距的较小值为40nm。而掩膜版制作厂商提供的MRC取值也即第一最小线宽的值为40nm，第一最小间距的值为50nm。将上述第四尺寸中第四线宽的较小值与第一最小线宽比较，取二者中较大的值作为MRC的线宽值，并且将上述第四尺寸中第四间距的较小值与第一最小间距比较，取二者中的较大值作为MRC的间距值，从而可以得到OPC修正程序中MRC的取值，即线宽的值为40nm～45nm，间距的值为50nm。
本发明实施例提供的OPC修正程序的MRC取值方法包括：提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件；根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值；对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值；以及将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。本发明实施例提供的OPC修正程序的MRC取值方法在掩膜制造厂商提供的MRC值的基础上引入对实际产品进行量测和模拟模拟量测的数据，使最终得到的MRC取值既满足掩膜版制造精度，又具有较好的收敛性，且在可以曝光的图形范围内。
上述实施例中的模拟、获得尺寸数据，一般是以软件程序的方式配合硬件的方式来实施，然而，它们全部(或其中一部分)也可以使用软件或电子硬件的方式来实施。不管是以软件或者硬件方式，其个别部分是熟悉电子、软件领域的人员可以进行实施的，因此，其细节就不在本说明书中赘述。上述的软件程序，可以储存于计算机可读取媒体中，例如光盘或者计算机系统中的存储器；当这些软件被加载于计算机后，即可由中央处理单元(CPU)和/或图形处理单元(GPU)来执行其指令。
上述仅为本发明的优选实施例，并非对本发明权利范围的限定。任何本领域技术领域的技术人员，在不脱离本发明的精神和范围内，都可以对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的保护范围之内。
Claims (10)
1.一种OPC修正程序的MRC取值方法，其特征在于，包括：
提供一集成电路版图、一组符合掩膜版制作精度的第一最小尺寸的值以及一组符合所述集成电路版图的设计规则的第二最小尺寸的值，所述设计规则包括收敛性条件；
根据所述集成电路版图中要进行OPC修正的图形的特征、所述第一最小尺寸的值以及所述第二最小尺寸的值，设定至少一组测试图形，每一所述测试图形均具有与所述第一最小尺寸或所述第二最小尺寸关联的一组第三尺寸的值；
对所述测试图形进行光刻以得到刻印图形，筛选出刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的目标刻印图形，反向筛选出每组测试图形中对应所述目标刻印图形的的目标测试图形，对每组测试图形中目标测试图形的第三尺寸进行比较，得到每组测试图形中目标测试图形对应的第三尺寸的最小值，作为一组第四尺寸的值；以及
将全部所述第四尺寸的值中的较小值与所述第一最小尺寸的值对比，选择其中的较大者作为所述MRC的值。
2.如权利要求1所述的OPC修正程序的MRC取值方法，其特征在于，所述第一最小尺寸包括第一最小线宽以及第一最小间距；所述第二最小尺寸包括第二最小线宽以及第二最小间距；所述测试图形的第三尺寸包括第三线宽以及第三间距；所述第四尺寸包括第四线宽以及第四间距。
3.如权利要求2所述的OPC修正程序的MRC取值方法，其特征在于，所述集成电路版图中要进行OPC修正的图形包括一维图形和/或二维图形；在设定所述测试图形的步骤中，所述一维图形对应于一维测试图形，所述二维图形对应于二维测试图形。
4.如权利要求3所述的OPC修正程序的MRC取值方法，其特征在于，所述一维图形包括线宽和间距分别大于或等于所述第二最小线宽和第二最小间距的图形，所述一维图形还包括线宽和间距分别在所述第二最小线宽和第二最小间距中任意一个的偏离下限内的图形。
5.如权利要求4所述的OPC修正程序的MRC取值方法，其特征在于，获得与所述一维图形对应的第四尺寸的值的方法为：
设定与所述一维图形对应的两组一维测试图形，分别为第一组一维测试图形和第二组一维测试图形；
设定第一组一维测试图形的第三线宽和第三间距之和为第二最小尺寸中第二最小线宽和第二最小间距的和，调整所述第三线宽的值，并进行光刻，得到第一一维刻印图形，筛选出第一一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第一一维目标刻印图形，反向筛选出第一组一维测试图形中对应所述第一一维目标刻印图形的的第一一维目标测试图形，对第一组一维测试图形中第一一维目标测试图形的第三线宽进行比较，得到第一组一维测试图形中第一一维目标测试图形对应的第三线宽的最小值，作为第四线宽的值；以及
设定第二组一维测试图形的第三线宽为所述第二最小线宽，调整所述第三间距的值，并进行光刻，得到第二一维刻印图形，筛选出第二一维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第二一维目标刻印图形，反向筛选出第二组一维测试图形中对应所述第二一维目标刻印图形的的第二一维目标测试图形，对第二组一维测试图形中第二一维目标测试图形的第三间距进行比较，得到第二组一维测试图形中第二一维目标测试图形对应的第三间距的最小值，作为第四间距的值。
6.如权利要求3所述的OPC修正程序的MRC取值方法，其特征在于，所述二维图形包括第一二维图形和/或第二二维图形，所述第一二维图形具有经光刻工艺由相对间隙限定的线宽会变大的线条，所述第二二维图形具有经光刻工艺间距会变大的两个线端。
7.如权利要求6所述的OPC修正程序的MRC取值方法，其特征在于，获得与所述第一二维图形对应的所述第四尺寸中第四线宽的值的方法为：
设定一组与所述第一二维图形对应的第一二维测试图形，所述第一二维测试图形为对所述第一二维图形执行模拟OPC修正后的图形，所述第一二维测试图形的第三线宽的值为所述第一二维图形中的由所述相对间隙限定的线条的线宽经过所述模拟OPC修正后的值；以及
设定所述第一二维测试图形的第三间距为所述第一最小间距，调整所述模拟OPC修正的参数以变化所述第三线宽的值，并进行模拟光刻，得到第一二维刻印图形，筛选出第一二维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第一二维目标刻印图形，反向筛选出对应所述第一二维目标刻印图形的的第一二维目标测试图形，对第一二维目标测试图形的第三线宽进行比较，得到第一二维目标测试图形对应的第三线宽的最小值，作为第四线宽的值。
8.如权利要求6所述的OPC修正程序的MRC取值方法，其特征在于，获得与所述第二二维图形对应的所述第四尺寸中第四间距的值的方法为：
设定一组与所述第二二维图形对应的第二二维测试图形；以及
设定所述第二二维测试图形的第三线宽为所述第一最小线宽，调整所述第三间距的值，并进行光刻，得到第二二维刻印图形，筛选出第二二维刻印图形中可量测尺寸数据且量测到的尺寸数据满足所述收敛性条件的第二二维目标刻印图形，反向筛选出对应所述第二二维目标刻印图形的的第二二维目标测试图形，对第二二维目标测试图形的第三间距进行比较，得到第二二维目标测试图形对应的第三间距的最小值，作为第四间距的值。
9.如权利要求3-8任一项所述的OPC修正程序的MRC取值方法，其特征在于，所述集成电路版图包括有源层版图、栅极层版图、金属互联层版图或通孔层版图。
10.如权利要求9所述的OPC修正程序的MRC取值方法，其特征在于，所述OPC修正程序的MRC取值方法应用于65nm工艺节点下的NOR产品；所述集成电路版图为有源层版图，所述收敛性条件为一维图形对应的版图边缘位置误差小于或等于版图最小精度的2倍，二维图形对应的版图边缘位置误差小于或等于第二最小线宽的2％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910678510.7A CN110398879B (zh) | 2019-07-25 | 2019-07-25 | Opc修正程序的mrc取值方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910678510.7A CN110398879B (zh) | 2019-07-25 | 2019-07-25 | Opc修正程序的mrc取值方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110398879A true CN110398879A (zh) | 2019-11-01 |
| CN110398879B CN110398879B (zh) | 2023-03-24 |
Family
ID=68326145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910678510.7A Active CN110398879B (zh) | 2019-07-25 | 2019-07-25 | Opc修正程序的mrc取值方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110398879B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163472A (ja) * | 2002-11-08 | 2004-06-10 | Sony Corp | フォトマスクの設計方法、フォトマスク、及び半導体装置 |
| US20060101370A1 (en) * | 2004-11-05 | 2006-05-11 | International Business Machines Corporation | Method for improving optical proximity correction |
| US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
| JP2006292941A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 光近接効果補正方法およびその装置 |
| WO2009061527A1 (en) * | 2007-11-08 | 2009-05-14 | International Business Machines Corporation | Method and system for obtaining bounds on process parameters for opc-verification |
| US20120072874A1 (en) * | 2010-09-17 | 2012-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dissection splitting with optical proximity correction and mask rule check enforcement |
| US20130326434A1 (en) * | 2012-05-29 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design method with dynamic target point |
| CN103941550A (zh) * | 2014-03-24 | 2014-07-23 | 上海华力微电子有限公司 | 一种智能化选择性目标尺寸调整方法 |
| US20150040081A1 (en) * | 2013-08-01 | 2015-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and Apparatus for Integrated Circuit Mask Patterning |
| US20150286131A1 (en) * | 2014-04-02 | 2015-10-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for optical proximity correction (opc) |
| US20160291458A1 (en) * | 2015-03-30 | 2016-10-06 | Daquan He | Method integrating target optimization and optical proximity correction |
| US20180173090A1 (en) * | 2016-12-20 | 2018-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical Proximity Correction Methodology Using Pattern Classification for Target Placement |
| US20190187552A1 (en) * | 2017-12-18 | 2019-06-20 | Samsung Electronics Co., Ltd. | Optical proximity correction (opc) method and method of manufacturing mask by using the opc method |
-
2019
- 2019-07-25 CN CN201910678510.7A patent/CN110398879B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163472A (ja) * | 2002-11-08 | 2004-06-10 | Sony Corp | フォトマスクの設計方法、フォトマスク、及び半導体装置 |
| US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
| US20060101370A1 (en) * | 2004-11-05 | 2006-05-11 | International Business Machines Corporation | Method for improving optical proximity correction |
| JP2006292941A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 光近接効果補正方法およびその装置 |
| WO2009061527A1 (en) * | 2007-11-08 | 2009-05-14 | International Business Machines Corporation | Method and system for obtaining bounds on process parameters for opc-verification |
| US20120072874A1 (en) * | 2010-09-17 | 2012-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dissection splitting with optical proximity correction and mask rule check enforcement |
| US20130326434A1 (en) * | 2012-05-29 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design method with dynamic target point |
| US20150040081A1 (en) * | 2013-08-01 | 2015-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and Apparatus for Integrated Circuit Mask Patterning |
| CN103941550A (zh) * | 2014-03-24 | 2014-07-23 | 上海华力微电子有限公司 | 一种智能化选择性目标尺寸调整方法 |
| US20150286131A1 (en) * | 2014-04-02 | 2015-10-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for optical proximity correction (opc) |
| US20160291458A1 (en) * | 2015-03-30 | 2016-10-06 | Daquan He | Method integrating target optimization and optical proximity correction |
| US20180173090A1 (en) * | 2016-12-20 | 2018-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical Proximity Correction Methodology Using Pattern Classification for Target Placement |
| US20190187552A1 (en) * | 2017-12-18 | 2019-06-20 | Samsung Electronics Co., Ltd. | Optical proximity correction (opc) method and method of manufacturing mask by using the opc method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110398879B (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909654B2 (ja) | ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法 | |
| US8230371B2 (en) | Process-window aware detection and correction of lithographic printing issues at mask level | |
| CN110908256B (zh) | 一种光刻套刻标识设计方法 | |
| US8607168B2 (en) | Contour alignment for model calibration | |
| US7117140B2 (en) | Method of evaluating the exposure property of data to wafer | |
| CN113990770B (zh) | 一种晶圆检测方法及检测装置 | |
| TW202211075A (zh) | 校正在精簡模型中的隨機訊號 | |
| US20020188925A1 (en) | Pattern-creating method, pattern-processing apparatus and exposure mask | |
| US20060195808A1 (en) | Method for correcting the optical proximity effect | |
| JP2020160464A (ja) | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 | |
| US10114282B2 (en) | Sampling for OPC building | |
| CN110398879A (zh) | Opc修正程序的mrc取值方法 | |
| CN114925635A (zh) | Opc模型数据权重设置方法 | |
| US8174681B2 (en) | Calibration of lithographic process models | |
| KR20240020593A (ko) | 뉴럴 자코비안 매트릭스를 이용한 opc 방법, 및 그 opc 방법을 포함한 마스크 제조방법 | |
| KR20090000868A (ko) | 광 근접효과 보정방법 | |
| JP5248540B2 (ja) | マスク検証方法、半導体装置の製造方法およびマスク検証プログラム | |
| TWI383308B (zh) | 半導體積體電路之設計方法、半導體積體電路之設計裝置、記錄媒體、及光罩製造方法 | |
| KR101090473B1 (ko) | 광 근접효과 보정방법 | |
| US20230168576A1 (en) | Full-chip cell critical dimension correction method and method of manufacturing mask using the same | |
| US20230205970A1 (en) | Method for optical proximity correction of photomask layout utilizing parameters obtained through actual photomask manufacture | |
| CN112099310B (zh) | 光强阈值的获取方法以及辅助图形显影情况的检测方法 | |
| Al-Imam et al. | SEM based data extraction for model calibration | |
| Hung et al. | A methodology to calibrate line-end gauge position for better modeling performance | |
| Keck et al. | Simulation based OPC for contact pattern using 193 nm lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |