CN110391230B

CN110391230B - 存储器装置及其制造方法

Info

Publication number: CN110391230B
Application number: CN201810336316.6A
Authority: CN
Inventors: 陈皇男; 池田典昭
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2018-04-16
Filing date: 2018-04-16
Publication date: 2021-09-03
Anticipated expiration: 2038-04-16
Also published as: CN110391230A

Abstract

本发明提出了存储器装置及其制造方法，其中存储器装置包含第一介电层设置于基底上且覆盖一对字线，其中第一介电层具有开口暴露出隔离区和相邻二主动区的各自漏极区。存储器装置还包含一对接触件和介电部设置于开口中，其中介电部将这对接触件隔开。每一个接触件包含第一导电部设置于基底上，第二导电部设置于第一导电部之上，以及衬层设置于第一导电部与第二导电部之间且位于开口的侧壁上。第二导电部具有与介电部接触的侧壁，且衬层不位于此侧壁上。第二导电部具有一角落连接第二导电部的此侧壁和顶面，并且保护部位于此角落上。

Description

存储器装置及其制造方法

技术领域

本发明实施例是有关于存储器装置，且特别是有关于存储器装置中的接触件及其制造方法。

背景技术

动态随机存取存储器(Dynamic Ramdom Access Memory，DRAM)装置广泛地应用于消费性电子产品中，例如个人电脑、智能手机或平板电脑。一般而言，制造动态随机存取存储器装置的步骤包含在基底上形成金属氧化物(metal oxide semiconductor，MOS)晶体管和接触件，后续在接触件上形成电容器，电容器通过接触件电连接至基底和金属氧化物半导体晶体管。

为了增加动态随机存取存储器装置内的元件密度以及改善其整体表现，目前动态随机存取存储器装置的制造技术持续朝向元件尺寸的微缩化而努力。然而，当最小元件(例如接触件)的尺寸持续缩小时，许多挑战随之而生。举例而言，在沟槽内填充材料层中可能会形成缺陷例如空孔，这导致动态随机存取存储器装置的可靠度下降。因此，业界仍需要改进动态随机存取存储器装置的制造方法，以克服元件尺寸缩小所产生的问题。

发明内容

本发明的一些实施例提供存储器装置的制造方法，此方法包含在基底中形成隔离区，以定义出在第一方向上排列的多个主动区，以及形成多对字线于基底中，其中每一主动区对应于一对字线，且每一主动区具有位于字线与隔离区之间的漏极区以及位于一对字线之间的源极区。此方法还包含在基底上形成第一介电层覆盖这些字线，其中第一介电层具有第一开口暴露出隔离区和相邻二主动区的漏极区，在第一开口的下方部分中填充第一导电材料层，顺应性地形成衬层于第一开口的上方部分的侧壁和第一导电材料层的顶面上，以及在形成衬层之后，在第一开口的上方部分中填充第二导电材料层。此方法还包含对第一开口中的第二导电材料层和衬层执行回刻蚀制程，以形成凹陷，顺应性地形成保护层于凹陷的侧壁和底部及第一介电层的顶面上，以及执行刻蚀制程以形成第二开口穿过保护层、第二导电材料层、衬层和第一导电材料层且暴露出隔离区。此方法还包含形成第二介电层覆盖保护层和第一介电层且填满第二开口，以及移除部分的第一介电层、保护层和第二介电层，以使得第二导电材料层、第一介电层和第二开口中的第二介电层具有齐平的顶面。

本发明的一些实施例提供存储器装置，此存储器装置包含基底以及设置于基底中的隔离区、多个主动区和多对字线，其中每一主动区对应于一对字线，且每一主动区具有位于字线与隔离区之间的漏极区以及位于一对字线之间的源极区。此存储器装置还包含第一介电层设置于基底上且覆盖这些字线，其中第一介电层具有开口暴露出隔离区和相邻二主动区的漏极区，以及一对接触件和介电部设置于开口中，其中介电部将这对接触件隔开。这对接触件中的每一个包含第一导电部设置于基底上，第二导电部设置于第一导电部之上，以及衬层设置于第一导电部与第二导电部之间且位于开口的侧壁上，其中第二导电部具有与介电部接触的侧壁，且衬层不位于第二导电部的此侧壁上。第二导电部具有一角落连接第二导电部的此侧壁和顶面，并且保护部位于此角落上。

附图说明

为让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：

图1是根据本发明的一些实施例绘示的存储器装置的上视示意图。

图2A-图2E和图2E’是根据本发明的第一实施例，说明形成存储器装置在不同阶段的剖面示意图。

图3是根据本发明的第一实施例绘示的存储器装置的剖面示意图。

图4A-图4H和图4H’是根据本发明的第二实施例，说明形成存储器装置在不同阶段的剖面示意图。

图5根据本发明的第二实施例绘示的存储器装置的剖面示意图。

附图标号：

100～存储器装置；

102～基底；

104、104A、104B～主动区；

105～漏极区；

106、106A、106B、106C～隔离区；

108～字线；

110～位线；

110A、110B～导电层；

110C～罩幕层；

111、126、128、130～绝缘层；

112～接触件；

114～第二导电材料层；

114’～第二导电部；

116、116’～衬层；

118～位线接触件；

120～栅极电极；

122～栅极衬层；

124～栅极介电层；

132、150、152～介电层；

133、134、148～开口；

135～凹陷；

136～第一导电材料层；

136’～第一导电部；

138、138’～硅化物层；

144～空孔；

146、146’～保护层；

146”～保护部；

150’～介电部；

154～电容器；

156～下电极层；

158～介电层；

160～上电极层；

D1、D2、D3、D4～方向；

H1、H1’、H2～高度；

θ1～锐角；

θ2～钝角。

具体实施方式

以下参照本发明实施例的图式以更全面地阐述本揭露。然而，本揭露亦可以各种不同的实施方式实现，而不应限于本文中所述的实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。

图1是根据本发明的一些实施例绘示的存储器装置100的上视示意图。存储器装置100包含基底102、主动区104、隔离区106、字线108、位线110、接触件112以及位线接触件118。主动区104包含主动区104A和主动区104B。接触件112包含第一导电部136’(未显示)、硅化物(silicide)层138’(未显示)、衬层116’和第二导电部114’。为了图式简洁明确，图1仅显示以上部件，其余部件可见于图3或图5的剖面示意图，其沿着图1的I-I线截取。

请参考图1，隔离区106形成于基底102中，并包含隔离区106A、隔离区106B和隔离区106C。隔离区106A沿着方向D2延伸且在方向D1上排列。隔离区106B沿着方向D4延伸，而隔离区106C沿着方向D3延伸。隔离区106B与隔离区106C在方向D2上各自排列，并且隔离区106B与隔离区106C在方向D1上交替排列。

方向D1大致上垂直于方向D2，方向D1与方向D3相交于一锐角θ1，且方向D1与方向D4相交于一钝角θ2。

隔离区106界定出基底102中的主动区104。明确而言，两个隔离区106A与两个隔离区106B界定出一个主动区104A，并且两个隔离区106A与两个隔离区106C界定出一个主动区104B。

位线110形成于基底102上方且沿着方向D1延伸。位线110在方向D2上对应于主动区104排列。字线108形成于基底102中且沿着方向D2延伸。字线108在方向D1上以一对字线108对应于一个主动区104A或一个主动区104B的方式排列。

在一些实施例中，主动区104与位线110的重叠处具有位线接触件118。当基底102上方的位线110横越相邻的一对字线108时，位线110通过位线接触件118电连接至主动区104的源极区(未显示)，源极区在主动区104中且大致上位于相邻的一对字线108的相对内侧之间。

请参考图1和图5(或图3)，每一个主动区104上设置有两个接触件112，且接触件112对应设置于主动区104的两个漏极区105上，漏极区105在主动区104中且大致位于相邻的一对字线108的两相对外侧与隔离区106A之间。接触件112包含第一导电部136’、硅化物层138’、衬层116’和第二导电部114’。如图1所示，衬层116’以“ㄈ”字形的方式包围第二导电部114’的三个侧壁，衬层116’并未形成于第二导电部114’的面向隔离区106A的侧壁上。

图2A-图2E和图2E’及图4A-图4H和图4H’根据本发明不同实施例，说明本发明的存储器装置100在不同制造阶段的剖面示意图。其中，各图左半部显示沿图1I-I线截取的剖面示意图，各图右半部显示沿图1II-II线截取的剖面示意图。

以下参考图1、图2A-图2E和图2E’、图3说明本发明第一实施例。请参考图2A，提供基底102。在一些实施例中，基底102可以是元素半导体基底，例如硅基底或锗基底；化合物半导体基底，例如碳化硅基底或砷化镓基底；绝缘体上的半导体(semiconductor-on-insulator，SOI)基底或类似半导体基底。

接着，在基底102中形成隔离区106以定义出基底102的主动区104。在一些实施例中，隔离区106的材料可以是绝缘材料，例如氧化硅(silicon oxide)、氮化硅(siliconnitride)、氮氧化硅(silicon oxynitride)或类似材料，并且可通过刻蚀制程和沉积制程来形成隔离区106。

接着，在基底102中形成字线108。如图2A所示，相邻的一对字线108设置于两个隔离区106A之间。字线108包含栅极电极120、栅极衬层122和栅极介电层124。栅极介电层124围绕栅极电极120以将栅极电极120与基底102电性隔离。栅极电极120的材料可以是导电材料，例如非晶硅、多晶硅、金属、金属氮化物、导电金属氧化物或类似材料。栅极衬层122的材料可以是导电材料，例如是氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)或类似材料。栅极介电层124的材料可以是氧化硅、氮化硅、氮氧化硅、高介电常数的介电材料或类似材料。

接着，在字线108上形成绝缘层126，在隔离区106C两侧的一对字线108上方的绝缘层126之间形成绝缘层128，并且在绝缘层126和绝缘层128上形成绝缘层130。在一些实施例中，绝缘层126的材料为氮化硅，绝缘层128的材料为氧化硅，绝缘层130的材料为氮化硅。

接着，在相邻的一对字线108间形成于方向D2延伸的位线接触件开口(未显示)以暴露出位于相邻的一对字线108间的源极区(未显示)。之后，在基底102上方形成位线110以及形成位于位线110侧壁上的绝缘层111。在一些实施例中，位线110可包含导电层110A、导电层110B以及罩幕层110C。其中，位线110的导电层110A具有填入位线接触件开口(未显示)中的部分，导电层110A的此部分可作为图1所示的位线接触件118，以电连接至源极区(未显示)。

接着，在基底102上方形成介电层132，并且在介电层132中形成于方向D2延伸的开口134，开口134暴露出隔离区106A的顶面和相邻的两个主动区104A和104B的相对于隔离区106A两侧的各自漏极区105。开口134的底部可侧向地延伸至绝缘层126。介电层132的材料可以是氧化硅、氮化硅、氮氧化硅、前述的组合或类似材料。在一些实施例中，介电层132可以是多层介电材料层(未显示)，举例而言，介电层132的下方部分可以是旋涂式介电(spin-on dielectric，SOD)材料，且介电层132的上方部分可以是四乙氧基硅烷(tetraethoxysilane，TEOS)材料。在一些实施例中，可通过沉积制程形成介电层132，接着可通过刻蚀制程在介电层132中刻蚀出开口134。如图2A所示，在开口134形成的同时，相邻的两位线之间会具有一开口133。

请参考图2B，在开口134的下方部分中形成第一导电材料层136。在一些实施例中，第一导电材料层136可以是半导体材料，例如掺杂或未掺杂的多晶硅，或者可以是金属材料，例如铜(Cu)、铝(Al)、钨(W)、前述的组合或类似金属材料。在一些实施例中，可通过沉积制程和回刻蚀制程来形成第一导电材料层136。

在第一导电材料层136包含多晶硅的实施例中，可在开口134中的第一导电材料层136的顶面上形成硅化物(silicide)层138。

请参考图2C，在基底102上顺应性(conformal)地形成衬层116，并在衬层116上顺应性地形成第二导电材料层114。在此实施例中，衬层116及第二导电材料层114各自具有位于开口134上方部分侧壁的垂直部分，以及位于开口134上方部分底部与介电层132上方的水平部分，并且第二导电材料层114并未填满开口134的上方部分。衬层116的材料可以是氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、前述的组合或类似材料。第二导电材料层114可以是金属材料，例如钨(W)、铜(Cu)、铝(Al)、金(Au)、铬(Cr)、镍(Ni)、铂(Pt)、钛(Ti)或前述的组合。

值得注意的是，随着存储器装置的尺寸微缩化，在形成接触件的制程步骤中，当填充导电材料于接触件开口中时，可能会在接触件开口中的导电材料内产生空孔。举例而言，请同时参照图1及图2C，由于方向D2上相邻的位线间的开口133较窄，因此在填充导电材料时容易于开口133中的第二导电材料层114内形成空孔144。当后续对第二导电材料114进行刻蚀时，空孔144处暴露出的第二导电材料114会被进一步刻蚀而使得空孔144变大(如后图2D所示)，进而使得接触件112与后续形成的电容器间的接触面积变小，导致电阻提升。

请参考图2D，接着，对第二导电材料层114进行回刻蚀制程以移除第二导电材料层114的水平部分，并以第二导电材料层114的垂直部分作为刻蚀遮罩，以移除衬层116、硅化物层138和第一导电材料层136未被第二导电材料层114的垂直部分覆盖的部分。开口148穿过第二导电材料层114、衬层116、硅化物层138和第一导电材料层136直到暴露出隔离区106A的顶面。在一些实施例中，形成开口148的刻蚀制程可以是针对个别材料层使用不同刻蚀配方的多个刻蚀步骤。在一些其他实施例中，形成开口148的刻蚀制程可以是单一刻蚀步骤。

如图2D所示，在形成开口148之后，于开口134的侧壁上形成一对接触件112，各接触件112包括第二导电部114’、衬层116’、硅化物层138’和第一导电部136’。值得注意的是，当空孔144存在时(图2C)，上述的刻蚀制程会对空孔144处暴露出的第二导电材料层114刻蚀使得空孔144扩大，而导致第二导电材料层114的进一步损失。

请参考图2E，接着，在基底102上方毯覆性地形成介电层150(未显示)，并对介电层150、介电层132、第二导电部114’和衬层116’执行平坦化制程。在本发明一实施例中，例如可以罩幕层110C为停止层进行平坦化制程。如图所示，在平坦化制程之后，接触件112的第二导电部114’与衬层116’的顶面被暴露出来，并且介电层150在开口148中的剩余部分150’(后续称为介电部150’)、介电层132、第二导电部114’和衬层116’具有齐平的顶面。介电部150’将开口134中的一对接触件112隔开。

请参考图2E’，在本发明一实施例中，亦可执行前述的平坦化制程直到第二导电材料层扩孔处的介电层150皆被移除为止，以增加接触件112与电容器154(显示于图3)的接触面积，减少电阻值。

参考图3，接着，在接触件112上形成电容器154，并在电容器154上方形成介电层152，以形成存储器装置100。介电层152的材料可以是氧化硅、氮化硅、氮氧化硅或类似材料，并且可通过沉积制程形成介电层152。在一些实施例中，电容器154与接触件112间可包括一接触垫(未显示)，用以加大电容器154的着陆(Landing)面积。电容器154包含下电极层156、介电层158以及上电极层160，且电容器154的下电极层156通过接触件112电连接至基底102。下电极层156和上电极层160的材料可以是金属材料，例如钛、钽、氮化钛、氮化钽。介电层158的材料可以是高介电常数的介电材料，例如氧化锆(Zr₂O₃)、氧化铝(Al₂O₃)。

以下参考图1、图4A-图4H和图4H’及图5说明本发明第二实施例。其中，图4A-图4B的制程与图2A-图2B相同，在此不再赘述。并且，为使图示简明，如未特别说明，第二实施例中与第一实施例类似的元件采用相同的标号表示，并可采用类似的材料及方式形成。

接续图4B，如图4C所示，在第一开口134的上方部分的侧壁及第一导电材料层136的顶面上形成衬层116，并接着形成第二导电材料层114以填满第一开口134的上方部分。详细而言，可先在基底102上顺应性(conformal)地形成衬层116，接着在基底102上毯覆性(blanket)地形成第二导电材料层114，并进行一平坦化制程以形成开口134上方部分中的衬层116及第二导电材料层114。同样值得注意的是，随着存储器装置的尺寸微缩化，第二导电材料层114内可能会形成空孔144。

请参考图4D，对开口134上方部分中的第二导电材料层114和衬层116执行回刻蚀制程以形成凹陷135。在一些实施例中，可以罩幕层110C作为停止层以移除第二导电材料层114和衬层116。在其他实施例中，本发明亦可视接触件112整体需要的高度设定回刻蚀的停止点。如图4D所示，在回刻蚀制程后，会暴露出第二导电材料层114中的空孔144。

请参考图4E，于基底102上顺应性地形成保护层146。保护层146具有位于凹陷135的底部上和介电层132的顶面上的水平部分，以及位于凹陷135的侧壁上的垂直部分，且保护层146并未将凹陷135完全填满。保护层146的材料可以是氧化硅、氮化硅、氮氧化硅、前述的组合或类似材料，并且可通过沉积制程形成保护层146。特别说明的是，当空孔144存在时，保护层146会填充且覆盖从第二导电材料层114暴露出来的空孔144(后文将保护层146填充于空孔144的部分称为保护部146”)。

接着，实施刻蚀制程以形成如图4F所示的开口148。在一些实施例中，形成开口148的刻蚀制程可先移除保护层146的水平部分，接着利用保护层146的垂直部分作为刻蚀遮罩，以移除第二导电材料层114、衬层116、硅化物层138和第一导电材料层136未被保护层146的垂直部分覆盖的部分。开口148穿过保护层146、第二导电材料层114、衬层116、硅化物层138和第一导电材料层136直到暴露出隔离区106A的顶面。在一些实施例中，形成开口148的刻蚀制程可以是针对个别材料层使用不同刻蚀配方的多个刻蚀步骤。在一些其他实施例中，形成开口148的刻蚀制程可以是单一刻蚀步骤。

如图4F所示，在形成开口148之后，于开口134的侧壁上形成一对接触件112以及保护层146’的剩余部分(保护部146”)，各接触件112包括第二导电部114’、衬层116’、硅化物层138’和第一导电部136’。特别说明的是，在本实施例中，当空孔144存在时，由于保护层146(保护部146”)会填充且覆盖空孔144(图4E)，所以在执行开口148的刻蚀制程期间，保护部146”会保护住第二导电材料层114位于空孔144的部分(图4F)，因此，可避免空孔144处的第二导电材料层114被刻蚀而产生进一步的损失。

请参考图4G，在基底102上毯覆性地形成介电层150，介电层150填满开口148和134并覆盖介电层132。介电层150的材料可以是氧化硅、氮化硅、氮氧化硅、前述的组合或类似材料。在一些实施例中，介电层150的材料例如与保护层146的材料不同。

请参考图4H，接着，对介电层150、剩余的部分保护层146’和介电层132执行平坦化制程。在一些实施例中，例如可以罩幕层110C为停止层进行平坦化制程。如图所示，在平坦化制程之后，接触件112的第二导电部114’暴露出来，并且介电层132、衬层116’、第二导电部114’、保护部146”和介电层150在开口148中的剩余部分150’(介电部150’)具有大致齐平的顶面。介电部150’将开口134中的一对接触件112隔开。特别注意的是，本实施例中，在平坦化制程之后，保护部146”仍留在第二导电部114’的一角落上，此角落连接第二导电部114’与介电部150’接触的侧壁与第二导电部114’的顶面。

请再参考图4H，在本发明其他实施例中，也可通过毯覆性刻蚀制程(Blanketetch)暴露接触件112的第二导电部114’，并使得介电层132、衬层116’、第二导电部114’、保护部146”和介电部150’具有大致齐平的顶面。

请参考图2E与图4H，由于在第二实施例中，保护部146”会保护住第二导电材料层114位于空孔处的部分，因此，第二实施例中接触件112的第二导电部114’会具有较大的顶面，可进一步减少与电容器154的电阻值。

在其他实施例中，亦可执行平坦化制程直到保护部146”被完全移除，以进一步增加第二导电部114’的顶面面积(图4H’)。在此例中，由于第二实施例中的空孔144不会产生扩孔的情形，因此仅需移除少量的第二导电部114’及衬层116’即可移除保护部146”，使得接触件112可大致维持与原高度H1相等的高度H1’。相对于第一实施例要移除大量的第二导电部114’及衬层116’而会导致接触件112整体的高度减少为H2而言(图2E’)，本发明的第二实施例可维持住所需的接触件112的高度H1，确保元件品质。

参考图5，相似于图3，在接触件112上形成电容器154，并在电容器154上方形成介电层152，以形成存储器装置100。电容器154和介电层152的材料及形成方法与图3相似，在此不再赘述。

另外说明的是，在本发明的第一实施例中，由于是通过第二导电材料层114直接作为形成接触件112的刻蚀罩幕，因此接触件112的第二导电部114’会受到刻蚀制程的影响而使得元件品质降低。另外，在顺应性形成第二导电材料层114的步骤中，第二导电材料层114的金属材料通常亦不易均匀的在开口134的侧壁上形成一样的厚度，而使得接触件112的宽度产生变异。然而，在本发明的第二实施例中，由于是通过另外形成易均匀沉积的保护层146作为形成接触件112的刻蚀罩幕，因此可准确的控制所需的接触件112的高度及宽度，并确保元件品质。

虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种存储器装置的制造方法，其特征在于，包括：

在一基底中形成一隔离区以定义出在一第一方向上排列的多个主动区；

形成多对字线于该基底中，其中每一主动区对应于一对字线，且每一主动区具有位于该字线与该隔离区之间的一漏极区以及位于一对字线之间的一源极区；

在该基底上形成一第一介电层覆盖该些字线，其中该第一介电层具有一第一开口暴露出该隔离区和相邻二主动区的该些漏极区；

在该第一开口的一下方部分中填充一第一导电材料层；

顺应性地形成一衬层于该第一开口的一上方部分的侧壁和该第一导电材料层的顶面之上；

在形成该衬层之后，在该第一开口的该上方部分中填充一第二导电材料层；

对该第一开口中的该第二导电材料层和该衬层执行一回刻蚀制程，以形成一凹陷；

顺应性地形成一保护层于该凹陷的侧壁和底部及该第一介电层的顶面上

执行一刻蚀制程以形成一第二开口穿过该保护层、该第二导电材料层、该衬层和该第一导电材料层且暴露出该隔离区；

形成一第二介电层覆盖该保护层和该第一介电层且填满该第二开口；以及

移除部分的该第一介电层、该保护层和该第二介电层，以使得该第二导电材料层、该第一介电层和该第二开口中的该第二介电层具有一齐平的顶面。

2.如权利要求1所述的存储器装置的制造方法，其特征在于，该保护层具有位于该凹陷的底部上和该第一介电层的顶面上的一水平部分，以及位于该凹陷的侧壁上的一垂直部分。

3.如权利要求2所述的存储器装置的制造方法，其特征在于，该刻蚀制程包括：

移除该保护层的该水平部分；以及

在移除该保护层的该水平部分之后，以该保护层的该垂直部分作为一刻蚀遮罩，刻蚀该第二导电材料层、该衬层和该第一导电材料层。

4.如权利要求1所述的存储器装置的制造方法，其特征在于，

其中在该第一开口的该上方部分中填充该第二导电材料层的步骤形成一空孔于该第二导电材料层中，

其中在该回刻蚀制程之后，该空孔从该第二导电材料层暴露出来，

其中顺应性地形成该保护层的步骤更包括该保护层填入该空孔中，以及

其中在移除部分的该第一介电层、该保护层和该第二介电层之后，该保护层的一剩余部分留在该第二导电材料层上。

5.如权利要求1所述的存储器装置的制造方法，其特征在于，该刻蚀制程形成该第二开口，使得在该第一开口中的该第一导电材料层、该衬层和该第二导电材料层形成在该第一开口中的一对接触件，该对接触件中的每一个包含该第一导电材料层、该衬层和该第二导电材料层，且该对接触件被该第二介电层隔开。

6.如权利要求5所述的存储器装置的制造方法，其特征在于，该对接触件中的每一个的该第二导电材料层具有与该第二介电层接触的一侧壁，且该衬层不位于该侧壁上。

7.如权利要求1所述的存储器装置的制造方法，其特征在于，移除部分的该第一介电层、该保护层、与该第二介电层的步骤为一平坦化制程。

8.如权利要求1所述的存储器装置的制造方法，其特征在于，移除部分的该第一介电层、该保护层、与该第二介电层的步骤为一毯覆性刻蚀制程。

9.如权利要求5所述的存储器装置的制造方法，其中在移除部分的该第一介电层、该保护层和该第二介电层之后，更包括在该接触件上形成一电容器，该电容器包括一下电极层、一上电极层和一介电层夹设于该下电极层与该上电极层之间，其中该下电极层通过该对接触件电连接至该基底。

10.如权利要求1所述的存储器装置的制造方法，其特征在于，在该第一开口的该下方部分中填充该第一导电材料层之后，且在形成该衬层之前，更包括在该第一导电材料层的顶面上形成一硅化物层。

11.一种存储器装置，其特征在于，包括：

一基底；

一隔离区和多个主动区，设置于该基底中；

多对字线，设置于该基底中，其中每一主动区对应于一对字线，且每一主动区具有位于该字线与该隔离区之间的一漏极区以及位于一对字线之间的一源极区；

一第一介电层，设置于该基底上且覆盖该些字线，其中该第一介电层具有一开口暴露出该隔离区和相邻二主动区的该些漏极区；以及

一对接触件和一介电部，设置于该开口中，且该介电部将该对接触件隔开，其中该对接触件中的每一个包括一第一导电部设置于该基底上、一第二导电部设置于该第一导电部之上，以及一衬层设置于该第一导电部与该第二导电部之间且位于该开口的侧壁上，其中该第二导电部具有与该介电部接触的一侧壁，该衬层不位于该侧壁上，其中该第二导电部具有一角落连接该第二导电部的该侧壁和顶面，且一保护部位于该角落上。

12.如权利要求11所述的存储器装置，其特征在于，更包括一电容器设置于该对接触件上，该电容器包括一下电极层、一上电极层和一介电层夹设于该下电极层与该上电极层之间，其中该下电极层通过该对接触件电连接至该基底。