CN110380723B - 应用于双向开漏输出缓冲器的运放补偿电路 - Google Patents

Abstract

本发明揭示了应用于双向开漏输出缓冲器的运放补偿电路，该双向开漏输出缓冲器由放大器AMP、上拉电阻R和NMOS管MN1、MN2相接构成，其中放大器AMP的正极输入端接参考电压Vref，放大器AMP的负极输入端与上拉电阻R的一端、MN1的漏极相接为开漏输出端，上拉电阻R的另一端接电压VDD，放大器AMP的输出端接入MN1的栅极和MN2的的漏极，MN1和MN2共源接地，且MN2的栅极接输入信号。该特征设计的运放补偿电路由补偿电容C、NMOS管MN3和反相器相接构成，反相器的一端及MN3的漏极连接开漏输出端，反相器的另一端连接MN3的栅极，MN3的源极通过补偿电容C接入放大器AMP正极输入端所在PMOS管的漏极。应用本发明的补偿电路设计，具备缩短环路响应时间和提高输出电压稳定性和精度的优点。

Description

应用于双向开漏输出缓冲器的运放补偿电路

技术领域

本发明涉及一种双向开漏输出缓冲器的改良设计，尤其一种应用于双向开漏输出缓冲器且具有高稳定性、精度和快速响应速率的运放补偿电路。

背景技术

双向开漏输出缓冲器通常需要将一个方向的开漏输出低电平保持在一个固定的电压，以避免环路锁死的状态。常规实现这一目的的电路通常依靠上拉电阻R和放大器AMP实现，如图1所示。

然而，输入信号具有过冲、振荡等不稳定性，因此需要对环路进行一定的补偿。如图2所示的一种传统补偿电路设计，即在开漏输出端与放大器的输出端之间接入一个电容。然而类似的该些传统补偿方法同时带来了诸多问题，不是大大增加了环路的稳定时间，严重降低了传输信号的速率，就是减小了运放的增益，增大了输出电压的拨动范围、稳定性较差。

发明内容

鉴于上述现有技术存在的缺陷，本发明的目的旨在提出应用于双向开漏输出缓冲器的运放补偿电路，以进一步优化环路补偿，提升缓冲器的开漏输出性能。

为了达到上述目的，本发明所采用的技术解决方案为，应用于双向开漏输出缓冲器的运放补偿电路，双向开漏输出缓冲器由放大器AMP、上拉电阻R和NMOS管MN1、MN2相接构成，其中放大器AMP的正极输入端接参考电压Vref，放大器AMP的负极输入端与上拉电阻R的一端、MN1的漏极相接为开漏输出端，上拉电阻R的另一端接电压VDD，放大器AMP的输出端接入MN1的栅极和MN2的的漏极，MN1和MN2共源接地，且MN2的栅极接输入信号，其特征在于：所述运放补偿电路由补偿电容C、NMOS管M3和反相器相接构成，反相器的一端及MN3的漏极连接开漏输出端，反相器的另一端连接MN3的栅极，MN3的源极通过补偿电容C接入放大器AMP正极输入端所在PMOS管的漏极。

进一步地，所述放大器AMP包括由PMOS管MP1、MP2构成的差分对管及由NMOS管MN5、MN6、MN7、MN8构成的折叠共源共栅结构。MN5、MN6共栅相接且MN5的源极、MN7的漏极和MP1的漏极相连接，MN6的源极、MN8的漏极、MP2的漏极相连接，MN7、MN8共源接地且MN7、MN8的共栅极接入MN5的漏极；MP1的栅极为放大器AMP的负极输入端，MP2的栅极为放大器AMP的正极输入端，MN6的漏极为放大器AMP的输出端。

进一步地，所述上拉电阻R的阻值介于200Ω~20kΩ。

应用本发明的补偿电路设计，具备突出的实质性特点和显著的进步性：该电路的接线无需改变放大器的直流工作点，不会影响放大器增益，因而大幅提高了输出电压的稳定性和精度；能够使得输出信号的翻转快速稳定，缩短了环路的响应时间，并降低了输出信号翻转时出现过冲和振荡的可能性，另外优化后的补偿电容较小，提高输出缓冲器性能的同时还能显著降低芯片成本。

附图说明

图1是开漏输出低电平保持的一种双向开漏输出缓冲器的电路示意简图。

图2是对图1所示双向开漏输出缓冲器的一种传统环路补偿示意图。

图3是本发明对图1所示双向开漏输出缓冲器进行环路补偿的示意图。

具体实施方式

以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。

本发明设计者针对现有技术对双向开漏输出缓冲器中环路补偿设计方面，存在增加环路稳定时间、降低传输信号的速率且输出电压信号拨动范围增大，开漏输出性能无法满足所需的诸多不足进行了电路结构方面的综合分析，结合自身经验和创造性劳动，致力于对该电路性能全方位优化寻求突破，创新提出了一种应用于双向开漏输出缓冲器的运放补偿电路，优化单一补偿电容的电路结构，提升缓冲器的开漏输出性能。

为更具象化地理解，如图3所示，该应用于双向开漏输出缓冲器的运放补偿电路的示意图可见。作为本发明的创新的基础，首先需要进一步了解图1所示的双向开漏输出缓冲器的具体器件组成及连接关系。该双向开漏输出缓冲器由放大器AMP、上拉电阻R和NMOS管MN1、MN2相接构成，其中放大器AMP的正极输入端接参考电压Vref，放大器AMP的负极输入端与上拉电阻R的一端、MN1的漏极相接为开漏输出端，上拉电阻R的另一端接电压VDD，放大器AMP的输出端接入MN1的栅极和MN2的的漏极，MN1和MN2共源接地，且MN2的栅极接输入信号。

为便于描述和理解本发明该运放补偿电路的接入和功能实现方式，需要进一步对上述放大器AMP的结构组成进行剖析。如图3所示，该放大器AMP包括由PMOS管MP1、MP2构成的差分对管及由NMOS管MN5、MN6、MN7、MN8构成的折叠共源共栅结构。MN5、MN6共栅相接且MN5的源极、MN7的漏极和MP1的漏极相连接，MN6的源极、MN8的漏极、MP2的漏极相连接，MN7、MN8共源接地且MN7、MN8的共栅极接入MN5的漏极；MP1的栅极为放大器AMP的负极输入端，MP2的栅极为放大器AMP的正极输入端，MN6的漏极为放大器AMP的输出端。

在此基础上，本发明特别设计了针对性的运放补偿电路，其由补偿电容C、NMOS管M3和反相器相接构成，如图3中虚线框A所示。从连接关系来看，该反相器的一端及MN3的漏极汇聚连接于开漏输出端，反相器的另一端连接MN3的栅极，MN3的源极通过补偿电容C接入放大器AMP正极输入端所在PMOS管的漏极，具体为PMOS管MP2的漏极。由此规避了图2所示的运放补偿方案响应速度缓慢的问题，并解决了其它解决方案局部影响运放的直流工作点，从而进一步影响运放增益的不良情况。

当输入信号为高电平时，MN1的栅端被MN2拉到地，MN1截止，输出通过上拉电阻R上拉到高电平。当输入信号电平由高往低翻转时，MN2截止。由于不需要对传统补偿方式的Miller电容充电，同时由于本电路中电容C的阻挡作用，MN1的栅端会被电流源迅速拉到高电平，从而将输出迅速拉到低电平，由此极大地减小了信号由高到低翻转的传输时间。

当输出信号变为低电平后，输出信号通过反向器控制MN3管导通，从而将电容C接入补偿网络，使得输出电平在反馈环路的控制下由低电平上升到Vref的过程中环路保持稳定，输出波形不会发生震荡现象。

此外，上述上拉电阻R的阻值介于200Ω~20kΩ。上述补偿电容C的优选范围介于1pF~20pF。

综上结合图示的实施例详述，应用本发明的补偿电路设计，具备突出的实质性特点和显著的进步性：该电路的接线无需改变放大器的直流工作点，不会影响放大器增益，因而大幅提高了输出电压的稳定性和精度；能够使得输出信号的翻转快速稳定，缩短了环路的响应时间，并降低了输出信号翻转时出现过冲和振荡的可能性，另外优化后的补偿电容较小，控制电路简单，提高输出缓冲器性能的同时还能显著降低芯片成本。

以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。

Claims (3)

1.应用于双向开漏输出缓冲器的运放补偿电路，双向开漏输出缓冲器由放大器AMP、上拉电阻R和NMOS管MN1、MN2相接构成，其中放大器AMP的正极输入端接参考电压Vref，放大器AMP的负极输入端与上拉电阻R的一端、MN1的漏极相接为开漏输出端，上拉电阻R的另一端接电压VDD，放大器AMP的输出端接入MN1的栅极和MN2的漏极，MN1和MN2共源接地，且MN2的栅极接输入信号，其特征在于：所述运放补偿电路由补偿电容C、NMOS管MN3和反相器相接构成，反相器的一端及MN3的漏极连接开漏输出端，反相器的另一端连接MN3的栅极，MN3的源极通过补偿电容C接入放大器AMP正极输入端所在PMOS管的漏极。

2.根据权利要求1所述应用于双向开漏输出缓冲器的运放补偿电路，其特征在于：所述放大器AMP包括由PMOS管MP1、MP2构成的差分对管及由NMOS管MN5、MN6、MN7、MN8构成的共模反馈回路，其中差分对管的共源极与共模反馈回路中MN5、MN6的共漏极汇聚相接于电压VDD，MN5、MN6共栅相接且MN5的源极、MN7的漏极和MP1的漏极相连接，MN6的源极、MN8的漏极、MP2的漏极相连接，MN7、MN8共源接地且MN7、MN8的共栅极接入MN5的漏极；MP1的栅极为放大器AMP的负极输入端，MP2的栅极为放大器AMP的正极输入端，MN6的漏极为放大器AMP的输出端。

3.根据权利要求1所述应用于双向开漏输出缓冲器的运放补偿电路，其特征在于：所述上拉电阻R的阻值介于200Ω~20kΩ。

Images