CN110365207B - 放大电路 - Google Patents

放大电路 Download PDF

Info

Publication number
CN110365207B
CN110365207B CN201810318224.5A CN201810318224A CN110365207B CN 110365207 B CN110365207 B CN 110365207B CN 201810318224 A CN201810318224 A CN 201810318224A CN 110365207 B CN110365207 B CN 110365207B
Authority
CN
China
Prior art keywords
voltage
clock signal
branch
amplifying
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810318224.5A
Other languages
English (en)
Other versions
CN110365207A (zh
Inventor
孙铭阳
倪昊
刘晓艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810318224.5A priority Critical patent/CN110365207B/zh
Publication of CN110365207A publication Critical patent/CN110365207A/zh
Application granted granted Critical
Publication of CN110365207B publication Critical patent/CN110365207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种放大电路，用于对输入电压进行放大，包括多级放大支路，受第一时钟信号控制，从第二级起，每级放大支路包括电容器，所述电容器包括第一极板和第二极板，在所述第一时钟信号为高电平时，每个电容器的第一极板被施加前一级放大支路的输出电压，对应的第二极板的电位被抬高至第三电压，所述第三电压为当级放大支路的输出电压，并至少为输入电压的相应放大支路的级数的倍数。通过在现有的放大电路中加入预放大支路，使得所述第三电压至少为输入电压的相应放大支路的级数的倍数，从而解决了现有放大电路中电容充电时间不足导致的输出电压不能达到预设放大倍数的问题。

Description

放大电路
技术领域
本发明涉及集成电路领域，具体地涉及一种放大电路。
背景技术
放大电路是使用最为广泛的电子电路之一，也是构成其他电子电路的基础单元。放大电路可以将输入的微弱信号(电流、电压等)放大到所需要的幅度。例如，基于电荷泵的放大电路可以应用于动态随机存取存储器(DRAM，Dynamic Random Access Memory)的内电路设计中，可以将电源电压转换成一个更高的、适用于DRAM字线的电压。
但是对于传统的放大电路而言，为了提高运行速度，放大电路的时钟信号的频率会被提高，这会导致放大电路中的电容充电时间不足，在电容内部电势差达到预定值之前，时钟信号便转换为高电平，放大电路开始升压阶段，升压节点处的电荷被传输到输出节点，从而导致放大电路的输出电压不能达到预设的放大倍数。
因此，需要一种放大电路，以解决放大电路的输出电压不能达到预设放大倍数的问题。
发明内容
本发明解决的问题是放大电路的输出电压不能达到预设放大倍数。
为解决上述问题，本发明提供一种放大电路，用于对输入电压进行放大，包括多级放大支路，受第一时钟信号控制，从第二级起，每级放大支路包括电容器，所述电容器包括第一极板和第二极板；每级放大支路还包括输出当级放大支路的输出电压的第一支路和为当级放大支路的电容器的第二极板充电的第二支路，每个电容器的第一极板被施加前一级放大支路的输出电压；其特征在于，在第一时钟信号为低电平时，所述前一级放大支路的输出电压为第一电压；在第一时钟信号为高电平时，所述前一级放大支路的输出电压为前一级放大支路的电容器的第二极板的电压，其中，当前一级放大支路为第一级放大支路时，所述前一级放大支路的输出电压为第二电压；在所述第一时钟信号为低电平时，每个电容器的第二极板被施加第二电压，所述第二电压大于所述第一电压；且在所述第一时钟信号为高电平时，每个电容器的第二极板的电位被抬高至第三电压，所述第三电压为当级放大支路的输出电压，并至少为输入电压的相应放大支路的级数的倍数。
可选地，所述第一电压为第一时钟信号的低电平电压。
可选地，所述放大电路还包括预放大支路，用于基于输入电压和第二时钟信号生成第二电压，在第二时钟信号为高电平时，所述第二电压大于输入电压，所述第二时钟信号的上升沿优先于第一时钟信号的上升沿到来。
可选地，所述预放大支路在第二时钟信号为低电平时，生成的第二电压等于输入电压；在第二时钟信号为高电平时，生成的第二电压大于输入电压。
可选地，所述预放大支路包括：传输模块，适于在第二时钟信号为低电平时，将输入电压作为第二电压输出；放大模块，适于在第二时钟信号为低电平时，对第一电容的第一极板施加输入电压，在第二时钟信号为高电平时，对第一电容的第二极板施加第二时钟信号的高电平电压，抬高第一电容的第一极板的电压并作为第二电压输出；开关模块，适于在第二时钟信号为低电平时，输出低电平，开启所述传输模块，在第一时钟信号为高电平时，输出高电平，关闭所述传输模块。
可选地，所述传输模块包括：第一PMOS管，其源极接收输入电压，漏极与预放大支路输出端耦接，栅极与所述开关模块耦接。
可选地，所述放大模块包括：第二反相器，其输入端与第一反相器的输出端耦接，输出端与第一电容的第二极板耦接；第一电容，其第二极板与预放大支路输出端耦接。
可选地，所述开关模块包括：第二PMOS管，其源极与第一NMOS管的漏极耦接，漏极与预放大支路输出端耦接，栅极与第一反相器的输出端耦接；第一NMOS管，其源极接地，栅极与第一反相器的输出端耦接；第一反相器，其输入端接收第一时钟信号，并将第一时钟信号反相。
可选地，所述多级放大支路包括第一级放大支路，在第一时钟信号为高电平时，所述第一级放大支路为第二级放大支路的电容器的第一极板施加第二电压。
可选地，所述第一支路适于在第一时钟信号为低电平时，输出第一电压；在第一时钟信号为高电平时，输出当级放大支路的第三电压。
可选地，所述第二支路适于在第一时钟信号为低电平时，向当级放大支路的电容器的第二极板施加第二电压。
可选地，所述第一时钟信号、第二时钟信号高电平时的电压值与输入电压的电压值相同。
与现有技术相比，本发明的技术方案具有以下优点：
通过在现有的放大电路中加入预放大支路，基于输入电压和第二时钟信号生成第二电压，在第二时钟信号为高电平时，所述第二电压大于输入电压；在第一时钟信号为低电平时，每个电容器的第二极板被施第二电压，因此，在第一时钟信号为高电平时，每个电容器的第二极板被的电位被抬高至第三电压，所述第三电压至少为输入电压的相应放大支路的级数的倍数，从而解决了现有放大电路中电容充电时间不足导致的输出电压不能达到预设放大倍数的问题。
附图说明
图1是现有技术中的一种放大电路的结构示意图；
图2是现有技术中的一种放大电路的时序示意图；
图3是现有技术中的一种放大电路的仿真结果图；
图4是本发明的一个实施例的放大电路的电路结构示意图；
图5是本发明的一个实施例的预放大支路的框架结构示意图；
图6是本发明的一个实施例的预放大支路的电路结构示意图；
图7是本发明的一个实施例的放大电路的时序示意图；以及
图8是本发明的一个实施例的放大电路的仿真结果图。
具体实施方式
为了便于说明和理解，图1示出了现有技术中的一种放大电路的结构示意图，图中所示的放大电路的目的是将输入电压V11(Vdd)放大三倍，所示放大电路包括：多个MOS管：M101-M112，多个反相器：I101-I108，多个电容：C11-C13。在具体实施中，放大电路的输入电压VI的电压值与时钟信号的高电平电压值相同，均为V11。
结合参考图2，图2是现有技术中的一种放大电路的时序示意图。当时钟信号CLK为低电平时，节点P11为高电平，因此PMOS管M101截止，NMOS管M102导通，因此节点P12的电压值为0V；节点P14为高电平，因此NMOS管M104导通，PMOS管M103截止，节点P15的电压为0V；同时，PMOS管M106截止，NMOS管M105导通，因此，PMOS管107导通，节点P13的电压为V11，即为Vdd；因为节点P12与节点P13存在电势差，因此电容C11充电；同样的，节点P14，P16的电压也为V11，输出电压OUT的电压值为0V，电容C12充电。
当时钟信号CLK为高电平时，PMOS管M101导通，NMOS管M102截止，因此，此时节点P12的电压值为V11；节点P14为低电平，因此NMOS管M104截止，PMOS管M103导通；同时，NMOS管M105截止，PMOS管M106导通，因此PMOS管M107截止，又因为节点P12的电压为V11，且电容C11的两端存在电势差，因此节点P13被充电至V12；PMOS管M103导通，所以节点P15的电压也为V12，同样的，电容C12两端存在电势差，所以节点P16被充电至V13，此时PMOS管M109导通，输出电压OUT的电压值为V13。
参考图3，图3是现有技术中的一种放大电路的仿真结果图。在具体实施中，输入电压VI的电压值持续为V11，与时钟信号CLK高电平的电压值相同，为1.2V(Vdd)，当时钟信号为低电平时，节点P13以及节点P16的电压均为1.2V，输出电压OUT的电压值为0V。当时钟信号CLK为高电平时，节点P13的电压为2.12V(V12)，而没有被放大至理论值的2.4V(2Vdd)，这是因为放大电路的时钟信号CLK频率过高，导致电容C11充电时间不足，电容内部电势差达到预定值之前，时钟信号CLK便转换为高电平，放大电路开始升压阶段，升压节点(P13)处的电荷被传输到下一个节点，从而导致放大电路的输出电压不能达到预设的放大倍数。同样的，电容C12充电时间不足，从而导致时钟信号CLK为高电平时，节点P16处的电压为3.04V，未能被充电至3.6V(3Vdd)。因此，现有技术中的放大电路不能将输入电压V11(Vdd)放大三倍。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
本发明的放大电路可以包括多级放大支路，每级放大支路的输出电压，至少为输入电压的相应放大支路的级数的倍数。在本实施例中，本发明提供了一个三级放大电路，其输出电压不小于三倍的输入电压。
图4是本发明的一个实施例的放大电路的电路结构示意图，结合参考图7，图7是本发明的一个实施例的放大电路的时序示意图。相对于上述现有技术中的放大电路，本实施例中的放大电路还包括预放大支路，适于基于输入电压VI和第二时钟信号CLK2生成第二电压VP，所述第二电压VP在第二时钟信号CLK2为高电平时，其电压值高于输入电压VI。
所述放大电路包括：输入支路20，适于向各级放大支路输出第一时钟信号；第一级放大支路21，适于在第一时钟信号上升沿到来时输出电压值不小于输入电压的电压V22；第二级放大支路22，适于在第一时钟信号CLK1上升沿到来时，输出电压值不小于两倍输入电压的电压V23；第三级放大支路23，适于在第一时钟信号上升沿到来时，输出电压值不小于三倍输入电压的电压V24；以及预放大支路24，适于在第二时钟信号CLK2为高电平时，输出电压值高于输入电压VI的第二电压VP。在具体实施中，所述第二时钟信号的上升沿优先于第一时钟信号的上升沿到来。
在一些实施例中，输入支路20包括：反相器I201，其输入端接收第一时钟信号CLK1，输出端耦接反相器I202的输入端；反相器202，其输出端耦接反相器I203和反相器I204的输入端；反相器203，其输出端耦接反相器I204的输入端；反相器204，其输出端耦接反相器I205的输入端。
在输入支路20中，多个反相器耦接可以增加电路驱动能力，并隔绝前一级电路在本支路上对后一级支路的影响。
在一些实施例中，第一级放大支路21包括：反相器I205，其输出端与PMOS管M201和NMOS管M202的栅极耦接，耦接处为节点P21；PMOS管M201，其源极，接收第二电压VP，漏极与NMOS管M202的漏极耦接，耦接处为节点P22；NMOS管M202，其源极接地。
所述第一级放大支路21，在第一时钟信号CLK1为高电平时，所述第一级放大支路为第二级放大支路22的电容器C21的第一极板施加第二电压VP。
在一些实施例中，第二级放大支路22包括：反相器I206，其输出端与反相器I207耦接，并与PMOS管M203、NMOS管M204的栅极耦接，耦接处为节点P24；反相器I207，其输出端与反相器I208的输入端耦接；反相器I208，其输出端与NMOS管M205、PMOS管M206的栅极耦接；NMOS管M205，其漏极与PMOS管M207的栅极耦接，源极接地；PMOS管M206，其源极与PMOS管M207的栅极耦接，漏极与节点P23耦接；PMOS管M207，其源极接收第二电压VP，漏极与节点P23耦接；PMOS管M203，其源极与节点P23耦接，漏极与NMOS管M204的漏极耦接，耦接处为节点P25；NMOS管M204，其源极接地；电容C21，其第一极板与节点P22耦接，第二极板与节点P23耦接。
在一些实施例中，第三级放大支路23包括：反相器I209，其输出端与反相器I210耦接，并与PMOS管M208、NMOS管M209的栅极耦接，耦接处为节点P27；反相器I210，其输出端与反相器I211的输入端耦接；反相器I211，其输出端与NMOS管M210、PMOS管M211的栅极耦接；NMOS管M210，其漏极与PMOS管M212的栅极耦接，源极接地；PMOS管M211，其源极与PMOS管M212的栅极耦接，源极与节点P26耦接；PMOS管M212，其源极接收第二电压VP，漏极与节点P26耦接；PMOS管M208，其源极与节点P26耦接，漏极与NMOS管M209的漏极耦接，耦接处为节点P28；NMOS管M209，其源极接地；电容C22，其第一极板与节点P25耦接，第二极板与节点P26耦接；负载电容C23，一端与节点P28耦接，一端接地，输出电压OUT的电压值为节点P28的电压值。
在具体实施中，除第一级放大支路21外的第二级放大支路22、第三级放大支路23均包括第一支路、第二支路以及电容。所述第一支路适于在第一时钟信号CLK1为低电平时，输出第一电压；在第一时钟信号CLK1为高电平时，输出当级放大支路的第三电压。所述第二支路适于在第一时钟信号CLK1为低电平时，向当级放大支路的电容器的第二极板施加第二电压VP。
具体地，以第二级放大支路22为例，所述第二级放大支路22的第一支路221包括：包括NMOS管M205、PMOS管M206和PMOS；其第二支路222包括NMOS管M204、PMOS管M203和PMOS；所述第二级放大支路22还包括电容C21。
结合参考图7，图7是本发明的一个实施例的放大电路的时序示意图。相对于上述现有技术中的放大电路，本实施例中的放大电路还包括预放大支路，适于基于输入电压VI和第二时钟信号CLK2生成第二电压VP，所述第二电压VP在第二时钟信号CLK2为高电平时，其电压值高于输入电压VI。
在一些实施例中，电容C21的第一极板被施加了第一级放大电路21的输出电压，即为节点P12处的电压，在第一时钟信号CLK1为低电平时，所述输出电压为第一电压，即为第一时钟信号CLK1的低电平电压，在一些实施例中，所述第一电压为0V；在第一时钟信号CLK1为高电平时，所述输出电压为第二电压VP。
在一些实施例中，电容C21的第二极板处的电压值，即为节点P23的电压值。在所述第一时钟信号CLK1为低电平时，电容C21的第二极板被施加第二电压VP，所述第二电压VP大于第一电压，因此电容C21充电；当所述第一时钟信号CLK1为高电平时，电容C21的第一极板被施加第二电压VP，因为此时电容C21内部存在电势差，因此其第二极板的电位被抬高到第三电压，在本实施例中，第三电压为V23。
在一些实施例中，第三级放大电路23也包括第一支路、第二支路以及电容C22，具体细节及工作原理可以参考上述图4和图7所示实施例中的相关描述，在此不予赘述。
具体地，预放大支路24的结构可以参考图5，图5是本发明的一个实施例的预放大支路的框架结构示意图。
预放大支路24包括：传输模块51，适于在第二时钟信号CLK2为低电平时，将输入电压V21作为第二电压VP输出；放大模块52，适于在第二时钟信号CLK2为低电平时，所述放大模块52中的第一电容C1的第一极板施加输入电压，在第二时钟信号CLK2为高电平时，对第一电容C1的第二极板施加第二时钟信号CLK2的高电平电压，抬高第一电容C1的第一极板的电压并作为第二电压输出VP输出；开关模块53，适于在第二时钟信号CLK2为低电平时，输出低电平，开启所述传输模块51，在第二时钟信号CLK2为高电平时，输出高电平，关闭所述传输模块51。
参考图7，在具体实施中，当第二时钟信号CLK2为低电平时，开关模块53输出低电平，开启传输模块51，预放大支路21将输入电压V21输出，此时，第二电压VP的电压值为V21，所述放大模块52中的第一电容C1充电。当第二时钟信号CLK2为高电平时，开关模块53输出高电平，关闭传输模块51，预放大支路21输出的第二电压VP的电压值为V22。
参考图6，图6是本发明的一个实施例的预放大支路的电路结构示意图。具体地，在本实施例中，所述传输模块51包括：第一PMOS管MP1，其栅极与开关模块53耦接，源极与接收输入电压VI，漏极与预放大支路输出端耦接。
在一些实施例中，所述放大模块52包括：第二反相器I2，其输入端与开关模块53中的第一反相器I1耦接，输出端与第一电容C1的第一极板耦接；第一电容C1，其第二极板与预放大支路输出端耦接。
在一些实施例中，所述开关模块53包括：第二PMOS管MP2，其源极与第一NMOS管MN1的漏极耦接，漏极与预放大支路输出端耦接，栅极与第一反相器I1的输出端耦接；第一NMOS管MN1，其源极接地，栅极与第一反相器I1的输出端耦接；第一反相器I1，其输出端接收第二时钟信号CLK2，并将第二时钟信号CLK2反相。
参考图7，在具体实施中，当第二时钟信号CLK2为低电平时，第一反相器I1将第二时钟信号CLK2反相为高电平，第一NMOS管MN1导通，第二PMOS管MP2截止，因此第一PMOS管MP1的栅极接收低电平并导通，将输入电压VI作为第二电压VP输出。此时，第一电容C1的第二极板的电压值为0V，第一极板的电压值为V21(Vdd)，因此，第一电容C1在第二时钟信号CLK2为低电平时充电。其中，放大电路的输入电压VI的电压值与第二时钟信号CLK2的高电平电压值相同，均为V21。
当第二时钟信号CLK2为高电平时，第一反相器I1将第二时钟信号CLK2反相为低电平，第一NMOS管MN1截止，第二PMOS管MP2导通，第一PMOS管MP1的接收高电平并截止。此时，第一电容C1的第二极板的电压值为V21(Vdd)，又因为内部存在电势差，因此，其第一极板向预放大支路24输出端输出电压V22。
综上，预放大支路24在第二时钟信号CLK2为低电平时，输出的第二电压的电压值为V21；在第二时钟信号CLK2为高电平时，输出的第二电压的电压值为V22。所述电压V22的电压值高于电压V21。
结合参考图4和图7详述本发明实施例提供的放大电路的工作原理，在具体实施中，第二时钟信号CLK2的上升沿优先于第一时钟信号CLK1的上升沿。
在第二时钟信号CLK2上升沿到来之前，节点P21为高电平，因此PMOS管M201截止，NMOS管M202导通，节点P22的电压值为0V。同时，节点P24为高电平，PMOS管M203截止，NMOS管M204导通，节点P25的电压值为0V，反相器I208输出高电平，NMOS管M205导通，因此PMOS管M207导通，其源极接收的第二电压VP的电压值为V21，因此节点P23的电压值为V21。同样的，此时节点P26的电压值也为V21，输出电压OUT也为0V。电容C21、C22充电。
在第二时钟信号CLK2上升沿到来之后、第一时钟信号CLK1上升沿到来之前，如上所述，此时第二电压VP的电压值为V22，因此，节点P23、P26的电压值为V22。电容C21、C22继续充电。
当第一时钟信号CLK1上升沿到来后，节点P21为低电平，PMOS管M201导通，NMOS管M202截止，P22节点的电压值为V22。同时，节点P24为低电平，反相器I208输出低电平，因此NMOS管M205截止，PMOS管M206导通，PMOS管M207截止，此时，由于电容C21两端存在电势差，因此节点P23的电压值被放大到V23。又因为PMOS管M203导通，NMOS管M204截止，因此节点P25的电压值为V23，且电容C22两端存在电势差，因此节点P26的电压值被放大到V24。又因为节点P27为低电平，PMOS管M208导通，NMOS管M209截止，因此，此时的输出电压OUT的电压值为V24。
参考图8，图8是本发明的一个实施例的放大电路的仿真结果图。在具体实施中，输入电压VI以及第一时钟信号CLK1、第二时钟信号CLK2在高电平时的电压值均可以为1.2V，通过设定电路中的参数(例如负载电容C23的电容值、第一反相器I1和/或第二反相器I2的尺寸)，可以将第二电压VP在第二时钟信号CLK2上升沿到来后的电压值V22设定为1.39V，因此，在第一时钟信号CLK1上升沿到来后，节点P23的电压被放大到2.52V大于两倍的输入电压值(2.4V)，节点P26的电压值以及输出电压OUT均为3.65V，大于三倍的输入电压值(3.6V)，从而本发明实施例提供的放大电路可以将输出电压OUT放大至输入电压VI的三倍，且每一级放大支路的输出电压至少为输入电压的相应放大支路的级数的倍数。
本领域普通技术人员可以理解实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于以计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种放大电路，用于对输入电压进行放大，包括多级放大支路，受第一时钟信号控制，从第二级起，每级放大支路包括电容器，所述电容器包括第一极板和第二极板；每级放大支路还包括输出当级放大支路的输出电压的第一支路和为当级放大支路的电容器的第二极板充电的第二支路，每个电容器的第一极板被施加前一级放大支路的输出电压；
其特征在于，在第一时钟信号为低电平时，所述前一级放大支路的输出电压为第一电压；在第一时钟信号为高电平时，所述前一级放大支路的输出电压为前一级放大支路的电容器的第二极板的电压，其中，当前一级放大支路为第一级放大支路时，所述前一级放大支路的输出电压为第二电压；在所述第一时钟信号为低电平时，每个电容器的第二极板被施加第二电压，所述第二电压大于所述第一电压；且在所述第一时钟信号为高电平时，每个电容器的第二极板的电位被抬高至第三电压，所述第三电压为当级放大支路的输出电压，并至少为输入电压的相应放大支路的级数的倍数；
预放大支路，用于基于输入电压和第二时钟信号生成第二电压，在第二时钟信号为高电平时，所述第二电压大于输入电压，所述第二时钟信号的上升沿优先于第一时钟信号的上升沿到来。
2.根据权利要求1所述的放大电路，其特征在于，所述第一电压为第一时钟信号的低电平电压。
3.根据权利要求1所述的放大电路，其特征在于，所述预放大支路在第二时钟信号为低电平时，生成的第二电压等于输入电压；在第二时钟信号为高电平时，生成的第二电压大于输入电压。
4.根据权利要求3所述的放大电路，其特征在于，所述预放大支路包括：
传输模块，适于在第二时钟信号为低电平时，将输入电压作为第二电压输出；
放大模块，适于在第二时钟信号为低电平时，对第一电容的第一极板施加输入电压，在第二时钟信号为高电平时，对第一电容的第二极板施加第二时钟信号的高电平电压，抬高第一电容的第一极板的电压并作为第二电压输出；
开关模块，适于在第二时钟信号为低电平时，输出低电平，开启所述传输模块，在第一时钟信号为高电平时，输出高电平，关闭所述传输模块。
5.根据权利要求4所述的放大电路，其特征在于，所述传输模块包括：
第一PMOS管，其源极接收输入电压，漏极与预放大支路输出端耦接，栅极与所述开关模块耦接。
6.根据权利要求4所述的放大电路，其特征在于，所述放大模块包括：
第二反相器，其输入端与第一反相器的输出端耦接，输出端与第一电容的第二极板耦接；
第一电容，其第二极板与预放大支路输出端耦接。
7.根据权利要求4所述的放大电路，其特征在于，所述开关模块包括：
第二PMOS管，其源极与第一NMOS管的漏极耦接，漏极与预放大支路输出端耦接，栅极与第一反相器的输出端耦接；
第一NMOS管，其源极接地，栅极与第一反相器的输出端耦接；
第一反相器，其输入端接收第一时钟信号，并将第一时钟信号反相。
8.根据权利要求1所述的放大电路，其特征在于，所述多级放大支路包括第一级放大支路，在第一时钟信号为高电平时，所述第一级放大支路为第二级放大支路的电容器的第一极板施加第二电压。
9.根据权利要求1所述的放大电路，其特征在于，所述第一支路适于在第一时钟信号为低电平时，输出第一电压；在第一时钟信号为高电平时，输出当级放大支路的第三电压。
10.根据权利要求1所述的放大电路，其特征在于，所述第二支路适于在第一时钟信号为低电平时，向当级放大支路的电容器的第二极板施加第二电压。
11.根据权利要求1至10中任意一项权利要求所述的放大电路，其特征在于，所述第一时钟信号、第二时钟信号高电平时的电压值与输入电压的电压值相同。
CN201810318224.5A 2018-04-10 2018-04-10 放大电路 Active CN110365207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810318224.5A CN110365207B (zh) 2018-04-10 2018-04-10 放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810318224.5A CN110365207B (zh) 2018-04-10 2018-04-10 放大电路

Publications (2)

Publication Number Publication Date
CN110365207A CN110365207A (zh) 2019-10-22
CN110365207B true CN110365207B (zh) 2020-10-09

Family

ID=68214037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810318224.5A Active CN110365207B (zh) 2018-04-10 2018-04-10 放大电路

Country Status (1)

Country Link
CN (1) CN110365207B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170988A (zh) * 1996-07-12 1998-01-21 富士通株式会社 放大器电路和多级放大器电路
CN105989889A (zh) * 2015-03-20 2016-10-05 桑迪士克科技有限责任公司 具有积分电容器的感测放大器以及操作方法
CN106656082A (zh) * 2016-12-28 2017-05-10 郑州北斗七星通讯科技有限公司 一种多级放大电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640002B2 (en) * 2006-09-14 2009-12-29 Infineon Technologies Ag RF amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170988A (zh) * 1996-07-12 1998-01-21 富士通株式会社 放大器电路和多级放大器电路
CN105989889A (zh) * 2015-03-20 2016-10-05 桑迪士克科技有限责任公司 具有积分电容器的感测放大器以及操作方法
CN106656082A (zh) * 2016-12-28 2017-05-10 郑州北斗七星通讯科技有限公司 一种多级放大电路

Also Published As

Publication number Publication date
CN110365207A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN103761937B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US10298211B2 (en) Dynamic level shifter circuit
US3810031A (en) Integrated amplifying device having low drift and method of compensating for the drift of an amplifying device
US20080079480A1 (en) Electronic device including boosting circuit
US9473163B1 (en) Preamplifier circuit and SAR ADC using the same
JP5450786B2 (ja) 受動差動電圧ダブラ
CN101356732A (zh) 脉冲发生器和使用了它的电子设备及脉冲发生方法
CN112737586B (zh) 高速采样电路
CN108233895B (zh) 一种反相器及其驱动方法、移位寄存器单元、显示装置
US5525920A (en) Comparator circuit and method thereof
CN101989463B (zh) 双向移位寄存器
CN101569091A (zh) D类放大器
US4472645A (en) Clock circuit for generating non-overlapping pulses
CN110365207B (zh) 放大电路
JP2012182871A (ja) チャージポンプ回路及びスイッチ装置
CN107645295B (zh) 一种分时采样保持电路
US9760377B2 (en) Circuit for increasing voltage swing of a local oscillator waveform signal
CN107404316B (zh) 信号复用装置
JPH09326674A (ja) 高周波付加用の調時双安定回路
CN109818605A (zh) 产生双极时钟信号的电平移位器电路
CN220627412U (zh) 用于半导体存储器的输入数据预对齐电路
JP6178096B2 (ja) リングアンプ
US10637451B2 (en) Pulse position modulation circuit and transmission circuit
JP4520177B2 (ja) 信号処理回路
CN111245406B (zh) 脉冲产生器及脉冲产生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant