CN110364442B - 芯片的键合方法及系统 - Google Patents

芯片的键合方法及系统 Download PDF

Info

Publication number
CN110364442B
CN110364442B CN201910825436.7A CN201910825436A CN110364442B CN 110364442 B CN110364442 B CN 110364442B CN 201910825436 A CN201910825436 A CN 201910825436A CN 110364442 B CN110364442 B CN 110364442B
Authority
CN
China
Prior art keywords
wafer
chip
bonding
yield
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910825436.7A
Other languages
English (en)
Other versions
CN110364442A (zh
Inventor
陈勇辉
唐世弋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Micro Electronics Equipment Co Ltd
Original Assignee
Shanghai Micro Electronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Micro Electronics Equipment Co Ltd filed Critical Shanghai Micro Electronics Equipment Co Ltd
Priority to CN201910825436.7A priority Critical patent/CN110364442B/zh
Publication of CN110364442A publication Critical patent/CN110364442A/zh
Application granted granted Critical
Publication of CN110364442B publication Critical patent/CN110364442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

本发明提供了一种芯片的键合方法及系统，首先获取若干晶圆的良率，然后将良率大于第一设定值的若干晶圆进行晶圆级键合，或者将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，挑出良率大于第三设定值的预匹配晶圆组进行晶圆级键合，而在剩余的所述晶圆中，将良率较大的作为衬底晶圆，良率较小的作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上，本发明将良率较高的晶圆进行晶圆级键合从而提高了键合的产率，将良率较低的晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上，可以剔除部分不良芯片，从而提高了最终键合芯片的良率，从而降低了产品的制造成本。

Description

芯片的键合方法及系统
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种芯片的键合方法及系统。
背景技术
随着泛半导体技术的发展和消费电子的市场驱动，芯片的制造和封装尺寸越来越小。在“摩尔定律”发展的速度逐步接近极限的情况下，“超摩尔定律”在泛半导体领域的重要性越来越高。其中，通过键合的方式实现“异质混合”是“超摩尔定律”的重要技术之一，键合工艺能够将不同工艺节点制程的芯片进行高密度的互连，实现更小尺寸、更高性能和更低功耗的系统级集成。现有的键合方式有两种：方式1是将两个晶圆进行晶圆级键合后，再经过切割的方式形成键合芯片；方式2是先将一个晶圆切割成单个芯片，再通过单颗拾取的方式，将每个芯片键合到另外一个晶圆上，再经过切割的方式形成键合芯片。采用晶圆级键合方式，可以实现较高的产率（3片/小时-4片/小时），但是两个晶圆上的不良芯片无法剔除，使得一片晶圆内不良的芯片可能会与另一片晶圆的合格芯片进行键合，从而大幅度降低最终键合芯片的良率。采用单个芯片与晶圆的键合方式，可以剔除不良芯片，但是由于一个晶圆需要划分切割为单个芯片，产率会大幅度下降，特别是对于高精度的键合（键合精度小于1um）需求，完成一片晶圆的键合甚至需要几个小时。
发明内容
本发明的目的在于提供一种芯片的键合方法及系统，能够兼顾键合的产率以及最终键合芯片的良率。
为了达到上述目的，本发明提供了一种芯片的键合方法，包括：
获取若干晶圆的良率；
将良率大于第一设定值的若干晶圆进行晶圆级键合；
在剩余的所述晶圆中，将良率大于第二设定值的晶圆作为衬底晶圆，良率小于或等于所述第二设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
可选的，在切割所述划片晶圆之前，还获取了所述晶圆上不良芯片/合格芯片的位置分布，根据所述衬底晶圆和/或划片晶圆上不良芯片/合格芯片的位置分布将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片。
可选的，当所述衬底晶圆待键合区的芯片数量小于或等于所述划片晶圆待键合区的芯片数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域；
根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块；
将所述键合块键合至所述键合区域上。
可选的，若所述划片晶圆上没有与所述键合区域形状及尺寸均相同的键合块，将所述划片晶圆切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，当所述衬底晶圆待键合区的芯片数量大于所述划片晶圆待键合区的芯片数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切出所述键合块；
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆中选取与所述键合块形状及尺寸均相同的键合区域；
将所述键合块键合至所述键合区域上。
可选的，若所述衬底晶圆没有与所述键合块形状及尺寸均相同的键合区域，将所述键合块及所述划片晶圆剩余的部分均切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，所述键合区域及所述键合块由合格芯片构成；或者，所述键合区域及所述键合块均包括合格芯片和不合格芯片，且相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均相同。
可选的，将所述键合块键合至所述键合区域上之后，将所述划片晶圆剩余的部分切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，所述第一设定值大于所述第二设定值，且所述第一设定值大于或等于95%，所述第二设定值大于或等于90%。
本发明还提供了一种芯片的键合方法，包括：
获取若干晶圆的良率；
将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，将良率大于第三设定值的预匹配晶圆组进行晶圆级键合；
在剩余的所述晶圆中，将良率大于第四设定值的晶圆作为衬底晶圆，良率小于或等于所述第四设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
可选的，将良率大于第五设定值的若干晶圆进行两两预匹配以得到预匹配晶圆组的良率，再将良率大于第三设定值的预匹配晶圆组进行晶圆级键合。
可选的，在切割所述划片晶圆之前，还获取了所述晶圆上不良芯片/合格芯片的位置分布，根据所述衬底晶圆和/或划片晶圆上不良芯片/合格芯片的位置分布将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片。
可选的，当所述衬底晶圆的数量大于所述划片晶圆的数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域；
根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块；
将所述键合块键合至所述键合区域上。
可选的，若所述划片晶圆上没有与所述键合区域形状及尺寸均相同的键合块，将所述划片晶圆切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，当所述衬底晶圆的数量小于或等于所述划片晶圆的数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切出所述键合块；
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆中选取与所述键合块形状及尺寸均相同的键合区域；
将所述键合块键合至所述键合区域上。
可选的，若所述衬底晶圆没有与所述键合块形状及尺寸均相同的键合区域，将所述键合块及所述划片晶圆剩余的部分均切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，所述键合区域及所述键合块由合格芯片构成；或者，所述键合区域及所述键合块均包括合格芯片和不合格芯片，且相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均相同。
可选的，将所述键合块键合至所述键合区域上之后，将所述划片晶圆剩余的部分切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
可选的，所述第五设定值大于所述第三设定值及所述第四设定值，且所述第五设定值大于或等于95%，所述第三设定值及所述第四设定值大于或等于90%。
本发明还提供了一种芯片的键合系统，包括：
控制模块，用于获取若干晶圆的良率；
晶圆级键合模块，用于将良率大于第一设定值的若干晶圆进行晶圆级键合；
晶圆切割模块，用于将良率小于或等于第二设定值的划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块，用于将所述键合块键合至良率大于所述第二设定值的衬底晶圆上；
第二芯片键合模块，用于将单个芯片键合至良率大于所述第二设定值的衬底晶圆上。
可选的，所述控制模块获取若干晶圆的良率的方式包括自动光学检测设备测量或数据导入。
可选的，所述芯片的键合系统还包括：
晶圆分拣模块，用于根据所述晶圆的良率分拣所述晶圆；
运输模块，用于将良率大于所述第一设定值晶圆运输至所述晶圆级键合模块，将良率大于所述第二设定值的晶圆运输至所述第一芯片键合模块和/或所述第二芯片键合模块作为衬底晶圆，将良率小于或等于所述第二设定值的晶圆运输至所述晶圆切割模块进行切割，并将切割后形成的键合块运输至所述第一芯片键合模块，将切割后形成的单个芯片运输至所述第二芯片键合模块。
本发明还提供了一种芯片的键合系统，包括：
控制模块，用于获取若干晶圆的良率；
预匹配模块，用于将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率；
晶圆级键合模块，用于将良率大于第三设定值的预匹配晶圆组进行晶圆级键合；
晶圆切割模块，用于将良率小于或等于第四设定值的划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块，用于将所述键合块键合至良率大于所述第四设定值的衬底晶圆上；
第二芯片键合模块，用于将单个芯片键合至良率大于所述第四设定值的衬底晶圆上。
可选的，所述控制模块获取若干晶圆的良率的方式包括自动光学检测设备测量或数据导入。
可选的，所述芯片的键合系统还包括：
晶圆分拣模块，用于根据所述晶圆的良率分拣所述晶圆；
运输模块，用于将良率大于所述第三设定值的预匹配晶圆组运输至所述晶圆级键合模块，将良率大于所述第四设定值的晶圆运输至所述第一芯片键合模块和/或所述第二芯片键合模块作为衬底晶圆，将良率小于或等于所述第四设定值的晶圆运输至所述晶圆切割模块进行切割，并将切割后形成的键合块运输至所述第一芯片键合模块，将切割后形成的单个芯片运输至所述第二芯片键合模块。
在本发明提供的芯片的键合方法及系统中，首先获取若干晶圆的良率，然后将良率大于第一设定值的若干晶圆进行晶圆级键合，或者将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，挑出良率大于第三设定值的预匹配晶圆组进行晶圆级键合，而在剩余的所述晶圆中，将良率较大的作为衬底晶圆，良率较小的作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上，本发明将良率较高的晶圆进行晶圆级键合从而提高了键合的产率，将良率较低的晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上，可以剔除部分不良芯片，从而提高了最终键合芯片的良率，从而降低了产品的制造成本。
附图说明
图1为本发明实施例一提供的芯片的键合方法的流程图；
图2为本发明实施例一提供的晶圆上不良芯片和合格芯片分布的一种示意图；
图3为本发明实施例一提供的将良率大于第五设定值的晶圆进行两两预匹配的示意图；
图4为本发明实施例一提供的晶圆级键合后剩余的晶圆的示意图；
图5为本发明实施例一提供的在衬底晶圆上选取仅包含合格芯片的键合区域的示意图；
图6为本发明实施例一提供的按照仅包含合格芯片的键合区域切割划片晶圆的示意图；
图7为本发明实施例一提供的在衬底晶圆上选取可以包含不良芯片的键合区域的示意图；
图8为本发明实施例一提供的按照可以包含不良芯片的键合区域切割划片晶圆的示意图；
图9为本发明实施例一提供的芯片的键合系统的结构框图；
图10为本发明实施例二提供的芯片的键合方法的流程图；
图11为本发明实施例二提供的芯片的键合系统的结构框图；
其中，附图标记为：
01-晶圆；001-合格芯片；002-不良芯片；
01a-第一晶圆；01b-第二晶圆；01c-第三晶圆；01d-第四晶圆；01e-第五晶圆；01f-第六晶圆；01g-第七晶圆；01h-第八晶圆；
003a-第一键合块；003b-第二键合块；003c-第三键合块；003d-第四键合块；003f-第五键合块；003g-第六键合块；003h-第七键合块；003i-第八键合块；003j-第九键合块；003k-第十键合块；003r-第十一键合块；003s-第十二键合块；003t-第十三键合块；
004a-第一键合区域；004b-第二键合区域；004c-第三键合区域；004d-第四键合区域；004e-第五键合区域；004f-第六键合区域；004g-第七键合区域；004h-第八键合区域；004i-第九键合区域；004j-第十键合区域；004k-第十一键合区域；004r-第十二键合区域；004s-第十三键合块；004t-第十四键合块；004p-第十五键合块；004q-第十六键合块；
11-控制模块；12-晶圆分拣模块；13-预匹配模块；14-运输模块；15-晶圆级键合模块；16-晶圆切割模块；17-第一芯片键合模块；18-第二芯片键合模块；
21-控制模块；22-晶圆分拣模块；24-运输模块；25-晶圆级键合模块；26-晶圆切割模块；27-第一芯片键合模块；28-第二芯片键合模块。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
如图1所示，本实施例提供了一种芯片的键合方法，包括：
步骤S1：获取若干晶圆的良率；
步骤S2：将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，将良率大于第三设定值的预匹配晶圆组进行晶圆级键合；
步骤S3：在剩余的所述晶圆中，将良率大于第四设定值的晶圆作为衬底晶圆，良率小于或等于所述第四设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
具体的，如图1所示，本实施例中，所述晶圆可以是用于制造存储器、LED（发光二极管）或MEMS（微机电系统）的晶圆，本实施例中，若干所述晶圆内部的结构及功能均相同。可以理解的是，每个所述晶圆上均具有阵列分布的多个芯片，键合时，需要将两个晶圆上的芯片对准后再进行键合，但是由于所述晶圆在制造过程中可能产生缺陷，导致所述晶圆的良率（晶圆上合格芯片占芯片总数量的百分比）难以达到100%（即所述晶圆上的每个芯片均是合格芯片），通常所述晶圆上均会随机分布一些不良芯片，若将不良芯片与一合格芯片键合后得到的键合芯片也是不良芯片。
进一步，如图2所示，执行步骤S1，对于需要键合的一批晶圆01，对每个所述晶圆01进行良率检测，以获取每个所述晶圆01的良率（合格芯片001占芯片总数量的百分比），此时，还可以获取所述晶圆01上的合格芯片001/不良芯片002的数量及位置分布，这样一来，每个所述晶圆01上的合格芯片001及不良芯片002均可以准确的定位。
接着，执行步骤S2，将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，并将良率大于第三设定值的预匹配晶圆组进行晶圆级键合。进一步，可以将所有所述晶圆均进行两两预匹配，从而筛选出满足要求的预匹配晶圆组，但考虑到效率和成本等原因，本实施例中选取良率大于第五设定值的晶圆进行两两预匹配，因为当所述晶圆的良率较小时，即使与一个良率较大的晶圆进行预匹配，也得不到满足良率较高的预匹配晶圆组，所以，当所述晶圆01的良率大于第五设定值时，表明所述晶圆01上的合格芯片001的数量多，即使进行晶圆级键合，得到的键合芯片的良率也较高，可以将良率大于第三设定值的预匹配晶圆组进行晶圆级键合。本实施例中，为了保证键合后得到的键合芯片的良率大于90%，选取良率大于95%的晶圆01进行两两预匹配，并得到预匹配晶圆组的良率。例如，若所述晶圆01批次中具有4片良率大于95%的晶圆，分别为第一晶圆01a、第二晶圆01b、第三晶圆01c及第四晶圆01d，则将所述第一晶圆01a分别与第二晶圆01b、第三晶圆01c及第四晶圆01d进行预匹配，所述第二晶圆01b与所述第三晶圆01c及第四晶圆01d进行预匹配，所述第三晶圆01c与所述第四晶圆01d进行预匹配，这样一来，4片晶圆均进行了两两预匹配，每个预匹配晶圆组的良率（预匹配晶圆组中合格键合芯片与不良键合芯片的百分比）即可得出。
可以理解的是，由于两个进行预匹配的晶圆上的不良芯片的位置可能相同也可能不同，所以若预匹配晶圆组中的两个晶圆上的不良芯片的位置重合度比较高时，则这个预匹配晶圆组的良率也会比较高，反之，若预匹配晶圆组中的两个晶圆上的不良芯片的位置重合度比较低时，则这个预匹配晶圆组的良率也会比较低。挑出良率大于90%的预匹配晶圆组中的两个晶圆进行晶圆级键合，例如，若只有所述第一晶圆01a与第二晶圆01b预匹配的良率大于90%，所述第二晶圆01b与所述第四晶圆01d预匹配的良率大于90%，剩余的预匹配晶圆组（第一晶圆01a和第三晶圆01c，第一晶圆01a和第四晶圆01d，第二晶圆01b和第三晶圆01c以及第三晶圆01c和第四晶圆01d）的良率均小于或等于90%，则直接将所述第一晶圆01a与所述第二晶圆01b进行键合，所述第三晶圆01c和所述第四晶圆01d留下进入下一步骤；或将所述第二晶圆01b与所述第四晶圆01d进行键合，所述第一晶圆01a和第三晶圆01c留下进入下一步骤；若只有所述第一晶圆01a与第二晶圆01b预匹配的良率大于90%，剩余的预匹配晶圆组（第一晶圆01a和第三晶圆01c，第一晶圆01a和第四晶圆01d，第三晶圆01c和第四晶圆01d，第二晶圆01b和第三晶圆01c以及第二晶圆01b和第四晶圆01d）的良率均小于或等于90%，则只将所述第一晶圆01a与第二晶圆01b进行键合，所述第三晶圆01c与所述第四晶圆01d留下进入下一步骤。
可选的，本实施例中，所述第五设定值为95%，所述第三设定值为90%，良率95%的晶圆有4片，但其他实施例中，所述第五设定值还可以大于95%，例如是96%、97%或98%等，所述第三设定值也可以大于90%，例如是91%、92%或93%等，良率大于所述第五设定值的晶圆还可以是其他的数量，例如是7个、9个或12个等，本实施例不再一一举例说明。
接下来，执行步骤S3，在执行晶圆级键合后，剩余的所述晶圆中，将良率大于第四设定值的晶圆作为衬底晶圆（键合的基底，不能切割），良率小于或等于所述第四设定值的晶圆作为划片晶圆（用于进行切割的晶圆），所述第四设定值可以介于所述第五设定值与所述第三设定值之间，本实施例中，所述第四设定值为94%，将良率大于94%的晶圆作为衬底晶圆，良率小于或等于94%的晶圆作为划片晶圆。例如，如图4所示，在晶圆级键合之后，还剩下第二晶圆01b、第四晶圆01d、第五晶圆01e、第六晶圆01f、第七晶圆01g和第八晶圆01h，其中，所述第二晶圆01b、第四晶圆01d和第五晶圆01e的良率大于94%，作为衬底晶圆，所述第六晶圆01f、第七晶圆01g和第八晶圆01h的良率小于94%，作为划片晶圆。
如图5所示，首先根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域，所述键合区域由若干合格芯片构成。从图5中可见，由于所述第二晶圆01b、第四晶圆01d和第五晶圆01e的良率较高，从所述第二晶圆01b、第四晶圆01d和第五晶圆01e中能够选取较多的键合区域（图5中标注的虚框区域），并且，所述键合区域可以有很多种尺寸，可以理解的是，由于所述晶圆上芯片的排布方式以及划片工艺的限制，所述键合区域需要选择规则的矩形区域（在晶圆的边缘部分可以除外）。由于所述键合区域的数量和尺寸有很多种，可以根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块，所述键合块也由若干合格芯片构成，将所述键合块键合至所述键合区域上，以使整个键合区域上的键合芯片均是合格芯片。
例如，如图6所示，所述第六晶圆01f可以根据选取的键合区域切出第一键合块003a和第二键合块003b，其中，第一键合块003a键合在所述第二晶圆01b的第一键合区域004a（第五键合区域004e）或第五晶圆01e的第八键合区域004h上，所述第二键合块003b可以键合在所述第二晶圆01b的第二键合区域004b上（处于晶圆边缘的键合区域需要和晶圆边缘的键合块键合，例如所述第二键合块003b就无法键合在所述第五晶圆01e左下的角的键合区域上）。进一步，所述第七晶圆01g由于无法找到与所述第二晶圆01b、第四晶圆01d和第五晶圆01e的键合区域形状及尺寸均相同的键合块，则需要将所述第七晶圆01g切成单个芯片。所述第八晶圆01h可以根据选取的键合区域切出第三键合块003c、第四键合块003d和第五键合块003f，所述第三键合块003c可以键合至所述第二晶圆01b的第三键合区域004c（第四键合区域004d）、第四晶圆01d的第七键合区域004g或第五晶圆01e的第九键合区域004i上；所述第四键合块003d可以键合至所述第二晶圆01b的第一键合区域004a（第五键合区域004e）或第五晶圆01e的第八键合区域004h上；所述第五键合块003f可以键合至所述第二晶圆01b的第六键合区域004f上。当所述第六晶圆01f和所述第八晶圆01h切块完成后，将所得的所有键合块键合至所述第二晶圆01b、第四晶圆01d和第五晶圆01e上，然后将所述第六晶圆01f和所述第八晶圆01h剩余的部分切割成单个芯片，由于所述第七晶圆01g也切割成单个芯片了，可以将这些芯片中的不良芯片剔除掉，然后只将合格芯片键合至所述第二晶圆01b、第四晶圆01d和第五晶圆01e的合格芯片上。
可以理解的是，本实施例仅示意性的展示出了一种键合区域及键合块搭配情况，实际上键合区域及键合块还可以是其他搭配方式，可以适晶圆上不良芯片/合格芯片的分布以及实际的工艺要求进行调整。
进一步，本实施例还可以先根据所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切割出键合块，所述键合块由若干合格芯片构成。由于所述键合块的数量和尺寸也可以有很多种，可以根据所述键合块的形状和尺寸从若干所述衬底晶圆上选取与所述键合块形状及尺寸均相同的键合区域，所述键合区域也由若干合格芯片构成，将所述键合块键合至所述键合区域上，以使整个键合区域上的键合芯片均是合格芯片。相较于先从所述衬底晶圆上选取键合区域再对所述划片晶圆进行划片的方式来说，先将所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切割出键合块的方式更适用于所述划片晶圆的良率较低（例如低于90%）的情况，由于所述划片晶圆的良率较低，不良芯片也较多，所以即使尽可能从所述划片晶圆上切割出一个面积较大的键合块，也容易从所述衬底晶圆中找出与之形状及尺寸均相同的键合区域。若所述衬底晶圆没有与所述键合块形状及尺寸均相同的键合区域，则需要将所述键合块及所述划片晶圆剩余的部分均切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
进一步，所述键合区域及所述键合块还可以均包括合格芯片和不合格芯片，且相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均相同。如图7所示，首先根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域，所述键合区域可以由若干合格芯片构成，也可以由若干合格芯片和不合格芯片构成，由于所述第二晶圆01b、第四晶圆01d和第五晶圆01e的良率较高，可以从所述第二晶圆01b、第四晶圆01d和第五晶圆01e中能够选取较多的键合区域（例如图7中标注的虚框区域），并且，所述键合区域可以有很多种尺寸。由于所述键合区域的数量和尺寸有很多种，可以根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块，当所述键合区域仅包括合格芯片时，与其键合的所述键合块也仅包括合格芯片，将所述键合块键合至所述键合区域上，以使整个键合区域上的键合芯片均是合格芯片；当所述键合区域既包括合格芯片包括不良芯片时，与其键合的所述键合块也包括合格芯片和不良芯片，且键合区域及键合块上的合格芯片和不合格芯片的位置均相同，将所述键合块键合至所述键合区域上，整个键合区域上的键合芯片既有合格芯片又有不良芯片，但是由于相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均是相同的，不会浪费任一合格芯片，从而不会降低最终键合芯片的良率，且利用键合块来键合也可增加产率。
接下来，如图8所示，所述第六晶圆01f可以根据选取的键合区域切出第七键合块003h、第八键合块003i及第九键合块003j，其中，第七键合块003h包括两个不良芯片，可以键合至第四晶圆01d的第十五键合区域004p上；第八键合块003i仅包括合格芯片，可以键合至所述第二晶圆01b的第十一键合区域004k上，第九键合块003j包括一个不良芯片，可以键合在所述第二晶圆01b的第十键合区域004j或所述第四晶圆01d的十二键合区域004s上。所述第七晶圆01g可以根据选取的键合区域切出第十键合块003k，所述第十键合块003k包括一个不良芯片，可以键合在所述第二晶圆01b的第十键合区域004j或所述第四晶圆01d的十三键合区域004s上。所述第八晶圆01h可以根据选取的键合区域切出第十一键合块003r、第十二键合块003s和第十三键合块003t，所述第十一键合块003r包括一个不良芯片，可以键合至所述第五晶圆01e的第十六键合区域004q上；所述第十二键合块003s包括一个不良芯片，可以键合至所述第四晶圆01d的十二键合区域004r上；所述第十三键合块003t仅包括合格芯片，可以键合至所述第四晶圆01d的第十四键合区域004t上。当所述第六晶圆01f、第七晶圆01g及所述第八晶圆01h切块完成后，然后将所述第六晶圆01f、第七晶圆01g及所述第八晶圆01h剩余的部分切割成单个芯片，然后将这些芯片中的不良芯片剔除掉，然后只将合格芯片键合至所述第二晶圆01b、第四晶圆01d和第五晶圆01e的合格芯片上。
可选的，对于衬底晶圆待键合区的芯片数量较多、划片晶圆待键合区的芯片数量较少的情况，可以采用先切割所述划片晶圆再在所述衬底晶圆中选取键合区域的方式，这样即使先切割了所述划片晶圆，也容易在所述衬底晶圆中找到与键合块匹配的键合区域；对于衬底晶圆待键合区的芯片数量较少、划片晶圆待键合区的芯片数量较多的情况，则可以采用先选取键合区域再切割划片晶圆的方式，这样可以保证切割下来的键合块大部分都能够键合在所述衬底晶圆上。进一步，当所述划片晶圆的良率均较高（或者不良芯片比较集中）时，选取的键合区域和键合块可以只包括合格芯片，因为在合格芯片比较多的情况下，容易选出面积较大的键合块，而当所述划片晶圆的良率较低（或者不良芯片比较分散）时，则可以选取包含不良芯片的键合区域和键合块，只要能够保证相键合的键合区域及键合块上的合格芯片和不合格芯片互补即可，本实施例不再一一举例说明。
基于此，如图9所示，本实施例还提供了一种芯片的键合系统，包括：
控制模块11，所述控制模块11获取良率的方式例如是通过一自动光学检测设备（AOI检测设备）测量，或者采用数据导入设备进行数据导入等；
晶圆分拣模块12，用于根据所述晶圆的良率分拣所述晶圆，以使所述晶圆根据良率的范围被分类好，本实施例中，所述晶圆分拣模块12将所述晶圆分成三类，分别为良率大于所述第五设定值的，良率在第五设定值于第四设定值之间的，以及良率小于第四设定值的；
预匹配模块13，用于将良率大于所述第五设定值的若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率；
运输模块14，用于运输键合过程中的任何材料，例如晶圆、芯片或键合块等；
晶圆级键合模块15，所述运输模块14将良率大于所述第三设定值的预匹配晶圆组运输至所述晶圆级键合模块15中，所述晶圆级键合模块15所述预匹配晶圆组进行晶圆级键合，剩余的未进行晶圆级键合的晶圆中，将良率大于所述第四设定值的晶圆作为衬底晶圆，良率小于或等于所述第四设定值的晶圆作为划片晶圆；
晶圆切割模块16，所述运输模块14将所述划片晶圆运输至所述晶圆切割模块16中，所述晶圆切割模块16将所述划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块17，所述运输模块14首先将若干衬底晶圆运输至所述第一芯片键合模块17中，再将所述晶圆切割模块16切割成的键合块运输至所述第一芯片键合模块17中，所述第一芯片键合模块17将所述键合块键合所述衬底晶圆上；
第二芯片键合模块18，所述运输模块14首先将若干衬底晶圆运输至所述第二芯片键合模块18中，再将所述晶圆切割模块16切割成的单个芯片运输至所述第二芯片键合模块18中，所述第二芯片键合模块18将单个芯片键合所述衬底晶圆上。
实施例二
如图10所示，本实施例提供了一种芯片的键合方法，包括：
L1：获取若干晶圆的良率；
L2：将良率大于第一设定值的若干晶圆进行晶圆级键合；
L3：在剩余的所述晶圆中，将良率大于第二设定值的晶圆作为衬底晶圆，良率小于或等于所述第二设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
与实施例一不同的是，本实施例在获取若干晶圆的良率之后，直接将良率大于第一设定值的若干晶圆进行晶圆级键合。晶圆级键合之后，在剩余的所述晶圆中，将良率大于第二设定值的晶圆作为衬底晶圆，良率小于或等于所述第二设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。本实施例中，所述第一设定值大于所述第二设定值，且所述第一设定值大于或等于95%，所述第二设定值大于或等于90%。通过选择合适的第一设定值，可以保证晶圆级键合后的键合芯片的良率较高，例如高于90%，并且相对于实施例一来说，本实施例省略了预匹配的步骤，从而进一步提高了键合的效率。
基于此，如图11所示，本实施例还提供了一种芯片的键合系统，包括：
控制模块21，所述控制模块11获取良率的方式例如是通过一自动光学检测设备（AOI检测设备）测量，或者采用数据导入设备进行数据导入等；
晶圆分拣模块22，用于根据所述晶圆的良率分拣所述晶圆，以使所述晶圆根据良率的范围被分类好，本实施例中，所述晶圆分拣模块22将所述晶圆分成三类，分别为良率大于所述第一设定值的，良率在第一设定值于第二设定值之间的，以及良率小于第二设定值的；
运输模块24，用于运输键合过程中的任何材料，例如晶圆、芯片或键合块等；
晶圆级键合模块25，所述运输模块24将良率大于所述第一设定值晶圆运输至所述晶圆级键合模块25中直接进行晶圆级键合，剩余的未进行晶圆级键合的晶圆中，将良率大于所述第二设定值的晶圆作为衬底晶圆，良率小于或等于所述第二设定值的晶圆作为划片晶圆；
晶圆切割模块26，所述运输模块24将所述划片晶圆运输至所述晶圆切割模块26中，所述晶圆切割模块26将所述划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块27，所述运输模块24首先将若干衬底晶圆运输至所述第一芯片键合模块27中，再将所述晶圆切割模块26切割成的键合块运输至所述第一芯片键合模块27中，所述第一芯片键合模块27将所述键合块键合所述衬底晶圆上；
第二芯片键合模块28，所述运输模块24首先将若干衬底晶圆运输至所述第二芯片键合模块28中，再将所述晶圆切割模块26切割成的单个芯片运输至所述第二芯片键合模块28中，所述第二芯片键合模块28将单个芯片键合所述衬底晶圆上。
综上，在本发明实施例提供的芯片的键合方法及系统中，首先获取若干晶圆的良率，然后将良率大于第一设定值的若干晶圆进行晶圆级键合，或者将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，挑出良率大于第三设定值的预匹配晶圆组进行晶圆级键合，而在剩余的所述晶圆中，将良率较大的作为衬底晶圆，良率较小的作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上，本发明将良率较高的晶圆进行晶圆级键合从而提高了键合的产率，将良率较低的晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上，可以剔除部分不良芯片，从而提高了最终键合芯片的良率，从而降低了产品的制造成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (25)

1.一种芯片的键合方法，其特征在于，包括：
获取若干晶圆的良率；
将良率大于第一设定值的若干晶圆进行晶圆级键合；
在剩余的所述晶圆中，将良率大于第二设定值的晶圆作为衬底晶圆，良率小于或等于所述第二设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
2.如权利要求1所述的芯片的键合方法，其特征在于，在切割所述划片晶圆之前，还获取了所述晶圆上不良芯片/合格芯片的位置分布，根据所述衬底晶圆和/或划片晶圆上不良芯片/合格芯片的位置分布将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片。
3.如权利要求2所述的芯片的键合方法，其特征在于，当所述衬底晶圆待键合区的芯片数量小于或等于所述划片晶圆待键合区的芯片数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域；
根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块；
将所述键合块键合至所述键合区域上。
4.如权利要求3所述的芯片的键合方法，其特征在于，若所述划片晶圆上没有与所述键合区域形状及尺寸均相同的键合块，将所述划片晶圆切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
5.如权利要求2所述的芯片的键合方法，其特征在于，当所述衬底晶圆待键合区的芯片数量大于所述划片晶圆待键合区的芯片数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切出所述键合块；
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆中选取与所述键合块形状及尺寸均相同的键合区域；
将所述键合块键合至所述键合区域上。
6.如权利要求5所述的芯片的键合方法，其特征在于，若所述衬底晶圆没有与所述键合块形状及尺寸均相同的键合区域，将所述键合块及所述划片晶圆剩余的部分均切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
7.如权利要求3-6中任一项所述的芯片的键合方法，其特征在于，所述键合区域及所述键合块由合格芯片构成；或者，所述键合区域及所述键合块均包括合格芯片和不合格芯片，且相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均相同。
8.如权利要求3或5所述的芯片的键合方法，其特征在于，将所述键合块键合至所述键合区域上之后，将所述划片晶圆剩余的部分切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
9.如权利要求1所述的芯片的键合方法，其特征在于，所述第一设定值大于所述第二设定值，且所述第一设定值大于或等于95%，所述第二设定值大于或等于90%。
10.一种芯片的键合方法，其特征在于，包括：
获取若干晶圆的良率；
将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率，将良率大于第三设定值的预匹配晶圆组进行晶圆级键合；
在剩余的所述晶圆中，将良率大于第四设定值的晶圆作为衬底晶圆，良率小于或等于所述第四设定值的晶圆作为划片晶圆，将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片后键合至所述衬底晶圆上。
11.如权利要求10所述的芯片的键合方法，其特征在于，将良率大于第五设定值的若干晶圆进行两两预匹配以得到预匹配晶圆组的良率，再将良率大于第三设定值的预匹配晶圆组进行晶圆级键合。
12.如权利要求10所述的芯片的键合方法，其特征在于，在切割所述划片晶圆之前，还获取了所述晶圆上不良芯片/合格芯片的位置分布，根据所述衬底晶圆和/或划片晶圆上不良芯片/合格芯片的位置分布将所述划片晶圆切成包含多个芯片的键合块和/或切成单个芯片。
13.如权利要求12所述的芯片的键合方法，其特征在于，当所述衬底晶圆的数量大于所述划片晶圆的数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆上选取键合区域；
根据所述键合区域从若干所述划片晶圆上切出与所述键合区域形状及尺寸均相同的键合块；
将所述键合块键合至所述键合区域上。
14.如权利要求13所述的芯片的键合方法，其特征在于，若所述划片晶圆上没有与所述键合区域形状及尺寸均相同的键合块，将所述划片晶圆切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
15.如权利要求12所述的芯片的键合方法，其特征在于，当所述衬底晶圆的数量小于或等于所述划片晶圆的数量时，将所述划片晶圆切成键合块和/或切成单个芯片后键合至所述衬底晶圆上的步骤包括：
根据所述划片晶圆上不良芯片/合格芯片的位置分布从若干所述划片晶圆上切出所述键合块；
根据所述衬底晶圆上不良芯片/合格芯片的位置分布从若干所述衬底晶圆中选取与所述键合块形状及尺寸均相同的键合区域；
将所述键合块键合至所述键合区域上。
16.如权利要求15所述的芯片的键合方法，其特征在于，若所述衬底晶圆没有与所述键合块形状及尺寸均相同的键合区域，将所述键合块及所述划片晶圆剩余的部分均切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
17.如权利要求13-16中任一项所述的芯片的键合方法，其特征在于，所述键合区域及所述键合块由合格芯片构成；或者，所述键合区域及所述键合块均包括合格芯片和不合格芯片，且相键合的键合区域及键合块上的合格芯片和不合格芯片的位置均相同。
18.如权利要求13或15所述的芯片的键合方法，其特征在于，将所述键合块键合至所述键合区域上之后，将所述划片晶圆剩余的部分切割成单个芯片，并将单个芯片中的合格芯片键合至所述衬底晶圆的合格芯片上。
19.如权利要求11所述的芯片的键合方法，其特征在于，所述第五设定值大于所述第三设定值及所述第四设定值，且所述第五设定值大于或等于95%，所述第三设定值及所述第四设定值大于或等于90%。
20.一种芯片的键合系统，其特征在于，包括：
控制模块，用于获取若干晶圆的良率；
晶圆级键合模块，用于将良率大于第一设定值的若干晶圆进行晶圆级键合；
晶圆切割模块，用于将良率小于或等于第二设定值的划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块，用于将所述键合块键合至良率大于所述第二设定值的衬底晶圆上；
第二芯片键合模块，用于将单个芯片键合至良率大于所述第二设定值的衬底晶圆上。
21.如权利要求20所述的芯片的键合系统，其特征在于，所述控制模块获取若干晶圆的良率的方式包括自动光学检测设备测量或数据导入。
22.如权利要求20所述的芯片的键合系统，其特征在于，所述芯片的键合系统还包括：
晶圆分拣模块，用于根据所述晶圆的良率分拣所述晶圆；
运输模块，用于将良率大于所述第一设定值晶圆运输至所述晶圆级键合模块，将良率大于所述第二设定值的晶圆运输至所述第一芯片键合模块和/或所述第二芯片键合模块作为衬底晶圆，将良率小于或等于所述第二设定值的晶圆运输至所述晶圆切割模块进行切割，并将切割后形成的键合块运输至所述第一芯片键合模块，将切割后形成的单个芯片运输至所述第二芯片键合模块。
23.一种芯片的键合系统，其特征在于，包括：
控制模块，用于获取若干晶圆的良率；
预匹配模块，用于将若干所述晶圆进行两两预匹配并得到预匹配晶圆组的良率；
晶圆级键合模块，用于将良率大于第三设定值的预匹配晶圆组进行晶圆级键合；
晶圆切割模块，用于将良率小于或等于第四设定值的划片晶圆切割成切成包含多个芯片的键合块和/或切成单个芯片；
第一芯片键合模块，用于将所述键合块键合至良率大于所述第四设定值的衬底晶圆上；
第二芯片键合模块，用于将单个芯片键合至良率大于所述第四设定值的衬底晶圆上。
24.如权利要求23所述的芯片的键合系统，其特征在于，所述控制模块获取若干晶圆的良率的方式包括自动光学检测设备测量或数据导入。
25.如权利要求23所述的芯片的键合系统，其特征在于，所述芯片的键合系统还包括：
晶圆分拣模块，用于根据所述晶圆的良率分拣所述晶圆；
运输模块，用于将良率大于所述第三设定值的预匹配晶圆组运输至所述晶圆级键合模块，将良率大于所述第四设定值的晶圆运输至所述第一芯片键合模块和/或所述第二芯片键合模块作为衬底晶圆，将良率小于或等于所述第四设定值的晶圆运输至所述晶圆切割模块进行切割，并将切割后形成的键合块运输至所述第一芯片键合模块，将切割后形成的单个芯片运输至所述第二芯片键合模块。
CN201910825436.7A 2019-09-03 2019-09-03 芯片的键合方法及系统 Active CN110364442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910825436.7A CN110364442B (zh) 2019-09-03 2019-09-03 芯片的键合方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910825436.7A CN110364442B (zh) 2019-09-03 2019-09-03 芯片的键合方法及系统

Publications (2)

Publication Number Publication Date
CN110364442A CN110364442A (zh) 2019-10-22
CN110364442B true CN110364442B (zh) 2019-12-03

Family

ID=68225482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910825436.7A Active CN110364442B (zh) 2019-09-03 2019-09-03 芯片的键合方法及系统

Country Status (1)

Country Link
CN (1) CN110364442B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527586A (zh) * 2020-11-03 2021-03-19 特劢丝软件科技(上海)有限公司 硅片生产控制方法、电子设备和计算机可读存储介质
CN112490136B (zh) * 2020-11-30 2021-12-24 长江存储科技有限责任公司 一种晶圆键合方法和系统
CN116682743B (zh) * 2023-05-15 2024-01-23 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838951A (en) * 1996-02-29 1998-11-17 Anam Industrial Co., Ltd Wafer map conversion method
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455270B2 (en) * 2009-09-17 2013-06-04 International Business Machines Corporation 3D multiple die stacking
CN103745934B (zh) * 2013-12-30 2016-08-24 格科微电子（上海）有限公司 晶圆级封装方法
US20170186730A1 (en) * 2015-12-26 2017-06-29 Invensas Corporation System and method for providing 3d wafer assembly with known-good-dies
US20170242070A1 (en) * 2016-02-23 2017-08-24 Qualcomm Incorporated Automatic failure identification and failure pattern identification within an ic wafer
CN107887306B (zh) * 2017-11-14 2019-05-31 武汉新芯集成电路制造有限公司 一种键合晶圆的配对方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838951A (en) * 1996-02-29 1998-11-17 Anam Industrial Co., Ltd Wafer map conversion method
CN103633002A (zh) * 2012-05-15 2014-03-12 国际商业机器公司 形成3d晶片到晶片堆叠的方法、3d系统和电路布置

Also Published As

Publication number Publication date
CN110364442A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN110364442B (zh) 芯片的键合方法及系统
CN103489808B (zh) 一种可按照离子注入区域分类的电子束缺陷检测方法
CN103681988B (zh) 一种led标准方片及其制作方法
CN103346101A (zh) 芯片缺陷的高精度检测方法和扫描方法
CN108122801A (zh) 晶圆标记方法及晶圆标记系统
US20200194613A1 (en) Layout method of mixing and matching led wafers with different grades and display device having mixed and matched led wafers with different grades
CN113421065B (zh) 一种基于物联网的半导体生产智能分拣系统
CN105424240B (zh) 一种ic塑封残余应力的观测比较方法
CN106935678B (zh) 太阳能电池制备方法及系统
CN205335279U (zh) 太阳能电池制备系统
US6931298B1 (en) Integrated back-end integrated circuit manufacturing assembly
CN105931976B (zh) 一种亮场扫描设备自动定义扫描区域的检测方法
CN104766808B (zh) 晶圆缺陷密度获得方法、测试方法及半导体装置形成方法
CN208240624U (zh) 半导体封装测试装置
CN101719507A (zh) 单台面串联平面pn结芯片及其制造方法
Roddy Introduction to microelectronics
CN103969942A (zh) 集成式光刻板制作方法及其制得led芯片晶粒的分选方法
CN102227007A (zh) 发光二极管的筛选方法
CN201966213U (zh) 发光二极管晶片、测试探针组结构及其掩模
CN201829469U (zh) 半导体元件的整合式制造设备
Chen et al. High-speed color sorting algorithm based on fpga implementation
CN204834614U (zh) 晶圆测试结构
CN204067349U (zh) 一种芯片保护结构
JPH05190758A (ja) 半導体装置及びその製造方法
CN103871939B (zh) 用于生产蓝宝石图形衬底的分选方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant