CN110350911A - 效能监视单元的计数电路 - Google Patents

效能监视单元的计数电路 Download PDF

Info

Publication number
CN110350911A
CN110350911A CN201810283475.4A CN201810283475A CN110350911A CN 110350911 A CN110350911 A CN 110350911A CN 201810283475 A CN201810283475 A CN 201810283475A CN 110350911 A CN110350911 A CN 110350911A
Authority
CN
China
Prior art keywords
counter
event
signal
cycle rate
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810283475.4A
Other languages
English (en)
Other versions
CN110350911B (zh
Inventor
陈嘉怡
蔡炎廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810283475.4A priority Critical patent/CN110350911B/zh
Publication of CN110350911A publication Critical patent/CN110350911A/zh
Application granted granted Critical
Publication of CN110350911B publication Critical patent/CN110350911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/58Gating or clocking signals not applied to all stages, i.e. asynchronous counters
    • H03K23/588Combination of a synchronous and an asynchronous counter

Abstract

本发明揭露了一种效能监视单元的计数电路,能够避免一般周期计数器于发生溢出后,暂停计数所导致的计数不精确等问题。该计数电路的一实施例包含一周期计数器与一事件计数器。该周期计数器于一使能期间从一启始值开始计数一时钟信号的周期数,并于该使能期间内该周期计数器之计数值达到该周期计数器的计数上限时,改变一触发信号的电平以及从该启始值再次计数。该事件计数器于该使能期间依据该触发信号的电平的改变次数进行计数。因此,该计数电路得以依据该周期计数器之计数值以及该事件计数器之计数值,得到该时钟信号的总周期数。

Description

效能监视单元的计数电路
技术领域
本发明是关于计数电路,尤其是关于效能监视单元的计数电路。
背景技术
效能监视单元(performance monitor unit,PMU)常被用来取得一处理器的效能资讯,该效能资讯可作为此处理器或其执行之指令的改善依据。上述效能监视单元通常会计数一特定时间(例如:执行一特定操作所需的时间)内该处理器的时钟的周期数,此计数操作可藉由一专用计数器来实现,然而,由于该处理器的时钟频率可能相当高,该专用计数器容易在该特定时间结束前,达到它的计数上限而溢出(overflow),因此,因应该专用计数器的溢出情形,该专用计数器的计数值须被调整,且该溢出情形须被记录,而在完成上述调整及记录之前,该专用计数器会暂停运作,这会影响到最后的计数结果,简言之,最后的计数结果会不精确。
目前技术可见于以下文献:美国专利号US 7,225,105 B2。
发明内容
本发明之一目的在于提供一种效能监视单元的计数电路,以避免先前技术的问题。
本发明揭露了一种效能监视单元的计数电路,其一实施例包含一周期计数器与一事件计数器。该周期计数器用来于一使能期间从一启始值开始计数一时钟信号的一周期数,并于该使能期间内该周期计数器之计数值达到该周期计数器的计数上限时,改变一触发信号的电平以及从该启始值再次计数。该事件计数器用来于该使能期间依据该触发信号的电平的一改变次数进行计数。因此,该计数电路得以依据该周期计数器之计数值以及该事件计数器之计数值,得到该使能期间内该时钟信号的一总周期数。
本发明之计数电路的另一实施例包含一周期计数器、一第一事件计数器以及一第二事件计数器。该周期计数器用来于一使能期间从一启始值开始计数一时钟信号的一周期数,并于该周期计数器之计数值达到该周期计数器的计数上限时,改变一触发信号的电平并从该启始值再次计数。该第一事件计数器用来于该使能期间依据该触发信号从一第一值开始计数,并于该第一事件计数器之计数值达到该第一事件计数器的计数上限时,改变一第一信号的电平以及从该第一值再次计数。该第二事件计数器用来于该使能期间依据该第一信号从一第二值开始计数。因此,该计数电路得以依据该周期计数器之计数值、该第一事件计数器之计数值以及该第二事件计数器之计数值,得到该使能期间内该时钟信号的一总周期数。
本发明之计数电路的又一实施例包含一周期计数器、一多工器以及一事件计数器。该周期计数器用来计数一时钟信号的一周期数,并输出一触发信号给一多工器。该多工器用来接收至少一事件信号与该触发信号,并依据一选择信号输出该至少一事件信号与该触发信号的其中之一给该事件计数器。该事件计数器用来于该选择信号输出该至少一事件信号的其中之一时,与该周期计数器分开地运作;该事件计数器另用来于该选择信号输出该触发信号时,依据该触发信号之电平的一改变次数进行计数。按照上述,该事件计数器可依据该周期计数器输出的触发信号来运作,也可依据其它事件信号来运作,从而提供使用弹性。
有关本发明的特征、实作与功效,兹配合图式作较佳实施例详细说明如下。
附图说明
图1显示本发明之效能监视单元的计数电路的一实施例;
图2显示本发明之效能监视单元的计数电路的另一实施例;
图3显示本发明之效能监视单元的计数电路的又一实施例;以及
图4显示本发明之效能监视单元的计数电路的再一实施例。
具体实施方式
本说明书揭露一种效能监视单元(performance monitor unit,PMU)的计数电路,可用来计数一目标电路(例如:一处理器或一时钟产生电路)之一时钟信号的周期数,该计数电路可避免因为溢出而暂停计数,从而提供一精确的计数结果。上述时钟信号可以是该目标电路产生的信号,或是该目标电路接收的信号。
图1显示本发明之计数电路的一实施例。图1的计数电路100包含一周期计数器(cycle counter)110与一事件计数器(event counter)120,该二计数器110、120以一预定方式(例如:串联方式)连接。周期计数器110的一实施例是一N位计数器,事件计数器120的一实施例是一M位计数器,其中N与M均为正整数,分别对应周期计数器110与事件计数器120的计数上限;举例而言,N不小于32,M不小于16且小于N;另举例而言,N=32,M=16。值得注意的是,计数电路100可包含其它计数器(例如:其它事件计数器)以供使用。
请参阅图1。周期计数器110接收至少一使能信号EN,其定义一使能期间(例如:执行一特定操作所需的时间),周期计数器110于该使能期间从一启始值(例如:32位值之最小值)开始计数一时钟信号CLK的一周期数,周期计数器110进一步地于该使能期间内周期计数器110之计数值达到周期计数器110的计数上限(例如:32位值之最大值)时,改变一触发信号OV的电平,并从该启始值再次计数,其中该触发信号OV的电平的一实施例是一溢出位的位值(例如:0或1),该溢出位不包含于周期计数器110之计数位(例如:前述N位)。事件计数器120于该使能期间依据该触发信号OV的电平的一改变次数进行计数;举例来说,当该触发信号OV的电平改变一次(例如:由0变1,或由1变0),事件计数器120的计数值就加1。因此,计数电路100得以依据周期计数器110之计数值以及事件计数器120之计数值,得到该使能期间内该时钟信号CLK的一总周期数;举例来说,若周期计数器110的计数上限为CYCTMAX,当该使能期间结束时,该时钟信号CLK的总周期数CLKTOTAL#等于「周期计数器110的计数值CYCTCNT」加上「事件计数器120的计数值EVCNT乘以周期计数器110的计数上限CYCTMAX」(即:CLKTOTAL#=CYCTCNT+EVCNT×CYCTMAX)。值得注意的是,因应该使能期间的结束,周期计数器110与事件计数器120可被重设,以准备下次计数。
请参阅图1,在某些应用下,该时钟信号CLK的总周期数可能超过周期计数器110的计数上限,此时周期计数器110与事件计数器120可合作计数,以避免周期计数器110的溢出导致问题;在某些应用下,该时钟信号CLK的总周期数不会超过周期计数器110的计数上限,或者事件计数器120被配置成用于其它用途,此时,周期计数器110与事件计数器120可各自运作,周期计数器110的溢出会按目前技术由一处理电路(例如:一处理器)来处理。为达上述弹性地使用事件计数器120的目的,本发明提出另一计数电路如图2所示。相较于图1,图2之计数电路200进一步包含一多工器210,多工器210用来接收一或多个事件信号EV1、EV2…,以及接收该触发信号OV,从而依据一选择信号SEL输出该一或多个事件信号与该触发信号的其中之一给事件计数器120。当多工器210依据该选择信号SEL输出该一或多个事件信号的其中之一给事件计数器120时,事件计数器120是依据其所接收到的事件信号来运作,而与周期计数器110的运作无关;当多工器210依据该选择信号SEL输出该触发信号OV时,事件计数器120是依据该触发信号OV之电平的改变次数于该使能期间进行计数,从而与周期计数器110组成一计数上限更高的计数器。
在某些特殊情形下(例如:该时钟信号CLK的频率很高及/或该使能期间很长),前述之事件计数器120也可能发生溢出而导致问题。有鉴于此,本发明提出另一计数电路如图3所示。图3之计数电路300包含一周期计数器310、一第一事件计数器320与一第二事件计数器330,该些计数器310、320、330以一预定方式(例如:串联方式)连接。周期计数器310的一实施例是一N位计数器,第一事件计数器320的一实施例是一M位计数器,第二事件计数器330的一实施例是一K位计数器,其中N、M与K为正整数,分别对应周期计数器310、第一事件计数器320与第二事件计数器330的计数上限;举例而言,N大于M与K的任一个,N不小于32,M=K不小于16;另举例而言,N=32,M=K=16。值得注意的是,计数电路300可包含其它计数器(例如:其它事件计数器)以供使用。
请参阅图3。周期计数器310于一使能期间从一启始值开始计数一时钟信号CLK的一周期数,并于周期计数器310之计数值达到周期计数器310的计数上限时,改变一触发信号OV的电平(例如:一溢出位的值),并从该启始值再次计数。第一事件计数器320依据该触发信号OV之电平的改变次数从一第一值开始计数,并于第一事件计数器320之计数值达到第一事件计数器320的计数上限时,改变一第一信号OV1的电平(例如:另一溢出位的值,其中该另一溢出位不包含于第一事件计数器320之计数位(例如:前述M位)),以及从该第一值再次计数。第二事件计数器330依据该第一信号OV1之电平的改变次数从一第二值开始计数。因此,计数电路300得以依据周期计数器310之计数值、第一事件计数器320之计数值以及第二事件计数器330之计数值,得到该使能期间内该时钟信号CLK的一总周期数;举例来说,若周期计数器310的计数上限为CYCTMAX以及第一事件计数器320的计数上限为EV1MAX,当该使能期间结束时,该时钟信号CLK的总周期数CLKTOTAL#等于「周期计数器310的计数值CYCTCNT」加上「第一事件计数器320的计数值EV1CNT乘以周期计数器310的计数上限CYCTMAX」再加上「第二事件计数器330的计数值EV2CNT乘以第一事件计数器320的计数上限EV1MAX乘以周期计数器310的计数上限CYCTMAX」(即:CLKTOTAL#=CYCTCNT+CYCTMAX×(EV1CNT+EV2CNT×EV1MAX))。值得注意的是,因应该使能期间的结束,周期计数器310、第一事件计数器320与第二事件计数器330可被重设,以准备下次计数,上述重设属本领域之通常技术,其细节在此省略。
请参阅图3,在某些应用下,该时钟信号CLK的总周期数可能超过周期计数器310的计数上限,此时周期计数器310与第一事件计数器320可合作计数,以避免周期计数器310的溢出导致问题,同时间第二事件计数器330可协同运作或分开地运作;在某些应用下,该时钟信号CLK的总周期数可能超过周期计数器310与第一事件计数器320之组合的计数上限,此时周期计数器310、第一事件计数器320与第二事件计数器330可合作计数,以避免第一事件计数器320的溢出导致问题;在某些应用下,该时钟信号CLK的总周期数不会超过周期计数器310的计数上限或者第一事件计数器320须用于其它用途,此时周期计数器310、第一事件计数器320以及第二事件计数器330可分开地运作。为达上述弹性地使用事件计数器的目的,本发明提出另一计数电路如图4所示,相较于图3,图4之计数电路400进一步包含一第一多工器410与一第二多工器420。第一多工器410用来接收一或多个第一事件信号EV11、EV12…,以及接收该触发信号OV,从而依据一第一选择信号SEL1输出该一或多个第一事件信号与该触发信号的其中之一给第一事件计数器320,藉此,第一事件计数器320可依据第一多工器410所输出的信号,与周期计数器310分开运作或合作计数。第二多工器420用来接收一或多个第二事件信号EV21、EV22…,以及接收该第一信号OV1,从而依据一第二选择信号SEL2输出该一或多个第二事件信号与该第一信号的其中之一给第二事件计数器330,藉此,第二事件计数器330可依据第二多工器420所输出的信号,独立地运作或与周期计数器310及第一事件计数器320合作计数。值得注意的是,当第一事件计数器320专用于与周期计数器310共同计数时,第一多工器410可被省略。
在实施为可能的前提下,本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征,或选择性地实施前述复数个实施例中部分或全部技术特征的组合,藉此增加本发明实施时的弹性。另外,本技术领域具有通常知识者可依本揭露,了解到如何使用更多事件计数器来与周期计数器合作计数;为免赘文,相仿或重复的说明在此省略。
综上所述,本发明的计数电路可避免因为溢出而暂停计数,从而提供一精确的计数结果;另外,本发明之计数电路的事件计数器可依据该周期计数器输出的触发信号来运作,也可依据其它事件信号来运作,从而提供使用弹性。
虽然本发明之实施例如上所述,然而该些实施例并非用来限定本发明,本技术领域具有通常知识者可依据本发明之明示或隐含之内容对本发明之技术特征施以变化,凡此种种变化均可能属于本发明所寻求之专利保护范畴,换言之,本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。
符号说明
100 计数电路
110 周期计数器
120 事件计数器
EN 使能信号
CLK 时钟信号
OV 触发信号
200 计数电路
210 多工器
EV1、EV2 事件信号
SEL 选择信号
300 计数电路
310 周期计数器
320 第一事件计数器
330 第二事件计数器
OV1 第一信号
400 计数电路
410 第一多工器
420 第二多工器
EV11、EV12 第一事件信号
SEL1 第一选择信号
EV21、EV22 第二事件信号
SEL2 第二选择信号。

Claims (10)

1.一种效能监视单元的计数电路,包含:
一周期计数器,用来于一使能期间从一启始值开始计数一时钟信号的一周期数,并于该使能期间内该周期计数器之计数值达到该周期计数器的计数上限时,改变一触发信号的电平以及从该启始值再次计数;以及
一事件计数器,用来于该使能期间依据该触发信号的电平的一改变次数进行计数,从而该计数电路依据该周期计数器之计数值以及该事件计数器之计数值,得到该使能期间内该时钟信号的一总周期数。
2.根据权利要求1所述的效能监视单元的计数电路,其中该周期计数器与该事件计数器是以串联方式连接。
3.根据权利要求1所述的效能监视单元的计数电路,其中该周期计数器是一N位计数器,该事件计数器是一M位计数器,该N大于该M。
4.根据权利要求1所述的效能监视单元的计数电路,进一步包含:
一多工器,用来接收至少一事件信号以及该触发信号,并依据一选择信号输出该至少一事件信号与该触发信号中的一个给该事件计数器。
5.根据权利要求1所述的效能监视单元的计数电路,其中该周期计数器包含一溢出位作为该触发信号,该溢出位之值于该使能期间内该周期数达到该周期计数器的计数上限时改变。
6.一种效能监视单元的计数电路,包含:
一周期计数器,用来于一使能期间从一启始值开始计数一时钟信号的一周期数,并于该周期计数器之计数值达到该周期计数器的计数上限时,改变一触发信号的电平并从该启始值再次计数;
一第一事件计数器,用来于该使能期间依据该触发信号从一第一值开始计数,并于该第一事件计数器之计数值达到该第一事件计数器的计数上限时,改变一第一信号的电平以及从该第一值再次计数;以及
一第二事件计数器,用来于该使能期间依据该第一信号从一第二值开始计数,从而该计数电路依据该周期计数器之计数值、该第一事件计数器之计数值以及该第二事件计数器之计数值,得到该使能期间内该时钟信号的一总周期数。
7.根据权利要求6项所述的效能监视单元的计数电路,其中该周期计数器、该第一事件计数器与该第二事件计数器是以串联方式连接。
8.根据权利要求6项所述的效能监视单元的计数电路,其中该周期计数器的计数上限大于该第一事件计数器与该第二事件计数器的任一个的计数上限。
9.根据权利要求6项所述的效能监视单元的计数电路,进一步包含:
一第一多工器,用来接收至少一第一事件信号以及该触发信号,并依据一第一选择信号输出该至少一第一事件信号与该触发信号中的一个给该第一事件计数器;以及
一第二多工器,用来接收至少一第二事件信号以及该第一信号,并依据一第二选择信号输出该至少一第二事件信号与该第一信号中的一个给该第二事件计数器。
10.一种效能监视单元的计数电路,包含:
一周期计数器,用来计数一时钟信号的一周期数,并输出一触发信号给一多工器;
该多工器,用来接收至少一事件信号与该触发信号,并依据一选择信号输出该至少一事件信号与该触发信号中的一个给一事件计数器;以及
该事件计数器,用来于该选择信号输出该至少一事件信号中的一个时,与该周期计数器分开地运作,该事件计数器另用来于该选择信号输出该触发信号时,依据该触发信号之电平的一改变次数进行计数。
CN201810283475.4A 2018-04-02 2018-04-02 效能监视单元的计数电路 Active CN110350911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810283475.4A CN110350911B (zh) 2018-04-02 2018-04-02 效能监视单元的计数电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810283475.4A CN110350911B (zh) 2018-04-02 2018-04-02 效能监视单元的计数电路

Publications (2)

Publication Number Publication Date
CN110350911A true CN110350911A (zh) 2019-10-18
CN110350911B CN110350911B (zh) 2022-10-14

Family

ID=68173448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810283475.4A Active CN110350911B (zh) 2018-04-02 2018-04-02 效能监视单元的计数电路

Country Status (1)

Country Link
CN (1) CN110350911B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442704B1 (en) * 1999-06-29 2002-08-27 Mitsubishi Electric System Lsi Design Corporation Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer
US20040158761A1 (en) * 2002-12-27 2004-08-12 Toshihiko Matsuoka Clock control circuit apparatus, microcomputer, clock signal oscillation frequency adjusting method, oscillation circuit apparatus, and memory interface circuit apparatus
US20120155603A1 (en) * 2010-12-17 2012-06-21 Nxp B.V. Universal counter/timer circuit
CN103091621A (zh) * 2013-01-14 2013-05-08 中国兵器工业集团第二一四研究所苏州研发中心 一种长计时链的快速测试方法
CN104484583A (zh) * 2014-12-15 2015-04-01 天津大学 一种限定有效期的ip核的保护方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442704B1 (en) * 1999-06-29 2002-08-27 Mitsubishi Electric System Lsi Design Corporation Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer
US20040158761A1 (en) * 2002-12-27 2004-08-12 Toshihiko Matsuoka Clock control circuit apparatus, microcomputer, clock signal oscillation frequency adjusting method, oscillation circuit apparatus, and memory interface circuit apparatus
US20120155603A1 (en) * 2010-12-17 2012-06-21 Nxp B.V. Universal counter/timer circuit
CN103091621A (zh) * 2013-01-14 2013-05-08 中国兵器工业集团第二一四研究所苏州研发中心 一种长计时链的快速测试方法
CN104484583A (zh) * 2014-12-15 2015-04-01 天津大学 一种限定有效期的ip核的保护方法

Also Published As

Publication number Publication date
CN110350911B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
EP2976853B1 (en) Multi-wire open-drain link with data symbol transition based clocking
JP5355401B2 (ja) クロックエッジ復元を有するパルスカウンタ
CN108535507B (zh) 用于增量式编码器测速的计算机存储介质
TWI463800B (zh) 除彈跳裝置及其方法
US8786474B1 (en) Apparatus for programmable metastable ring oscillator period for multiple-hit delay-chain based time-to-digital circuits
CN104202040A (zh) 位电平检测电路以及方法
JP5666813B2 (ja) 時間幅測定装置
US8761332B2 (en) Dynamic prescaling counters
US7310751B2 (en) Timeout event trigger generation
CN110350911A (zh) 效能监视单元的计数电路
KR101541175B1 (ko) 지연선 기반 시간-디지털 변환기
US9735759B1 (en) Systems and methods for mitigating noise in an electronic device
US8378713B2 (en) Digital filter circuit
US10735149B2 (en) Eye diagram measurement device and eye diagram measurement method
CN111211774B (zh) 除弹跳电路
TWI670593B (zh) 效能監視單元的計數電路
US6950375B2 (en) Multi-phase clock time stamping
US7973584B2 (en) Waveform generator
KR102002466B1 (ko) 디지털 카운터
US9154159B2 (en) Low latency data deserializer
CN114546029B (zh) 控制芯片、mcu芯片、mpu芯片及dsp芯片
US9800265B2 (en) Data serialization circuit
CN104749407B (zh) 示波器触发脉宽检测方法、装置及一种示波器
CN104092454A (zh) 一种基于逻辑门电路的按键去抖方法
CN110688814B (zh) 眼图量测装置与眼图量测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant