CN110334035A - 数据储存系统的控制单元以及逻辑至物理映射表更新方法 - Google Patents

数据储存系统的控制单元以及逻辑至物理映射表更新方法 Download PDF

Info

Publication number
CN110334035A
CN110334035A CN201810377055.2A CN201810377055A CN110334035A CN 110334035 A CN110334035 A CN 110334035A CN 201810377055 A CN201810377055 A CN 201810377055A CN 110334035 A CN110334035 A CN 110334035A
Authority
CN
China
Prior art keywords
sublist
logic
physical mappings
physical
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810377055.2A
Other languages
English (en)
Other versions
CN110334035B (zh
Inventor
苏哲稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN110334035A publication Critical patent/CN110334035A/zh
Application granted granted Critical
Publication of CN110334035B publication Critical patent/CN110334035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/311—In host system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Abstract

本发明涉及数据储存系统的控制单元以及逻辑至物理映射表更新方法，采用至少两个缓存器。第一缓存器用以动态维护一物理至逻辑映射表(F2H)。该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系。该控制单元对该映射关系进行反向转换以取得一反向记录，并依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表。第二缓存器用以缓存读取自一主机端缓存器(HMB)的该目标逻辑至物理映射子表。该控制单元依据该反向记录对该目标逻辑至物理映射子表进行更新。

Description

数据储存系统的控制单元以及逻辑至物理映射表更新方法
技术领域
本发明有关于数据储存系统以及非挥发式存储器的操作方法。
背景技术
非挥发式存储器有多种形式─例如，快闪存储器(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式随机存取存储器(Resistive RAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，用于长时间数据保存。
如何以高效率、低成本方式，操作非挥发式存储器实现高可靠度数据储存，为本技术领域一项重要课题。
发明内容
本发明揭示主机端缓存架构的非挥发式存储器控制技术。
根据本发明的一种实施方式实现的一控制单元，采用至少两个缓存器，可用于一数据储存系统。第一缓存器用以动态维护一物理至逻辑映射表(F2H)。该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系。该控制单元对该映射关系进行反向转换以取得一反向记录，并依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表。第二缓存器用以缓存读取自一主机端缓存器(HMB)的该目标逻辑至物理映射子表。该控制单元依据该反向记录对该目标逻辑至物理映射子表进行更新。
根据本发明一种实施方式实现的逻辑至物理映射表(H2F)更新方法包括：维护一物理至逻辑映射表(F2H)，该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系；对该映射关系进行反向转换以取得一反向记录；依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表；以及自一主机端缓存器(HMB)读取该目标逻辑至物理映射子表并依据该反向记录对该目标逻辑至物理映射子表进行更新。
下文特举实施例，并配合附图，详细说明本发明内容。
附图说明
图1图解根据本发明一种实施方式所实现的一种数据储存系统，除了包括快闪存储器102以及控制单元104组成的数据储存装置，更涉及主机106提供的主机端缓存器HMB(host memory buffer之简写)；
图2图解重新排序(Reordering)程序的一说明例；
图3为流程图，说明采用主机端缓存(HMB)架构的逻辑至物理映射表(H2F)的更新方法的详细步骤；
图4为小表(F2H)封存至大表(H2F)的各种程序的进行时序；
图5A以双通道CH0以及CH1为例子，图解快闪存储器102架构；且
图5B为图5A快闪存储器102架构的存取时序图。
符号说明
102～快闪存储器；
104～控制单元；
106～主机；
108～控制器；
110、112～(装置端)存储器、(主机端)存储器；
BLK#～主动区块/目的区块编号；
BLK#100～主动区块/目的区块；
Buf0、Buf1、Buf2、Buf3～缓存器；
CE#0、CE#1、CE#2、CE#3～不同晶片致能信号控制的存储空间；
CH0、CH1～通道；
F2H～物理至逻辑映射表/小表；
H2F～逻辑至物理映射表/大表；
HBlk#～主机区块编号；
H2F_Tab#2、H2F_Tab#200、H2F_Tab#1000～主机区块HBlk#2、HBlk#200、HBlk#1000的逻辑至物理映射子表；
HMB～主机端缓存器；
HPage#～主机页编号；
Page#～主动区块/目的区块上的页编号；
S302～S316步骤；
Tr～快取阶段；
Tt#0、Tt#1、Tt#2、Tt#3～传输阶段。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求书界定。
非挥发式存储器可以是快闪存储器(flash memory)、磁阻式随机存取存储器(Magnetoresistive RAM)、铁电随机存取存储器(Ferroelectric RAM)、电阻式存储器(Resistive RAM，RRAM)、自旋转移力矩随机存取存储器(Spin Transfer Torque-RAM，STT-RAM)…等，提供长时间数据保存的储存媒体，可用于实现数据储存装置、或应用于数据中心。以下特别以快闪存储器(flash memory)为例进行讨论。
现今数据储存装置常以快闪存储器为储存媒体，用来实现记忆卡(Memory Card)、通用串行总线闪存装置(USB Flash Device)、固态硬碟(SSD)…等产品。有一种应用是采多芯片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模组(如eMMC)。
以快闪存储器为储存媒体的数据储存装置可应用于多种电子装置上。所述电子装置包括智慧型手机、穿戴装置、平板电脑、虚拟实境设备…等。电子装置的运算模块可视为一主机(Host)，操作电子装置所使用的数据储存装置，以存取数据储存装置中的快闪存储器。
快闪存储器实现的数据储存装置也可用于建构数据中心(Data Center)。例如，伺服器可操作固态硬碟(SSD)阵列形成数据中心。伺服器即可视为一主机(Host)，操作所连结的固态硬碟，以存取其中快闪存储器。
主机(Host)端是以逻辑地址(例如，逻辑区块地址LBA、全域主机页编号GHP、主机区块HBlk、主机页HPage…等)区别使用者数据。使用者数据写入快闪存储器后，其逻辑地址与快闪存储器的物理空间的映射关系由控制单元快闪存储器记录下来，将来主机读取使用者数据时，控制单元即根据此映射关系自快闪存储器提供使用者数据。
快闪存储器可作为数据储存装置的储存媒体，储存空间包括多个区块(Blocks)，其中各区块包括多页(Pages)。快闪存储器以区块为抹除(Erasing)动作的最小单位。区块(数据区块)经抹除后成为闲置区块，闲置区块写入使用者数据后成为数据区块。随着使用者数据逐页写入一区块时，该区块各页储存的使用者数据的逻辑地址需动态整理成一物理至逻辑映射表(F2H)。一种实施方式中，配置来接收使用者数据的闲置区块又称为主动区块(Active Block)，在垃圾回收程序(Garbage Collection Procedure)中用以接收来源区块(Source Block)的使用者数据的闲置区块又称为目的区块(Destination Block)，主动区块和目的区块的物理至逻辑映射表(F2H)可动态地在一挥发式存储器上进行动态整理。例如，数据储存装置的控制单元/控制器所使用的静态随机存取存储器SRAM即可用于物理至逻辑映射表(F2H)的动态整理，之后，将物理地址至逻辑地址的映射资讯进行反向转换并用以更新逻辑至物理映射表(H2F)。控制单元将整个逻辑至物理映射表(H2F)或仅更新的部份逻辑至物理映射表(H2F)储存至快闪存储器上。一般称动态随主动区块或目的区块于挥发式存储器上更新的物理至逻辑映射表(F2H)为小表，且称在快闪存储器上非挥发式保存的逻辑至物理映射表(H2F)为大表。控制单元将整个或部份小表(F2H)所记录的映射资讯整合至大表(H2F)，最后，控制器再以大表(H2F)作为使用者数据存取的依据。本发明特别揭示一种主机端缓存(Host Memory Buffering)架构的数据储存系统，可准确且即时地将小表(F2H)所记录的映射资讯整合至大表(H2F)。
图1图解根据本发明一种实施方式所实现的一种数据储存系统，除了包括快闪存储器102以及控制单元104组成的数据储存装置，更涉及主机106提供的主机端缓存器HMB(Host Memory Buffer的简写)。不论是仅含快闪存储器102以及控制单元104的数据储存装置，或是更含主机106储存架构，都属于本发明欲保护范围。
快闪存储器102是由控制单元104控制，以回应主机106发出的存取要求。控制单元104包括一控制器108以及一存储器110(即装置端存储器)。存储器110可与控制器108结合在一芯片包装中，或是独立于该控制器108包装。存储器110可为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。为了有效率地操作快闪存储器102，控制器108除了利用存储器110，更利用到主机106的存储器112所提供的主机端缓存器HMB作为存储器空间。存储器112可为主机106的系统存储器(如系统端的动态随机存取存储器DRAM)，通常具有较大容量的存储器空间，因此，可提供部份存储器空间给数据储存装置的控制器108使用，分担存储器110功能。主机端缓存(HMB)架构使得数据储存装置不须设置大容量的存储器110，因此，可以大幅降低数据储存装置的制造成本。控制单元104以及主机106之间较佳采用PCIE或SATA通讯介面，或采用支援主机端缓存(HMB)架构的通信协定，例如：NVMe通信协定。
主机106以主机区块HBlk以及主机页HPage作为使用者数据的逻辑地址，而数据储存装置分配此使用者数据一个物理地址，并储存之。快闪存储器102除了非挥发式储存来自主机106的使用者数据的之外，更储存多个逻辑至物理映射子表(本发明令各逻辑至物理映射子表标号为H2F_Tab)，而所有逻辑至物理映射子表(H2F_Tab)的集合即为前述逻辑至物理映射表(H2F)，同样标号为H2F。假设数据储存装置的储存容量是256GB，主机区块HBlk大小是64MB，则数据储存装置可由4K个主机区块HBlk所表示。使用者数据大小例如是每个主机页含4KB，则每一主机区块HBlk具有16K个主机页HPage。每笔逻辑地址至物理地址的映射关系的记录大小于4B，并依逻辑地址依序建立，则数据储存装置需建立大小是256MB的逻辑至物理映射表(H2F)以管理逻辑地址至物理地址的映射关系。逻辑至物理映射表(H2F)可分割成4K个逻辑至物理映射子表(H2F_Tab)，则每一逻辑至物理映射子表(H2F_Tab)的大小为64KB，并分别储存16K笔逻辑地址至物理地址的映射关系的记录。因此，控制单元104可依据主机区块HBlk以及主机页HPage的编号而选取相应的逻辑至物理映射子表(H2F_Tab)，并将此逻辑至物理映射子表(H2F_Tab)自快闪存储器102读出，并存取其中的记录。如有任何记录的更新时，控制单元104再将更新后的逻辑至物理映射子表(H2F_Tab)回存至快闪存储器102。在上述例子中，主机区块HBlk的编号恰好也是逻辑至物理映射子表(H2F_Tab)的编号，主机页HPage的编号恰好也是逻辑至物理映射子表(H2F_Tab)其中条列记录的编号，这可简化逻辑至物理映射子表(H2F_Tab)及其中条列记录的存取。
图1还图解控制单元104如何使用存储器110空间，包括规划作缓存器Buf0、Buf1、Buf2以及Buf3。缓存器Buf3用于动态维护物理至逻辑映射表(F2H)，此物理至逻辑映射表(F2H)记录主动区块或目的区块中使用者数据的物理地址与逻辑地址的映射关系，或是用以缓存物理至逻辑映射表F2H。缓存器Buf3不限定缓存完整的主动区块或目的区块的物理至逻辑映射表(F2H)，在一种实施例中，缓存器Buf3只缓存物理至逻辑映射表(F2H)的局部内容。
控制单元104依序将缓存器Buf3所缓存的记录进行反向转换可取得反向记录(即逻辑地址至物理地址的映射关系)，再依据此反向记录更新逻辑至物理映射表(H2F)的记录，或是，更精准地说，更新一个或多个逻辑至物理映射子表(H2F_Tab)中的记录。
在一种实施方式中，控制单元104对物理至逻辑映射表(F2H)进行一重新排序(Reordering)程序以取得反向记录。图2图解重新排序(Reordering)程序的一说明例。首先，控制单元104选取区块BLK#100作为主动区块，并将使用者数据依序写入至主动区块BLK#100的页，例如：页0(Page#＝0)储存主机区块HBlk#200、主机页HPage#100的使用者数据，页1(Page#＝1)储存主机区块HBlk#2、主机页HPage#4096的使用者数据，页2(Page#＝2)储存主机区块HBlk#2、主机页HPage#4097的使用者数据等等，并将物理地址至逻辑地址的映射关系记录至物理至逻辑映射表(图1缓存器Buf3上的F2H)。在一种实施方式中，缓存器Buf3可读取区块BLK#100的每一页的映射关系以建立物理至逻辑映射表(F2H)。接着，控制单元104将物理至逻辑映射表(F2H)依据主机区块HBlk的编号进行重新排列以取得反向记录，例如：取得与主机区块HBlk#2、#200及#1000有关的反向记录。之后，这些反向记录即可用以更新逻辑至物理映射子表H2F_Tab#2、#200及#1000中的记录。
另外，重新排序程序较佳对物理至逻辑映射表(F2H)进行反向(由尾到头)扫描，使最新的映射资讯优先取得，旧的映射资讯则予以跳过或省略。在另一种实施方式中，重新排序程序依序(由头到尾)对物理至逻辑映射表(F2H)进行扫描，并以较慢取得的映射资讯取代较早取得的映射资讯。另外，物理至逻辑映射表(F2H)较佳依据主机区块HBlk(以及主机页HPage)的编号进行重新排列以取得反向记录。
一种实施方式中，重新排序(Reordering)程序可以由专属硬件完成。例如，控制器108可还包括一排序硬件，使排序程序得以快速进行。
当逻辑至物理映射子表(H2F_Tab)的编号选取后，控制单元104较佳以乒乓方式运作缓存器Buf0以及Buf1，使欲更新的逻辑至物理映射子表(H2F_Tab)自快闪存储器102轮流地读出，并将缓存器Buf0以及Buf1缓存的逻辑至物理映射子表(H2F_Tab)更缓存至该存储器112所提供的主机端缓存器HMB。当缓存器Buf0以及Buf1以乒乓方式运作时，其中一个缓存器用以缓存来自快闪存储器102的逻辑至物理映射子表(H2F_Tab)，另一个缓存器所缓存的逻辑至物理映射子表(H2F_Tab)则被上传至主机端缓存器HMB，以加速逻辑至物理映射子表(H2F_Tab)的读取及上传。一种实施例中，主机端缓存器HMB可以缓存高达256个选取的及预先读取的逻辑至物理映射子表(H2F_Tab)，如此一来，也可加速逻辑至物理映射子表(H2F_Tab)的读取及上传。一种实施例中，选取的及预先读取的逻辑至物理映射子表(H2F_Tab)的编号为连续的。
之后，控制单元104自主机端缓存器HMB读出目标逻辑至物理映射子表(H2F_Tab)，并将其缓存至缓存器Buf2、并在缓存器Buf2上进行逻辑地址至物理地址映射关系的更新，其中，目标逻辑至物理映射子表(H2F_Tab)为其中之一欲更新且缓存在主机端缓存器HMB的逻辑至物理映射子表(H2F_Tab)。接着，控制单元104以物理至逻辑映射表(F2H)的反向记录更新目标逻辑至物理映射子表(H2F_Tab)的内容，之后，控制单元104将更新后的目标逻辑至物理映射子表(H2F_Tab)回存该主机端缓存器HMB。
之后，控制单元104再将更新后的或所有缓存在主机端缓存器HMB的逻辑至物理映射子表(H2F_Tab)再次通过缓存器Buf0以及Buf1，以乒乓方式回存该快闪存储器102，使更新后的逻辑至物理映射子表(H2F_Tab)被非挥发性地储存在快闪存储器102。
特别说明的是，当以物理至逻辑映射表(F2H)反向记录更新逻辑至物理映射子表H2F_Tab#2、#200及#1000中的记录时，较佳仅将需要更新的记录缓存至缓存器Buf2，例如：更新逻辑至物理映射子表H2F_Tab#2时，较佳仅将逻辑至物理映射子表H2F_Tab#2的第4095～4097记录缓存至缓存器Buf2，而不是将整个逻辑至物理映射子表H2F_Tab#2缓存至缓存器Buf2。如此一来，缓存器Buf2无须过大尺寸，更可加速逻辑至物理映射子表H2F_Tab#2的下载及上传速度。
另外，控制单元104透过高速的传输介面存取主机端缓存器HMB所缓存的逻辑至物理映射子表(H2F_Tab)进行修改，相较于透过低速的ONFI或Toggle传输介面来存取快闪存储器102中的逻辑至物理映射子表(H2F_Tab)，高速传输介面存取逻辑至物理映射子表(H2F_Tab)具有较高的效率。另外，更新后的逻辑至物理映射子表(H2F_Tab)仍缓存在主机端缓存器HMB，而非立即储存至快闪存储器102，如此一来，可降低快闪存储器102的存取次数，快闪存储器102寿命因而有效延长，解决已知技术的缺失。
一种实施方式中，控制单元104以高优先顺序或最高优先顺序将逻辑至物理映射子表(H2F_Tab)自快闪存储器102读取至主机端缓存器HMB，或以最高优先顺序将更新后的或所有缓存在主机端缓存器HMB的逻辑至物理映射子表(H2F_Tab)储存至快闪存储器102。
图3为流程图，说明采用主机端缓存(HMB)架构的逻辑至物理映射表(H2F)更新方法的详细步骤。步骤S302：控制单元104取得物理至逻辑映射表(F2H)，其中，物理至逻辑映射表(F2H)记录主动区块或目的区块中使用者数据的物理地址至逻辑地址映射关系。控制单元104将物理至逻辑映射表(F2H)缓存至缓存器Buf3。另外，步骤S302亦可取只得物理至逻辑映射表(F2H)的一部份。
步骤S304：对物理至逻辑映射表(F2H)进行反向转换以取得反向记录。控制单元104对缓存器Buf3中的物理至逻辑映射表(F2H)进行反向转换可取得反向记录(记录逻辑地址至物理地址的映射关系)。
步骤S306：依据反向记录的逻辑地址选取目标逻辑至物理映射子表(H2F_Tab)。控制单元104依据反向记录的逻辑地址可得知此逻辑地址属于哪一个逻辑至物理映射子表(H2F_Tab)，并将之作为目标逻辑至物理映射子表(H2F_Tab)，例如，上述中的逻辑至物理映射子表H2F_Tab#2、#200及#1000将轮流为目标逻辑至物理映射子表(H2F_Tab)。控制单元104可逐一依据反向记录的逻辑地址而逐一选取目标逻辑至物理映射子表(H2F_Tab)。
步骤S308：透过缓存器而将目标逻辑至物理映射子表(H2F_Tab)自快闪存储器102上传至主机端缓存器HMB。控制单元104可藉由缓存器Buf0或Buf1，将逻辑至物理映射子表(H2F_Tab)#2自快闪存储器102上传至主机端缓存器HMB。或者，控制单元104以乒乓方式运作缓存器Buf0以及Buf1，将多个逻辑至物理映射子表(H2F_Tab)，包括逻辑至物理映射子表H2F_Tab#2、#200或#1000，自快闪存储器102上传至主机端缓存器HMB。
步骤S310：自主机端缓存器HMB读取目标逻辑至物理映射子表(H2F_Tab)并依据物理至逻辑映射表(F2H)的反向记录对目标逻辑至物理映射子表(H2F_Tab)进行更新。控制单元104将缓存在主机端缓存器HMB的逻辑至物理映射子表H2F_Tab#2下载至缓存器Buf2中，并依据物理至逻辑映射表(F2H)反向记录对逻辑至物理映射子表H2F_Tab#2进行更新，例如：更新逻辑至物理映射子表H2F_Tab#2的第4095～4097记录(更新主机页HPage#4095～#4097所映射的物理地址BLK#以及Page#)。
另外，在步骤S310，控制单元104可仅读取目标逻辑至物理映射子表(H2F_Tab)的一部份，例如：第4095～4097笔记录，并依据物理至逻辑映射表(F2H)反向记录对此部份进行更新。
另外，由于目标逻辑至物理映射子表(H2F_Tab)乃自主机端缓存器HMB下载至缓存器Buf2中更新，因此，控制单元104可继续以乒乓方式运作缓存器Buf0以及Buf1而将其他逻辑至物理映射子表(H2F_Tab)上传至主机端缓存器HMB。另外，如无设置缓存器Buf2，控制单元104亦可将主机端缓存器HMB中的逻辑至物理映射子表H2F_Tab#2下载至缓存器Buf0或缓存器Buf1中，再依据物理至逻辑映射表(F2H)反向记录对逻辑至物理映射子表H2F_Tab#2进行更新，此时，控制单元104仍可藉由另一个缓存器而将其他逻辑至物理映射子表(H2F_Tab)上传至主机端缓存器HMB。
步骤S312：判断物理至逻辑映射表(F2H)反向记录对目标逻辑至物理映射子表(H2F_Tab)的更新是否已全部完成，如果否则重新执行步骤S310。更新逻辑至物理映射子表H2F_Tab#2不限定只更新逻辑至物理映射子表H2F_Tab#2的其中一笔记录。如果逻辑至物理映射子表H2F_Tab#2中有三笔记录需进行更新，较有效率的方式乃是将此三笔记录予以更新后，再执行后续的步骤，然而，步骤S312为非必要的步骤，步骤S310中可仅更新逻辑至物理映射子表(H2F_Tab)#2的其中一笔记录，接着执行步骤S314。
步骤S314：将更新后的目标逻辑至物理映射子表(H2F_Tab)上传至主机端缓存器HMB。控制单元104将更新后的逻辑至物理映射子表H2F_Tab#2自缓存器Buf2上传至主机端缓存器HMB。
步骤S316，透过缓存器而将主机端缓存器HMB中的目标逻辑至物理映射子表(H2F_Tab)储存至快闪存储器102。控制单元104操作缓存器Buf0或缓存器Buf1，或以乒乓方式操作缓存器Buf0以及Buf1，将主机端缓存器HMB中更新后的逻辑至物理映射子表H2F_Tab#2自主机端缓存器HMB储存至快闪存储器102，如此一来，更新后的逻辑至物理映射子表H2F_Tab#2被非挥发地记录在快闪存储器102，不会因为掉电而使更新的记录遗失。
图4为以小表(F2H)更新至大表(H2F)的时序的范例图。如图所示，藉由扫描缓存器Buf3，排序硬件一次可提供32笔反向记录，呈编号0～31、32～63、64～95，完全不耽误其他程序的实施。根据缓存器Buf3扫描结果，控制单元104控制缓存器Buf0以及Buf1的运作而依序将目标逻辑至物理映射子表(H2F_Tab)自快闪存储器102上传至主机端缓存器HMB。图4显示有多个逻辑至物理映射子表(H2F_Tab)上传至主机端缓存器HMB。图中标号"0"、"1"…"5"各自对应一个逻辑至物理映射子表(H2F_Tab)；依照前述实施例，包括逻辑至物理映射子表H2F_Tab#2、#200、#1000。控制单元104启动修改程序，先将目标逻辑至物理映射子表(H2F_Tab)下载至缓存器Buf2，再依据小表(F2H)的反向记录对目标逻辑至物理映射子表(H2F_Tab)进行更新，例如，对应标号"0"，先对逻辑至物理映射子表H2F_Tab#2进行更新，再将更新的逻辑至物理映射子表H2F_Tab#2上传至主机端缓存器HMB，接着，对应标号"1"，对逻辑至物理映射子表H2F_Tab#200进行更新，再将更新的逻辑至物理映射子表H2F_Tab#200上传至主机端缓存器HMB，等等。最后，再将更新后的逻辑至物理映射子表(H2F_Tab)储存至快闪存储器102。由于修改程序可重复执行而不需存取快闪存储器102，因此，可有效地降低逻辑至物理映射子表(H2F_Tab)自快闪存储器102的读取次数。最后，于电源中断前、启动数据刷新(Flush)或周期性地将主机端缓存器HMB中的逻辑至物理映射子表(H2F_Tab)经由缓存器Buf0以及Buf1储存至快闪存储器102，完成大表H2F的更新。
一种实施方式中，上述重新排序(Reordering)程序可以更考量快闪存储器102以及控制单元104之间的通道使用。
图5A以双通道CH0以及CH1为例子，图解快闪存储器102架构。各通道由四个存储空间共用。共用通道CH0的存储空间包括CE#0、CE#1、CE#2以及CE#3(与其晶片致能信号(ChipEnable Signal)同样标号)，各有对应的快取存储器。共用通道CH1的存储空间也包括CE#0、CE#1、CE#2以及CE#3(与其晶片致能信号同样标号)，各有对应的快取存储器。快闪存储器102存储空间的读取包括两个阶段：快取阶段(时间标号Tr)；以及传输阶段(时间标号Tt)。使用者数据是先快取(耗时Tr)至对应的快取存储器后，再由通讯通道传递(耗时Tt)至控制单元104。关于共用通道的存储空间，快取阶段(Tr)可以重迭，传输阶段(Tt)则是轮流利用通道。第5B图为第5A图快闪存储器102架构之存取时序图。同通道之多个存储空间CE#0…CE#3的快取阶段Tr重迭，传输阶段Tt#0…Tt#3轮流发生。
本发明一种实施方式是在重新排序程序中，令存储空间CE#0…CE#3是被轮流访问提供逻辑至物理映射子表(H2F_Tab)，避免接连访问同一存储空间。若连续访问同一存储空间(例如，都是通道CH0的存储空间CE#0)，不同访问的快取阶段(Tr)无法重迭，相当耗时。若适当调配，不连续访问同一存储空间(如，循环读取通道CH0的存储空间CE#0…CE#3)，不同访问的快取阶段(Tr)可并行(如第5B图)，相当省时。
一种实施方式中，该控制器将已自快闪存储器102取得的一逻辑至物理映射子表，例如逻辑至物理映射子表H2F_Tab#2，自缓存器Buf0载至主机端缓存器HMB时，更自快闪存储器102取得另一逻辑至物理映射子表，例如逻辑至物理映射子表H2F_Tab#200，由缓存器Buf1缓存。逻辑至物理映射子表H2F_Tab#2以及逻辑至物理映射子表H2F_Tab#200较佳取自该快闪存储器102不同晶片致能信号控制的存储空间(如，通道CH0的CE0以及CE1)。此实施例不只应用乒乓缓存，更考量通道利用。
不同于乒乓操作的缓存器Buf0以及Buf1，本发明另一种实施方式是使用单一缓存空间达成映射资讯的预先读取以及回存。
举凡预取映射资讯至主机端缓存器HMB、或/且回存映射资讯至快闪存储器102的技术都属于本发明所欲保护的范围。基于以上技术内容，本发明更涉及非挥发式存储器操作方法。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当由权利要求书界定为准。

Claims (20)

1.一控制单元，可用于一数据储存系统，包括：
一第一缓存器，用以动态维护一物理至逻辑映射表(F2H)，该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系，该控制单元对该映射关系进行反向转换以取得一反向记录，并依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表；以及
一第二缓存器，用以缓存读取自一主机端缓存器(HMB)的该目标逻辑至物理映射子表，该控制单元依据该反向记录对该目标逻辑至物理映射子表进行更新。
2.如权利要求1所述的控制单元，其特征，一逻辑至物理映射表(H2F)包括多逻辑至物理映射子表；其中的一这些逻辑至物理映射子表为该目标逻辑至物理映射子表。
3.如权利要求2所述的控制单元，其特征在于，该控制单元上传这些逻辑至物理映射子表至该主机端缓存器(HMB)。
4.如权利要求2所述的控制单元，其特征在于，该控制单元上传部份这些逻辑至物理映射子表至该主机端缓存器(HMB)。
5.如权利要求4所述的控制单元，其特征在于，部份这些逻辑至物理映射子表包括该目标逻辑至物理映射子表。
6.如权利要求1所述的控制单元，其特征在于，该控制单元将更新后的该目标逻辑至物理映射子表上传至该主机端缓存器(HMB)。
7.如权利要求1所述的控制单元，其特征在于，该控制单元将该主机端缓存器(HMB)所储存的更新后的该目标逻辑至物理映射子表储存至一非挥发性存储器。
8.如权利要求2所述的控制单元，其特征在于，还包括：
一第三缓存器，当依据该反向记录对该目标逻辑至物理映射子表进行更新时，该控制单元将来自一非挥发性存储器的另一这些逻辑至物理映射子表缓存至该第三缓存器，再将该第三缓存器所缓存的另一这些逻辑至物理映射子表储存至该主机端缓存器(HMB)。
9.如权利要求2所述的控制单元，其特征在于，还包括：
一第三缓存器，当依据该反向记录对该目标逻辑至物理映射子表进行更新时，该控制单元将储存在该主机端缓存器(HMB)的另一这些逻辑至物理映射子表缓存至该第三缓存器，再将该第三缓存器所缓存的另一这些逻辑至物理映射子表储存至一非挥发性存储器。
10.如权利要求1所述的控制单元，其特征在于，该目标区块为一主动区块或一目的区块。
11.一种逻辑至物理映射表(H2F)更新的方法，包括：
维护一物理至逻辑映射表(F2H)，该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系；
对该映射关系进行反向转换以取得一反向记录；
依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表；以及
自一主机端缓存器(HMB)读取该目标逻辑至物理映射子表并依据该反向记录对该目标逻辑至物理映射子表进行更新。
12.如权利要求11所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，该逻辑至物理映射表(H2F)包括多逻辑至物理映射子表，其中的一这些逻辑至物理映射子表为该目标逻辑至物理映射子表。
13.如权利要求12所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，还包括：
上传这些逻辑至物理映射子表至该主机端缓存器(HMB)。
14.如权利要求12所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，还包括：
上传部份这些逻辑至物理映射子表至该主机端缓存器(HMB)。
15.如权利要求14所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，部份这些逻辑至物理映射子表包括该目标逻辑至物理映射子表。
16.如权利要求11所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，还包括：
将更新后的该目标逻辑至物理映射子表上传至该主机端缓存器(HMB)。
17.如权利要求16所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，还包括：
将该主机端缓存器(HMB)所储存的更新后的该目标逻辑至物理映射子表储存至一非挥发性存储器。
18.如权利要求12所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，当依据该反向记录对该目标逻辑至物理映射子表进行更新时，从一非挥发性存储器读取另一这些逻辑至物理映射子表并将另一这些逻辑至物理映射子表储存至该主机端缓存器(HMB)。
19.如权利要求12所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，当依据该反向记录对该目标逻辑至物理映射子表进行更新时，将储存在该主机端缓存器(HMB)的另一这些逻辑至物理映射子表储存至一非挥发性存储器。
20.如权利要求11所述的逻辑至物理映射表(H2F)更新的方法，其特征在于，该目标区块为一主动区块或一目的区块。
CN201810377055.2A 2018-03-31 2018-04-25 数据储存系统的控制单元以及逻辑至物理映射表更新方法 Active CN110334035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107111496 2018-03-31
TW107111496A TWI679538B (zh) 2018-03-31 2018-03-31 資料儲存系統之控制單元以及邏輯至物理映射表更新方法

Publications (2)

Publication Number Publication Date
CN110334035A true CN110334035A (zh) 2019-10-15
CN110334035B CN110334035B (zh) 2022-11-25

Family

ID=68056249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810377055.2A Active CN110334035B (zh) 2018-03-31 2018-04-25 数据储存系统的控制单元以及逻辑至物理映射表更新方法

Country Status (3)

Country Link
US (1) US10545876B2 (zh)
CN (1) CN110334035B (zh)
TW (1) TWI679538B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407120A (zh) * 2021-06-30 2021-09-17 深圳忆联信息系统有限公司 基于hmb的映射表管理方法、装置及计算机设备
CN113448487A (zh) * 2020-03-25 2021-09-28 慧荣科技股份有限公司 写入闪存管理表的计算机可读取存储介质、方法及装置
CN113590506A (zh) * 2021-08-02 2021-11-02 联芸科技（杭州）有限公司 Hmb的表项管理方法及固态硬盘的控制系统
CN113885779A (zh) * 2020-07-02 2022-01-04 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088709A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220105304A (ko) * 2021-01-20 2022-07-27 에스케이하이닉스 주식회사 시스템 및 시스템의 동작 방법
US20230137938A1 (en) * 2021-10-28 2023-05-04 Silicon Motion, Inc. Method and apparatus for performing data access control of memory device with aid of predetermined command
CN116540950B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储器件及其写入数据的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930404A (zh) * 2010-08-27 2010-12-29 威盛电子股份有限公司 存储装置及其操作方法
US20130124794A1 (en) * 2010-07-27 2013-05-16 International Business Machines Corporation Logical to physical address mapping in storage systems comprising solid state memory devices
US20130346675A1 (en) * 2012-06-22 2013-12-26 Phison Electronics Corp. Data storing method, and memory controller and memory storage apparatus using the same
CN103530062A (zh) * 2012-07-03 2014-01-22 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
CN104750626A (zh) * 2013-12-26 2015-07-01 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8397014B2 (en) * 2008-02-04 2013-03-12 Apple Inc. Memory mapping restore and garbage collection operations
US8321652B2 (en) * 2008-08-01 2012-11-27 Infineon Technologies Ag Process and method for logical-to-physical address mapping using a volatile memory device in solid state disks
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US9146857B2 (en) * 2012-08-18 2015-09-29 Storart Technology Co. Ltd. Method for mapping management
US9268682B2 (en) 2012-10-05 2016-02-23 Skyera, Llc Methods, devices and systems for physical-to-logical mapping in solid state drives
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer
US10001924B2 (en) * 2016-03-07 2018-06-19 HGST Netherlands B.V. Efficient and dynamically sized reverse map to handle variable size data
US10229052B2 (en) * 2017-05-31 2019-03-12 Seagate Technology Llc Reverse map logging in physical media

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130124794A1 (en) * 2010-07-27 2013-05-16 International Business Machines Corporation Logical to physical address mapping in storage systems comprising solid state memory devices
CN101930404A (zh) * 2010-08-27 2010-12-29 威盛电子股份有限公司 存储装置及其操作方法
US20130346675A1 (en) * 2012-06-22 2013-12-26 Phison Electronics Corp. Data storing method, and memory controller and memory storage apparatus using the same
CN103530062A (zh) * 2012-07-03 2014-01-22 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
CN104750626A (zh) * 2013-12-26 2015-07-01 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113448487A (zh) * 2020-03-25 2021-09-28 慧荣科技股份有限公司 写入闪存管理表的计算机可读取存储介质、方法及装置
CN113885779A (zh) * 2020-07-02 2022-01-04 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113885779B (zh) * 2020-07-02 2024-03-12 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113407120A (zh) * 2021-06-30 2021-09-17 深圳忆联信息系统有限公司 基于hmb的映射表管理方法、装置及计算机设备
CN113590506A (zh) * 2021-08-02 2021-11-02 联芸科技（杭州）有限公司 Hmb的表项管理方法及固态硬盘的控制系统

Also Published As

Publication number Publication date
TWI679538B (zh) 2019-12-11
TW201942751A (zh) 2019-11-01
CN110334035B (zh) 2022-11-25
US20190303299A1 (en) 2019-10-03
US10545876B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
CN110334035A (zh) 数据储存系统的控制单元以及逻辑至物理映射表更新方法
US11042487B2 (en) Memory system and method for controlling nonvolatile memory
CN105900069B (zh) 对被存储在闪存存储器中的数据的推测性预取
CN109725847A (zh) 存储器系统及控制方法
US20050021904A1 (en) Mass memory device based on a flash memory with multiple buffers
CN108021510A (zh) 操作对多重名称空间进行管理的存储装置的方法
US11675709B2 (en) Reading sequential data from memory using a pivot table
US20190251039A1 (en) Methods and apparatus for implementing a logical to physical address mapping in a solid state drive
CN106527969A (zh) 一种寿命均衡的NandFlash存储器读写方法
CN110389908A (zh) 存储器系统、数据处理系统和存储器系统的操作方法
US20100064095A1 (en) Flash memory system and operation method
CN109521944B (zh) 数据储存装置以及数据储存方法
CN112882649B (zh) 数据储存装置以及非挥发式存储器控制方法
US20170003911A1 (en) Information processing device
CN109992203A (zh) 能够进行细粒度读取和/或写入操作的海量存储装置
CN102479549A (zh) 半导体存储装置
JP2009503745A5 (zh)
CN113986773A (zh) 基于固态硬盘的写放大优化方法、装置及计算机设备
CN111610931B (zh) 数据储存装置以及非挥发式存储器控制方法
US11334266B2 (en) Memory system and method for controlling nonvolatile memory
CN111610929B (zh) 数据储存装置以及非挥发式存储器控制方法
CN117806570B (zh) 在线内存扩展方法、装置、设备及存储介质
CN107066208B (zh) 一种外存设备的非对称读写方法及nvm外存设备
CN112882650B (zh) 数据储存装置以及非挥发式存储器控制方法
TWI724550B (zh) 資料儲存裝置以及非揮發式記憶體控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant