CN101930404A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN101930404A
CN101930404A CN2010102689152A CN201010268915A CN101930404A CN 101930404 A CN101930404 A CN 101930404A CN 2010102689152 A CN2010102689152 A CN 2010102689152A CN 201010268915 A CN201010268915 A CN 201010268915A CN 101930404 A CN101930404 A CN 101930404A
Authority
CN
China
Prior art keywords
data
mapping
submeter
flash memory
timestamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102689152A
Other languages
English (en)
Other versions
CN101930404B (zh
Inventor
陈亮
修宸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN2010102689152A priority Critical patent/CN101930404B/zh
Publication of CN101930404A publication Critical patent/CN101930404A/zh
Priority to US13/180,173 priority patent/US8954648B2/en
Application granted granted Critical
Publication of CN101930404B publication Critical patent/CN101930404B/zh
Priority to US14/548,549 priority patent/US9329995B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种存储装置及其操作方法。该存储装置包括一控制器、一存储器以及一快闪存储器。首先，将该存储器中储存的一地址映射表分割为多个映射分表。接着，更新所述映射分表中记录的该快闪存储器的逻辑地址与物理地址的对应关系。接着，检查该控制器对该快闪存储器的存取动作是否符合一第一特定条件。每当该控制器对该快闪存储器的存取动作符合该第一特定条件时，自所述映射分表中依序选取一目前映射分表，并于该快闪存储器中记录该目前映射分表及所对应的时间戳为一映射分表数据。本发明可在突然断电后重建断电前最新的地址映射表，降低对快闪存储器写入频宽的消耗，并缩短系统的启动时间。

Description

存储装置及其操作方法
技术领域
本发明有关于快闪存储器，特别是有关于快闪存储器的地址映射表(address mapping table)。
背景技术
一般的快闪存储装置包括一快闪存储器(flash memory)及一控制器，用于为一主机储存数据。控制器作为主机与快闪存储器之间的沟通接口。当主机欲储存数据至快闪存储装置时，控制器接收主机发出的写入命令及写入数据，再依据写入命令将写入数据储存至快闪存储器。当主机欲由快闪存储装置读取数据时，控制器接收主机发出的读取命令，再依据读取命令自快闪存储器读取数据后传送回主机。
当主机存取快闪存储装置的数据时，主机是以逻辑地址(logical address)指涉其存取的数据。然而，快闪存储器是以自身的物理地址(physical address)存取数据。因此，控制器在依据主机发出的逻辑地址存取快闪存储器的数据时，必须将逻辑地址转换为物理地址。因此，控制器必须以一地址映射表(address mapping table)储存逻辑地址与物理地址的对应关系，以作为逻辑地址与物理地址间的转换依据。
图1显示记录逻辑地址与物理地址的对应关系的一地址映射表。依据该地址映射表，逻辑地址X1对应至Y1，逻辑地址X2对应至Y2，而逻辑地址XZ对应至YZ。由于地址映射表记录了快闪存储器的所有物理地址Y1～YZ与逻辑地址的对应关系，因此控制器可依据地址映射表进行逻辑地址与物理地址间的转换。
一般而言，控制器于其所包含的随机存取存储器(DRAM)中储存地址映射表。由于随机存取存储器在不供电状态下无法储存数据，因此当快闪存储装置的电源拔除前必须先将随机存取存储器中储存的地址映射表存入快闪存储器中。当快闪存储装置重新上电时，控制器再将快闪存储器中储存的地址映射表载入随机存取存储器，以供控制器进行逻辑地址与物理地址间的转换。
然而，当快闪存储装置的电源突然中断时，由于地址映射表的数据量庞大，控制器没有充足的时间将随机存取存储器中储存的地址映射表存入快闪存储器中。当快闪存储装置重新上电时，控制器便无法自快闪存储器中读出地址映射表以载入随机存取存储器。因此，当快闪存储装置的电源突然中断后，由于缺乏地址映射表，控制器便无法进行逻辑地址与物理地址间的转换。
在现有技术中，预防突然断电状况的一种方法是将每个逻辑地址备份于快闪存储器的对应的物理存储单元中，例如一物理页(physical page)的空余空间中，当快闪存储装置重新上电时，扫描所有快闪存储器的物理存储单元的空余空间以重建整个地址映射表，此种方法会消耗较长的时间来重建地址映射表，这是正常的系统启动时间所不允许的。另外一种方法是在快闪存储装置中设置多个大容量电容，以在突然断电时保持为快闪存储装置供电使得控制器有充足的时间将随机存取存储器中储存的地址映射表存入快闪存储器中，但此种方法会导致系统电源消耗增大且会导致快闪存储装置的物理体积增大。
因此，本发明提出一种快闪存储装置的操作方法，可以预先将控制器的随机存取存储器中储存的地址映射表备份至快闪存储器中，不仅能预防突然断电的状况，还能克服现有技术的上述缺陷。
发明内容
有鉴于此，本发明的目的在于提供一种存储装置的操作方法，以解决现有技术中存在的问题。该存储装置包括一控制器、一存储器以及一快闪存储器(flash memory)。首先，将该存储器中储存的一地址映射表(mapping table)分割为多个映射分表(mapping table unit)。接着，更新所述映射分表中记录的该快闪存储器的逻辑地址与物理地址的对应关系。接着，检查该控制器对该快闪存储器的存取动作是否符合一第一特定条件。每当该控制器对该快闪存储器的存取动作符合该第一特定条件时，自所述映射分表中依序选取一目前映射分表，并于该快闪存储器中记录该目前映射分表及所对应的时间戳(time stamp)为一映射分表数据。
本发明还提供一种存储装置。该存储装置包括一快闪存储器(flash memory)、一存储器以及一控制器。该快闪存储器供数据储存。该存储器储存一地址映射表(mapping table)。该控制器将该地址映射表(mapping table)分割为多个映射分表(mapping table unit)，更新所述映射分表中记录的该快闪存储器的逻辑地址与物理地址的对应关系，检查该控制器对该快闪存储器的存取动作是否符合一第一特定条件，以及每当该控制器对该快闪存储器的存取动作符合该第一特定条件时，自所述映射分表中依序选取一目前映射分表，并于该快闪存储器中记录该目前映射分表及所对应的时间戳(time stamp)为一映射分表数据。
本发明可在突然断电后重建断电前最新的地址映射表，降低对快闪存储器写入频宽的消耗，并缩短系统的启动时间。
附图说明
图1为记录逻辑地址与物理地址的对应关系的一地址映射表；
图2为依据本发明的地址映射表的示意图；
图3为依据本发明的快闪存储装置的区块图；
图4为依据本发明的储存映射分表至快闪存储器的方法的流程图；
图5为依据本发明的根据快闪存储器中储存的映射分表数据重建一最新地址映射表的方法的流程图；
图6为依据本发明的快闪存储器所储存的数据的一实施例的示意图；以及
图7为依据本发明的映射分表数据以及操作记录数据储存于快闪存储器的示意图。
附图中符号的简单说明如下：
200：地址映射表
201、202、...、20K：映射分表
300：快闪存储装置
302：控制器
304：快闪存储器
310：存储器
311～31K：映射分表
320：操作记录缓冲器
330：地址映射表
351～35(K+2)：映射分表数据
361～36(K+2)：操作记录数据
600：快闪存储器
651：65(K+2)：映射分表数据
661：66(K+2)：操作记录数据
671：67(K+2)：新取得的空白区块的地址。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图示，作详细说明如下。
图2为依据本发明的地址映射表(address mapping table)200的示意图。快闪存储装置的控制器包括一存储器。该存储器通常为随机存取存储器(DRAM)。地址映射表200被分割为多个映射分表(mapping table units)201～20K，分别储存于控制器的存储器中。各映射分表201～20K均储存一定数量的逻辑地址与物理地址的对应关系。于一实施例中，映射分表201～20K各储存一特定逻辑地址范围的对应关系。例如映射分表201储存逻辑地址范围XA1～XAn的对应关系，而映射分表202储存逻辑地址范围XB1～XBn的对应关系。于另一实施例中，映射分表201～20K各储存一特定物理地址范围的对应关系。例如映射分表201储存物理地址范围YA1～YAn的对应关系，而映射分表202储存物理地址范围YB1～YBn的对应关系。由于映射分表201～20K组合起来仍为完整的地址映射表200，因此控制器仍可依据地址映射表200进行逻辑地址与物理地址间的转换，不受映射分表201～20K分开储存的影响。
图3为依据本发明的快闪存储装置300的区块图。于一实施例中，快闪存储装置300包括一控制器302及一快闪存储器304。控制器302包括一存储器310。于一实施例中，存储器310为随机存取存储器(DRAM)。在另一实施例中，存储器310也可设置于控制器302的外部，为独立于控制器302的部件。存储器310储存K个映射分表311～31K，所述映射分表311～31K分别储存一定数量的逻辑地址与物理地址的对应关系。所述映射分表311～31K组合起来为完整的地址映射表330。存储器310还包括一操作记录缓冲器320，用以储存控制器302对快闪存储器304的存取操作对整个地址映射表330中逻辑地址与物理地址的对应关系造成的改变，即储存对地址映射表330的操作记录(Operation Record)的数据。于一实施例中，各映射分表311～31K及操作记录缓冲器320的储存空间均占用存储器310的一逻辑页(logic page)的储存空间。
当控制器302对快闪存储器304进行数据存取时，控制器302会将一特定时间间隔内对整个地址映射表330的操作记录储存于操作记录缓冲器320中，由于快闪存储器304必须先擦除后写入，控制器302对快闪存储器304进行数据存取时会附带改变被存取的数据的逻辑地址与物理地址的对应关系，因此控制器302将一特定时间间隔内整个地址映射表330中改变的逻辑地址与物理地址的对应关系，即操作记录(Operation Record)储存于操作记录缓冲器320，并更新相关的映射分表311～31K中逻辑地址与物理地址的对应关系。于一实施例中，存储器310为随机存取存储器(DRAM)，其储存内容可随时更新，因此映射分表311～31K所在的逻辑页可为K个逻辑页地址(logic page ID)连续的逻辑页。另外，控制器302会持续监测其对快闪存储器304的存取操作是否符合一特定条件。于一实施例中，该特定条件可为控制器302对快闪存储器304累计已存取一固定的数据量，或是经过一段固定时间。每当符合该特定条件时，控制器302便将存储器310中储存的映射分表311～31K的其中之一及目前的时间戳写入快闪存储器304进而产生映射分表数据。另外，每当符合该特定条件时，控制器302便将操作记录缓冲器320中储存的操作记录及目前的时间戳写入快闪存储器304进而产生对应的操作记录数据(operation record)。前述“特定时间间隔”是指相邻两次符合该特定条件之间的时间间隔。于一实施例中，于快闪存储器304中，每个映射分表数据及每笔操作记录数据皆分别占用该快闪存储器的一数据页(page)的储存空间，且对应相同的时间戳的映射分表数据及操作记录数据被储存于地址相差一段固定值的数据页中。于另一实施例中，控制器302将操作记录数据写入快闪存储器304的特定条件可与将映射分表数据写入快闪存储器304的特定条件不同，以使映射分表311～31K及操作记录数据储存于快闪存储器304的频率不同。
举例来说，于时点T1，控制器302对快闪存储器304累计存取数据量已符合特定条件，因此控制器302先将映射分表311的数据及时间戳T1储存至快闪存储器304，而产生映射分表数据351，再将操作记录缓冲器320储存的操作记录及时间戳T1储存至快闪存储器304，而产生对应的操作记录数据361。于时点T2，控制器302对快闪存储器304累计存取数据量再次符合特定条件，因此控制器302先将映射分表312的数据及时间戳T2储存至快闪存储器304而产生映射分表数据352，再将操作记录缓冲器320储存的操作记录及时间戳T2储存至快闪存储器304，而产生对应的操作记录数据362。请注意，在本实施例中，操作记录数据362是特定时间间隔内，即时点T1至时点T2之间对整个地址映射表330的操作记录。接着，于时点T3，控制器302对快闪存储器304累计存取数据量再次符合特定条件，因此控制器302先将映射分表313的数据及时间戳T3储存至快闪存储器304而产生映射分表数据353，再将操作记录缓冲器320储存的操作记录及时间戳T3储存至快闪存储器304，而产生对应的操作记录数据363。如此流程持续，直到于时点TK，控制器302先将映射分表31K的数据及时间戳TK储存至快闪存储器304而产生映射分表数据35K，再将操作记录缓冲器320储存的操作记录及时间戳TK储存至快闪存储器304，而产生对应的操作记录数据36K。此时所有映射分表311～31K的数据均被写入快闪存储器304为映射分表数据351～35K。接着，于时点TK+1，控制器302对快闪存储器304累计存取数据量再次符合特定条件，因此控制器302再次将映射分表311的数据及时间戳TK+1储存至快闪存储器304而产生映射分表数据35(K+1)，再将操作记录缓冲器320储存的操作记录及时间戳TK+1储存至快闪存储器304，而产生对应的操作记录数据35(K+1)。由于映射分表数据35(K+1)及映射分表数据351均是映射分表311的数据，但映射分表数据35(K+1)的时间戳TK+1较映射分表数据351的时间戳T1迟，因此映射分表数据35(K+1)的数据较新，而取代了映射分表数据351。被取代的映射分表数据351则成为无效(invalid)数据。于一实施例中，映射分表数据351～35K在快闪存储器304中是按照映射分表311～31K在存储器310中的逻辑页地址(logic page ID)来顺序存放的，因此当再次产生映射分表311所对应的映射分表数据35(K+1)时，映射分表数据35(K+1)的逻辑页地址与映射分表数据351的逻辑页地址相同，而其时间戳TK+1较映射分表数据351的时间戳T1迟，因此可将映射分表数据351标示为无效(invalid)。此时快闪存储器304中保存的映射分表数据352～35(K+1)构成一完整的地址映射表的备份。此外，由于与映射分表数据351具有相同时间戳T1的操作记录数据361所记录的操作记录已更新于映射分表数据352～35(K+1)中，因此操作记录数据361也成为无效数据，也可标示为无效。
图4为依据本发明的储存映射分表至快闪存储器的方法400的流程图。首先，控制器302将存储器310中储存的地址映射表330分割为多个映射分表311～31K(步骤402)。接着，控制器302随时间经过而更新所述映射分表311～31K中记录的逻辑地址与物理地址的对应关系(步骤404)。接着，控制器302于存储器310的操作记录缓冲器320中记录控制器302对快闪存储器304的存取操作对整个地址映射表330中逻辑地址与物理地址的对应关系造成的改变，即储存对地址映射表330的操作记录(Operation Record)的数据(步骤406)。接着，控制器302检查是否其对快闪存储器304的数据存取符合一特定条件(步骤408)。由于每当控制器302将快闪存储器304的一区块(block)写满数据时，控制器302便会由快闪存储器304的一空白区(free block area)取得一空白区块(free block)供储存新数据之用，因此控制器302自快闪存储器304新取得空白区块可间接表示控制器302对快闪存储器304的累计存取数据量达到一区块的数据量。因此，于一实施例中，步骤408的特定条件为检查是否控制器302自快闪存储器304新取得一空白区块。于其它实施例中，该特定条件还可以是每经过一段固定时间，该固定时间的长短决定备份地址映射表330至快闪存储器304的频率，在产业的实际操作中，该频率可综合考量系统启动时间(system boot up time)和写入频宽消耗(write bandwidth consume)而定：该频率越高，占用快闪存储器304的写入频宽消耗越大，但同时由于时间间隔缩短，对地址映射表330的操作记录的数据量会变小，因此断电后重建地址映射表的速度会加快，因此再上电时系统启动时间会变短。因此该频率可以由系统设计者根据系统性能要求来确定。
每当特定条件成立时，控制器302自映射分表311～31K中选取一目前映射分表(步骤410)，并于快闪存储器304中记录该目前映射分表的数据及对应的时间戳(步骤412)。于一实施例中，为避免于记录该目前映射分表的数据至快闪存储器304中的同时，控制器302因执行主机的存取命令而对目前映射分表中记录的地址对应数据进行更动，控制器302在存储器310中为映射分表311～31K中的每个映射分表配置至少两个逻辑页(logic page)的储存空间，以实现乒乓操作(Ping-Pong buffering)，即当一个逻辑页的地址对应数据写入快闪存储器304时，另一逻辑页同时接收新的地址对应数据。此外，每当特定条件成立时，控制器302于快闪存储器304中记录操作记录缓冲器320中储存的操作记录数据及对应的时间戳(步骤414)，于一实施例中，由于当该特定条件成立时，将操作记录数据写入快闪存储器304的同时，亦可能发生须将新的操作记录储存于操作记录缓冲器320的动作，因此为了避免操作记录缓冲器320中尚未写入快闪存储器304中的操作记录数据被新的操作记录数据覆盖，本发明的另一实施例在存储器310中为操作记录缓冲器320配置至少两个逻辑页(logic page)的储存空间，以实现乒乓操作(Ping-Pong buffering)，即当一个逻辑页的操作记录数据写入快闪存储器304时，另一逻辑页同时接收新的操作记录数据。由于每次特定条件成立时，控制器302仅储存K个映射分表中的一个映射分表的数据至快闪存储器304，因此并不会过度影响存取快闪存储器304的频宽，亦不会造成主机存取命令执行上的过长延迟。
图5为依据本发明的根据快闪存储器中储存的映射分表数据重建一最新地址映射表的方法500的流程图。首先，假设快闪存储装置300突然断电后重新上电(步骤502)。接着，控制器302自快闪存储器304读取对应于多个相对最晚时间戳的多个映射分表数据(步骤504)。于一实施例中，执行步骤504的具体步骤为：控制器302比较记录相同映射分表的不同数据的时间戳，并将具有相对最晚时间戳的不同映射分表数据分别读出。举例来说，于图3的快闪存储器304中映射分表数据351及35(K+1)均是储存映射分表1的数据，而因为映射分表数据35(K+1)具有相对最晚的时间戳TK+1，因此映射分表数据35(K+1)被控制器302读出。另外，于快闪存储器304中映射分表数据352及35(K+2)均是储存映射分表2的数据，而因为映射分表数据35(K+2)具有相对最晚的时间戳TK+2，因此映射分表数据35(K+2)被控制器302读出。因此，控制器302总共自快闪存储器304读出映射分表数据353～35(K+2)。于另一实施例中，由于映射分表数据351～35(K+2)在快闪存储器304中是按照映射分表311-31K在存储器310中的逻辑页地址(logic page ID)来顺序存放的，此时执行步骤504的具体步骤为：首先定位出具有绝对最晚时间戳的映射分表数据，将该具有绝对最晚时间戳的映射分表数据及其之前存储的多个映射分表数据分别读出，其中总共读出的映射分表数据的个数等于映射分表的个数。举例来说，于图3的快闪存储器304中映射分表数据35(K+2)具有所有映射分表数据351～35(K+2)中绝对最晚的时间戳TK+2，因此控制器302将映射分表数据35(K+2)读出，而由于存储器310中储存的映射分表共K个，因此还一并将映射分表数据35(K+2)之前存储的(K-1)个映射分表数据也分别读出，即总共读出包括映射分表数据35(K+2)在内的连续储存的共K个映射分表数据。由于映射分表数据在快闪存储器304中存储的顺序是按照映射分表311-31K在存储器310中的逻辑页地址(logic page ID)来顺序存放的，因此映射分表数据35(K+2)与之间存储的总共K个映射分表数据，即353～35(K+2)，为多个最新的映射分表数据。
接着，控制器302自所述映射分表数据353～35(K+2)所对应的多个时间戳选取一最早时间戳作为目标时间(步骤506)，例如，映射分表数据353～35(K+2)的时间戳范围自T3～TK+2，因此控制器302以最早时间戳T3作为目标时间。接着，控制器302自快闪存储器304读取对应目标时间T3的操作记录数据363作为目标操作记录数据(步骤508)。接着，控制器302依据该目标操作记录数据363更新所述映射分表数据353～35(K+2)(步骤510)。具体而言，在步骤510中，控制器302会比较所述映射分表数据353～35(K+2)的时间戳与该目标操作记录数据363的时间戳，控制器302只会依据该目标操作记录数据363更新对应时间戳比该目标操作记录数据363的时间戳小的该映射分表数据。例如，映射分表数据353～35(K+2)中的时间戳皆大于或等于目标操作记录数据363的时间戳T3，因此控制器302不会依据目标操作记录数据363更新任何映射分表数据。接着，控制器302自所述映射分表数据353～35(K+2)所对应的时间戳中选取该目标时间T3的下一时间戳T4作为目标时间(步骤514)，自快闪存储器304读取对应目标时间T4的操作记录数据364作为目标操作记录数据(步骤508)，并依据该目标操作记录数据364更新所述映射分表数据353～35(K+2)(步骤510)，具体而言，此次执行步骤510时，由于映射分表数据353～35(K+2)中只有映射分表数据353的时间戳T3小于目标操作记录数据364的时间戳T4，因此控制器302仅会依据目标操作记录数据364更新映射分表数据353。控制器304将持续重复执行步骤508～514直到该目标时间大于或等于所有所述映射分表数据353～35(K+2)所对应的时间戳为止(步骤512)。接着，控制器302将执行完步骤508～514所得到的多个更新映射分表数据合并，以得到一最新的地址映射表(步骤516)。最后，控制器302将最新地址映射表储存回存储器310，以供存取快闪存储器302参考。
图6为依据本发明的快闪存储器所储存的数据的一实施例的示意图。图3的快闪存储器300仅储存两类数据，包括多笔映射分表数据351～35(K+2)以及多笔操作记录数据361～36(K+2)。于图6中，快闪存储器600储存三类数据，包括多笔映射分表数据651～65(K+2)、多笔操作记录数据661～66(K+2)以及新取得的空白区块的物理地址671～67(K+2)。依据图4的步骤408的一实施例，每当控制器302自快闪存储器的空白区新取得一空白区块，控制器302便会储存一映射分表数据及一操作记录数据至快闪存储器600。此外，控制器302更会将新取得的该空白区块的物理地址及目标时间戳储存至快闪存储器600。如此，当快闪存储装置断电后重新上电，控制器304会按照图5的流程图重建最新地址映射表，当重复执行步骤508～514，且步骤514的目标时间设定为绝对最晚时间TK+2时，控制器302便自快闪存储器600读取对应目标时间为TK+2的操作记录数据。但由于之前快闪存储装置断电可能发生在任何时刻，若断电发生在映射分表数据65(K+2)及新取得的空白区块的物理地址67(K+2)已储存至快闪存储器600，而操作记录数据66(K+2)尚未被存储时，控制器302便无法读取目标时间为TK+2的操作记录数据66(K+2)。由于一般而言，当控制器302储存数据至该新取得的空白区块，会一并将对应该储存数据的逻辑地址与物理地址的对应关系储存至该空白区块的储存数据之外的空余空间中，因此控制器302可自快闪存储器600读取对应于绝对最晚时间戳TK+2的空白区块的物理地址，依据该物理地址读取该空白区块，由于时间戳TK+1至TK+2之间，控制器302对快闪存储器600的存取操作仅限于对应于最晚时间戳TK+2的空白区块之内，因此依据该空白区块的空余空间所储存的逻辑地址与物理地址的对应关系便可重建(rebuild)操作记录数据66(K+2)。于一实施例中，映射分表数据651～65(K+2)及对应同一时间戳的新取得空白区块地址671～67(K+2)各自储存于快闪存储器600的一数据页中，且是按照快闪存储器600的数据页地址依序存放。操作记录数据661～66(K+2)则各自储存于快闪存储器600的一数据页中，且亦是按照快闪存储器600的数据页地址依序存放。另外，于一实施例中，映射分表数据651～65(K+2)、新取得的空白区块的物理地址671～67(K+2)以及操作记录数据661～66(K+2)储存于快闪存储器600的具有特定逻辑地址范围的多个区块(block)。由于控制器302以高频率经常性的记录上述数据至快闪存储器600，因此容易造成储存上述数据的区块的过度磨损，从而对应该逻辑地址范围的区块可依磨损平均(wear-leveling)功能自动置换为磨损程度较小或清除次数(erase count)较低的区块，以维持数据的正确性。
图7为依据本发明的图3的映射分表数据以及操作记录数据储存于快闪存储器304的示意图。图7显示快闪存储器304的一物理地址范围的数据储存情形，而映射分表数据或是操作记录数据储存于快闪存储器304的此一物理地址范围。对照前述图3末尾一实施例的叙述，经过控制器302反复储存多次映射分表数据以及操作记录数据于快闪存储器304，对应于旧的时间戳的映射分表数据以及操作记录数据被标示为无效数据，而仅剩对应于新的时间戳的映射分表数据以及操作记录数据为有效数据可供图5的方法500重建一最新地址映射表。图7所示物理地址范围内，举例而言，其储存的有效数据为有效映射分表数据，而储存有效映射分表数据的区块后方为一分隔区块(delimiter)，其内储存特定样式的数据，以界定有效映射分表数据的尾端。于一实施例中，该分隔区块为空余区块，其不储存任何数据。因此，当快闪存储装置300重新上电时，可依分隔区块找到有效映射分表数据尾端的最后储存页，于一实施例中，即如前述图5的步骤504一实施例所定位出“具有绝对最晚时间戳的映射分表数据”，再依最后储存页减去存储器310中将地址映射表330划分为的映射分表的个数K所对应的K个储存页，以找到有效映射分表数据开端的第一储存页，以开始执行图5的步骤504的“读取对应于多个相对最晚时间戳的多个映射分表数据”供重建最新地址映射表。于一实施例中，与映射分表数据对应相同的时间戳的操作记录数据被储存于与图7所示物理地址范围相差一段固定值的物理地址中，其储存方式与映射分表数据的储存方式类似，因此不再赘述。
本发明快闪存储装置的操作方法，预先将控制器的随机存取存储器中储存的地址映射表备份至快闪存储器中，能在任何突然断电的状况发生后，重建断电前最新的地址映射表。除此之外，由于本发明将地址映射表分割为多个映射分表，因此本发明每次备份于快闪存储器的数据仅限于一目前映射分表及一操作记录数据，大大降低了对快闪存储器304写入频宽的消耗(write bandwidth consume)，亦不会造成主机存取命令执行上的过长延迟；由于重建最新的地址映射表所需数据量减小，因此本发明还缩短了系统启动时间(system boot up time)。另外，由于备份快闪存储器的数据仅有对应于新的时间戳的映射分表数据以及操作记录数据为有效数据，而旧的时间戳的映射分表数据以及操作记录数据被标示为无效数据，可对无效数据所在区块进行擦除以释放出空余区块，因此本发明的方法仅需占用快闪存储器有限的储存空间。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (19)

1.一种存储装置的操作方法，其特征在于，该存储装置包括一控制器、一存储器及一快闪存储器，该操作方法包括下列步骤：
将该存储器中储存的一地址映射表分割为多个映射分表；
更新所述映射分表中记录的该快闪存储器的逻辑地址与物理地址的对应关系；
检查该控制器对该快闪存储器的存取动作是否符合一第一特定条件；以及
每当该控制器对该快闪存储器的存取动作符合该第一特定条件时，自所述映射分表中依序选取一目前映射分表，并于该快闪存储器中记录该目前映射分表及所对应的时间戳为一映射分表数据。
2.根据权利要求1所述的存储装置的操作方法，其特征在于，该操作方法还包括下列步骤：
于该存储器的一操作记录缓冲器中记录该控制器对该地址映射表的操作记录；以及
每当该控制器对该快闪存储器的存取动作符合一第二特定条件时，于该快闪存储器中记录该操作记录缓冲器中储存的数据及所对应的时间戳为一操作记录数据。
3.根据权利要求2所述的存储装置的操作方法，其特征在于，该第一特定条件及该第二特定条件为该控制器自该快闪存储器的空白区取得一空白区块以供储存数据，其中该操作方法还包括下列步骤：
记录该目前映射分表及所对应的时间戳的同时，于该快闪存储器中记录该控制器新取得的该空白区块的物理地址及所对应的时间戳。
4.根据权利要求2所述的存储装置的操作方法，其特征在于，该第一特定条件及该第二特定条件为每相隔一段固定时间。
5.根据权利要求2所述的存储装置的操作方法，其特征在于，于该快闪存储器中，该映射分表数据及该操作记录数据分别占用一数据页，且所对应的时间戳相同的映射分表数据及操作记录数据分别储存于地址相差一固定值的两数据页。
6.根据权利要求2所述的存储装置的操作方法，其特征在于，该操作方法还包括下列步骤：
当该存储装置断电后重新上电时，自该快闪存储器读取对应于多个相对最晚时间戳的多个最新映射分表数据；
自该快闪存储器读取对应于所述相对最晚时间戳的多个最新操作记录数据；
分别依所述最新操作记录数据依序更新所述最新映射分表数据，以得到多个更新映射分表数据；以及
将所述更新映射分表数据合并，以得到一最新地址映射表。
7.根据权利要求6所述的存储装置的操作方法，其特征在于，所述最新映射分表数据的更新步骤还包括下列步骤：
比较所述最新操作记录数据中一目标操作记录数据的时间戳与所述最新映射分表数据的时间戳；
依该目标操作记录数据更新所述最新映射分表数据中对应的时间戳比该目标操作记录数据的时间戳小的最新映射分表数据；以及
选取该目标操作记录数据的时间戳的下一时间戳所对应的最新操作记录数据为下一目标操作记录数据。
8.根据权利要求6所述的存储装置的操作方法，其特征在于，该操作方法还包括下列步骤：
当该存储装置断电后重新上电且无法读取所述相对最晚时间戳中一绝对最晚时间戳所对应的最新操作记录数据时，自该快闪存储器读取对应于该绝对最晚时间戳的一空白区块的物理地址；
依据该物理地址读取该空白区块；以及
依据该空白区块所储存的逻辑地址与物理地址的对应关系重建该绝对最晚时间戳所对应的最新操作记录数据。
9.根据权利要求1所述的存储装置的操作方法，其特征在于，还包括下列步骤：
比较同一映射分表所对应的不同映射分表数据的时间戳，将具有相对较早时间戳的映射分表数据标示为无效。
10.一种存储装置，其特征在于，包括：
一快闪存储器，供数据储存；
一存储器，储存一地址映射表；以及
一控制器，将该地址映射表分割为多个映射分表，更新所述映射分表中记录的该快闪存储器的逻辑地址与物理地址的对应关系，检查该控制器对该快闪存储器的存取动作是否符合一第一特定条件，以及每当该控制器对该快闪存储器的存取动作符合该第一特定条件时，自所述映射分表中依序选取一目前映射分表，并于该快闪存储器中记录该目前映射分表及所对应的时间戳为一映射分表数据。
11.根据权利要求10所述的存储装置，其特征在于，该控制器于该存储器的一操作记录缓冲器中记录该控制器对该地址映射表的操作记录，以及每当该控制器对该快闪存储器的存取动作符合一第二特定条件时，该控制器于该快闪存储器中记录该操作记录缓冲器中储存的数据及所对应的时间戳为一操作记录数据。
12.根据权利要求11所述的存储装置，其特征在于，该第一特定条件及该第二特定条件为该控制器自该快闪存储器的空白区取得一空白区块以供储存数据，其中该控制器记录该目前映射分表及所对应的时间戳的同时，于该快闪存储器中记录该控制器新取得的该空白区块的物理地址及所对应的时间戳。
13.根据权利要求11所述的存储装置，其特征在于，该第一特定条件及该第二特定条件为每相隔一段固定时间。
14.根据权利要求11所述的存储装置，其特征在于，于该快闪存储器中，该映射分表数据及该操作记录数据分别占用一数据页，且所对应的时间戳相同的映射分表数据及操作记录数据分别储存于地址相差一固定值的两数据页。
15.根据权利要求11所述的存储装置，其特征在于，当该存储装置断电后重新上电时，该控制器自该快闪存储器读取对应于多个相对最晚时间戳的多个最新映射分表数据，自该快闪存储器读取对应于所述相对最晚时间戳的多个最新操作记录数据，分别依所述最新操作记录数据依序更新所述最新映射分表数据以得到多个更新映射分表数据，以及将所述更新映射分表数据合并以得到一最新地址映射表。
16.根据权利要求15所述的存储装置，其特征在于，该控制器比较所述最新操作记录数据中一目标操作记录数据的时间戳与所述最新映射分表数据的时间戳，依该目标操作记录数据更新所述最新映射分表数据中对应的时间戳比该目标操作记录数据的时间戳小的最新映射分表数据，以及选取该目标操作记录数据的时间戳的下一时间戳所对应的最新操作记录数据为下一目标操作记录数据。
17.根据权利要求16所述的存储装置，其特征在于，当该存储装置断电后重新上电且该控制器无法读取所述相对最晚时间戳中一绝对最晚时间戳所对应的最新操作记录数据时，该控制器自该快闪存储器读取对应于该绝对最晚时间戳的一空白区块的物理地址，依据该物理地址读取该空白区块，以及依据该空白区块所储存的逻辑地址与物理地址的对应关系重建该绝对最晚时间戳所对应的该最新操作记录数据。
18.根据权利要求17所述的存储装置，其特征在于，对应于该绝对最晚时间戳的该空白区块的物理地址随对应于该绝对最晚时间戳的映射分表数据同时记录至该快闪存储器。
19.根据权利要求11所述的存储装置，其特征在于，该存储器的该操作记录缓冲器包括至少两个逻辑页，将其中一个逻辑页的操作记录记录至该快闪存储器时，另一逻辑页接收新的操作记录。
CN2010102689152A 2010-08-27 2010-08-27 存储装置及其操作方法 Active CN101930404B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102689152A CN101930404B (zh) 2010-08-27 2010-08-27 存储装置及其操作方法
US13/180,173 US8954648B2 (en) 2010-08-27 2011-07-11 Memory device and operating method thereof
US14/548,549 US9329995B2 (en) 2010-08-27 2014-11-20 Memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102689152A CN101930404B (zh) 2010-08-27 2010-08-27 存储装置及其操作方法

Publications (2)

Publication Number Publication Date
CN101930404A true CN101930404A (zh) 2010-12-29
CN101930404B CN101930404B (zh) 2012-11-21

Family

ID=43369595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102689152A Active CN101930404B (zh) 2010-08-27 2010-08-27 存储装置及其操作方法

Country Status (2)

Country Link
US (2) US8954648B2 (zh)
CN (1) CN101930404B (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2570927A1 (en) * 2011-09-16 2013-03-20 Apple Inc. Handling unclean shutdowns for a system having non-volatile memory
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
CN103392207A (zh) * 2011-10-05 2013-11-13 Lsi公司 非易失性存储的自身日志记录和层级一致性
CN103699492A (zh) * 2012-09-27 2014-04-02 擎泰科技股份有限公司 非易失性存储器的数据收集方法
CN103942114A (zh) * 2013-01-22 2014-07-23 Lsi公司 Nvm地址、跨度及长度映射/转换的存储地址空间
CN103970683A (zh) * 2014-05-07 2014-08-06 山东华芯半导体有限公司 一种加速u盘启动的方法
CN104077197A (zh) * 2013-03-29 2014-10-01 联想(北京)有限公司 系统恢复方法、装置、固态硬盘和电子设备
CN104407879A (zh) * 2014-10-22 2015-03-11 江苏瑞中数据股份有限公司 一种电网时序大数据并行加载方法
CN104641356A (zh) * 2012-09-14 2015-05-20 美光科技公司 地址映射
CN104636267A (zh) * 2013-11-11 2015-05-20 群联电子股份有限公司 存储器控制方法、存储器存储装置与存储器控制电路单元
US9389805B2 (en) 2011-08-09 2016-07-12 Seagate Technology Llc I/O device and computing host interoperation
US9395924B2 (en) 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
CN105900067A (zh) * 2013-11-18 2016-08-24 惠普发展公司，有限责任合伙企业 指示储存器装置的重建状态
CN103064641B (zh) * 2013-02-05 2016-11-30 威盛电子股份有限公司 非易失性存储装置及其操作方法
CN106569742A (zh) * 2016-10-20 2017-04-19 华为技术有限公司 存储管理方法及存储设备
CN107077703A (zh) * 2014-10-24 2017-08-18 三菱重工业株式会社 零部件表管理系统及零部件表管理方法
CN107316611A (zh) * 2017-08-30 2017-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示器的补偿方法
CN107544913A (zh) * 2016-06-29 2018-01-05 北京忆恒创源科技有限公司 一种ftl表快速重建方法与装置
CN107656875A (zh) * 2017-09-15 2018-02-02 忆正科技（武汉）有限公司 作为系统盘的固态硬盘缩短上电时间的方法及系统
CN108280032A (zh) * 2017-01-06 2018-07-13 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
CN108509652A (zh) * 2018-04-17 2018-09-07 山东大众益康网络科技有限公司 数据处理系统及方法
CN108733575A (zh) * 2017-04-20 2018-11-02 立而鼎科技（深圳）有限公司 一种断电重启后逻辑对物理映像表的重建方法、固态硬盘
CN108804023A (zh) * 2017-04-28 2018-11-13 爱思开海力士有限公司 数据存储装置及其操作方法
CN110334035A (zh) * 2018-03-31 2019-10-15 慧荣科技股份有限公司 数据储存系统的控制单元以及逻辑至物理映射表更新方法
CN110941571A (zh) * 2018-09-05 2020-03-31 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置
CN111258919A (zh) * 2018-12-03 2020-06-09 爱思开海力士有限公司 储存设备及其操作方法
CN112988040A (zh) * 2019-12-18 2021-06-18 深圳大普微电子科技有限公司 一种数据存储方法、装置、设备及可读存储介质

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213632B1 (en) 2012-02-29 2015-12-15 Marvell International Ltd. Systems and methods for data storage devices to use external resources
TWI544334B (zh) * 2012-05-30 2016-08-01 慧榮科技股份有限公司 資料儲存裝置與資料儲存裝置操作方法
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
KR102120825B1 (ko) * 2013-01-03 2020-06-09 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9063967B2 (en) * 2013-01-10 2015-06-23 Pure Storage, Inc. Performing copies in a storage system
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
JP2015001908A (ja) * 2013-06-17 2015-01-05 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
TWI527058B (zh) * 2013-11-01 2016-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元
CN103761190B (zh) * 2013-12-19 2017-01-11 华为技术有限公司 数据处理方法及装置
KR102116258B1 (ko) 2013-12-24 2020-06-05 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
TWI546666B (zh) * 2014-11-03 2016-08-21 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
US9734081B2 (en) * 2014-12-10 2017-08-15 Advanced Micro Devices, Inc. Thin provisioning architecture for high seek-time devices
CN107615388A (zh) * 2015-03-20 2018-01-19 波利伍德有限责任公司 存储控制器中的可配置多级纠错
TWI563509B (en) * 2015-07-07 2016-12-21 Phison Electronics Corp Wear leveling method, memory storage device and memory control circuit unit
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
CN105512054B (zh) 2015-12-09 2018-11-09 上海兆芯集成电路有限公司 主机接口控制器以及储存装置控制方法
TWI573033B (zh) * 2016-01-14 2017-03-01 群聯電子股份有限公司 資料搜尋方法、記憶體儲存裝置及記憶體控制電路單元
US9927985B2 (en) * 2016-02-18 2018-03-27 SK Hynix Inc. Method of dynamic table journaling
CN107402715B (zh) * 2016-05-20 2020-05-08 华为终端有限公司 数据搬移的方法、装置、存储器及终端
CN108089991A (zh) * 2016-11-23 2018-05-29 广明光电股份有限公司 固态硬盘重建对照表的方法
US20180239532A1 (en) 2017-02-23 2018-08-23 Western Digital Technologies, Inc. Techniques for performing a non-blocking control sync operation
US10359955B2 (en) * 2017-02-23 2019-07-23 Western Digital Technologies, Inc. Data storage device configured to perform a non-blocking control update operation
KR102468737B1 (ko) * 2017-12-19 2022-11-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190091035A (ko) * 2018-01-26 2019-08-05 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US10880401B2 (en) * 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
CN110275837A (zh) * 2018-03-15 2019-09-24 光宝电子(广州)有限公司 固态储存装置的对应表管理方法
US10877892B2 (en) 2018-07-11 2020-12-29 Micron Technology, Inc. Predictive paging to accelerate memory access
KR20200076528A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
CN111158604B (zh) * 2019-12-31 2022-02-11 西南科技大学 一种闪存颗粒阵列的物联网时间序列数据存储与检索方法
CN112015341B (zh) * 2020-08-26 2024-03-22 合肥康芯威存储技术有限公司 一种数据存储方法、存储系统及存储介质
US11625276B2 (en) * 2021-01-08 2023-04-11 Dell Products L.P. System and method to utilize high bandwidth memory (HBM)
CN113608701B (zh) * 2021-08-18 2024-09-20 合肥大唐存储科技有限公司 一种存储系统中数据管理方法和固态硬盘
US11816349B2 (en) 2021-11-03 2023-11-14 Western Digital Technologies, Inc. Reduce command latency using block pre-erase

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700189A (zh) * 2005-06-01 2005-11-23 瑞程科技股份有限公司 闪存储存系统
US20080232765A1 (en) * 2007-03-22 2008-09-25 Microsoft Corporation Automatic detection, removal, replacement and tagging of flash frames in a video
CN101458659A (zh) * 2007-12-14 2009-06-17 环达电脑(上海)有限公司 闪存储存系统及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153235A (ja) * 1997-08-08 1999-02-26 Toshiba Corp ディスク記憶装置のデータ更新方法、ならびにディスク記憶制御システム
US6711663B2 (en) * 2001-11-15 2004-03-23 Key Technology Corporation Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof
US7558906B2 (en) * 2005-08-03 2009-07-07 Sandisk Corporation Methods of managing blocks in nonvolatile memory
US8321652B2 (en) * 2008-08-01 2012-11-27 Infineon Technologies Ag Process and method for logical-to-physical address mapping using a volatile memory device in solid state disks
US8296503B2 (en) * 2009-05-26 2012-10-23 Mediatek Inc. Data updating and recovering methods for a non-volatile memory array
TWI431627B (zh) * 2009-07-31 2014-03-21 Silicon Motion Inc 快閃記憶體裝置及快閃記憶體裝置之運作方法
KR101678911B1 (ko) * 2010-03-12 2016-11-23 삼성전자주식회사 데이터 저장 장치 및 그것을 포함하는 컴퓨팅 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700189A (zh) * 2005-06-01 2005-11-23 瑞程科技股份有限公司 闪存储存系统
US20080232765A1 (en) * 2007-03-22 2008-09-25 Microsoft Corporation Automatic detection, removal, replacement and tagging of flash frames in a video
CN101458659A (zh) * 2007-12-14 2009-06-17 环达电脑(上海)有限公司 闪存储存系统及其方法

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389805B2 (en) 2011-08-09 2016-07-12 Seagate Technology Llc I/O device and computing host interoperation
US10514864B2 (en) 2011-08-09 2019-12-24 Seagate Technology Llc I/O device and computing host interoperation
US10936251B2 (en) 2011-08-09 2021-03-02 Seagate Technology, Llc I/O device and computing host interoperation
CN102999430A (zh) * 2011-09-16 2013-03-27 苹果公司 处理具有非易失性存储器的系统的未完全关闭
JP2013065308A (ja) * 2011-09-16 2013-04-11 Apple Inc 不揮発性メモリを有するシステムの非正常シャットダウンの取り扱い
US9104614B2 (en) 2011-09-16 2015-08-11 Apple Inc. Handling unclean shutdowns for a system having non-volatile memory
EP2570927A1 (en) * 2011-09-16 2013-03-20 Apple Inc. Handling unclean shutdowns for a system having non-volatile memory
US8949517B2 (en) 2011-10-05 2015-02-03 Lsi Corporation Self-journaling and hierarchical consistency for non-volatile storage
CN103392207B (zh) * 2011-10-05 2017-08-04 希捷科技有限公司 非易失性存储的自身日志记录和层级一致性
CN103392207A (zh) * 2011-10-05 2013-11-13 Lsi公司 非易失性存储的自身日志记录和层级一致性
EP2764516A4 (en) * 2011-10-05 2015-07-08 Lsi Corp SELF-HISTORIZATION AND HIERARCHICAL CONSISTENCY FOR NON-VOLATILE STORES
CN104641356A (zh) * 2012-09-14 2015-05-20 美光科技公司 地址映射
CN104641356B (zh) * 2012-09-14 2018-07-13 美光科技公司 地址映射
CN103699492A (zh) * 2012-09-27 2014-04-02 擎泰科技股份有限公司 非易失性存储器的数据收集方法
US11449252B2 (en) 2013-01-22 2022-09-20 Seagate Technology Llc Method of writing and reading data in an NVM using Lpage identification headers
US10740011B2 (en) 2013-01-22 2020-08-11 Seagate Technology Llc Storage system with application to NVM address, span, and length
CN103942114B (zh) * 2013-01-22 2018-08-10 希捷科技有限公司 Nvm地址、跨度及长度映射/转换的存储地址空间
US9971547B2 (en) 2013-01-22 2018-05-15 Seagate Technology Llc Storage system with application to NVM address, span, and length
US9395924B2 (en) 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
CN103942114A (zh) * 2013-01-22 2014-07-23 Lsi公司 Nvm地址、跨度及长度映射/转换的存储地址空间
US9218280B2 (en) 2013-02-05 2015-12-22 Via Technologies, Inc. Non-volatile memory apparatus and operating method thereof
CN103064641B (zh) * 2013-02-05 2016-11-30 威盛电子股份有限公司 非易失性存储装置及其操作方法
TWI514140B (zh) * 2013-02-05 2015-12-21 Via Tech Inc 非揮發性記憶裝置及其操作方法
CN103064641A (zh) * 2013-02-05 2013-04-24 威盛电子股份有限公司 非易失性存储装置及其操作方法
CN104077197B (zh) * 2013-03-29 2017-03-01 北京联想核芯科技有限公司 系统恢复方法、装置、固态硬盘和电子设备
CN104077197A (zh) * 2013-03-29 2014-10-01 联想(北京)有限公司 系统恢复方法、装置、固态硬盘和电子设备
CN104636267A (zh) * 2013-11-11 2015-05-20 群联电子股份有限公司 存储器控制方法、存储器存储装置与存储器控制电路单元
CN104636267B (zh) * 2013-11-11 2018-01-12 群联电子股份有限公司 存储器控制方法、存储器存储装置与存储器控制电路单元
CN105900067A (zh) * 2013-11-18 2016-08-24 惠普发展公司，有限责任合伙企业 指示储存器装置的重建状态
US10146623B2 (en) 2013-11-18 2018-12-04 Hewlett-Packard Development Company, L.P. Indicating rebuild state of storage devices
CN105900067B (zh) * 2013-11-18 2018-10-23 惠普发展公司，有限责任合伙企业 指示储存器装置的重建状态
CN103970683A (zh) * 2014-05-07 2014-08-06 山东华芯半导体有限公司 一种加速u盘启动的方法
CN104407879B (zh) * 2014-10-22 2018-02-02 江苏瑞中数据股份有限公司 一种电网时序大数据并行加载方法
CN104407879A (zh) * 2014-10-22 2015-03-11 江苏瑞中数据股份有限公司 一种电网时序大数据并行加载方法
CN107077703B (zh) * 2014-10-24 2021-07-13 三菱重工工程株式会社 零部件表管理系统及零部件表管理方法
CN107077703A (zh) * 2014-10-24 2017-08-18 三菱重工业株式会社 零部件表管理系统及零部件表管理方法
CN107544913B (zh) * 2016-06-29 2021-09-28 北京忆恒创源科技股份有限公司 一种ftl表快速重建方法与装置
CN107544913A (zh) * 2016-06-29 2018-01-05 北京忆恒创源科技有限公司 一种ftl表快速重建方法与装置
CN106569742B (zh) * 2016-10-20 2019-07-23 华为技术有限公司 存储管理方法及存储设备
CN106569742A (zh) * 2016-10-20 2017-04-19 华为技术有限公司 存储管理方法及存储设备
CN108280032B (zh) * 2017-01-06 2022-06-28 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
CN108280032A (zh) * 2017-01-06 2018-07-13 慧荣科技股份有限公司 数据储存装置以及快闪存储器控制方法
CN108733575B (zh) * 2017-04-20 2022-12-27 深圳市得一微电子有限责任公司 一种断电重启后逻辑对物理映像表的重建方法、固态硬盘
CN108733575A (zh) * 2017-04-20 2018-11-02 立而鼎科技（深圳）有限公司 一种断电重启后逻辑对物理映像表的重建方法、固态硬盘
CN108804023A (zh) * 2017-04-28 2018-11-13 爱思开海力士有限公司 数据存储装置及其操作方法
CN107316611A (zh) * 2017-08-30 2017-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示器的补偿方法
CN107316611B (zh) * 2017-08-30 2019-10-11 深圳市华星光电半导体显示技术有限公司 Oled显示器的补偿方法
CN107656875A (zh) * 2017-09-15 2018-02-02 忆正科技（武汉）有限公司 作为系统盘的固态硬盘缩短上电时间的方法及系统
CN110334035A (zh) * 2018-03-31 2019-10-15 慧荣科技股份有限公司 数据储存系统的控制单元以及逻辑至物理映射表更新方法
CN110334035B (zh) * 2018-03-31 2022-11-25 慧荣科技股份有限公司 数据储存系统的控制单元以及逻辑至物理映射表更新方法
CN108509652B (zh) * 2018-04-17 2021-01-22 山东大众益康网络科技有限公司 数据处理系统及方法
CN108509652A (zh) * 2018-04-17 2018-09-07 山东大众益康网络科技有限公司 数据处理系统及方法
CN110941571A (zh) * 2018-09-05 2020-03-31 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置
CN111258919A (zh) * 2018-12-03 2020-06-09 爱思开海力士有限公司 储存设备及其操作方法
CN112988040A (zh) * 2019-12-18 2021-06-18 深圳大普微电子科技有限公司 一种数据存储方法、装置、设备及可读存储介质
CN112988040B (zh) * 2019-12-18 2023-02-24 深圳大普微电子科技有限公司 一种数据存储方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
CN101930404B (zh) 2012-11-21
US20150081960A1 (en) 2015-03-19
US9329995B2 (en) 2016-05-03
US8954648B2 (en) 2015-02-10
US20120054419A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN101930404B (zh) 存储装置及其操作方法
CN102779096B (zh) 一种基于页块面三维的闪存地址映射方法
CN101477492B (zh) 一种用于固态硬盘的循环重写闪存均衡方法
CN102521269B (zh) 一种基于索引的计算机连续数据保护方法
CN101604226B (zh) 一种基于虚拟raid构建动态缓存池提高存储系统性能的方法
CN106527969B (zh) 一种寿命均衡的NandFlash存储器读写方法
EP2626792A1 (en) Wear leveling method, memory device, and information system
CN107193758A (zh) 一种固态硬盘的映射表管理方法及固态硬盘
CN102508788B (zh) Ssd及ssd垃圾回收方法和装置
CN102662856B (zh) 一种固态硬盘及其存取方法
CN102521147A (zh) 一种使用高速非易失介质做缓存的管理方法
CN103885728A (zh) 一种基于固态盘的磁盘缓存系统
CN108170614B (zh) 一种避免数据重复回收的方法、装置及固态硬盘
JP2012514794A (ja) 記憶装置におけるマッピングアドレステーブルの維持
CN101425041A (zh) 在nand flash存储器上建立fat文件系统的优化方法
CN102819494B (zh) 一种闪存顺序写入时的优化方法
CN103164345A (zh) 固态存储装置遭遇断电后的数据存储方法
CN102567184A (zh) 一种基于Flash的日志存储方法
CN105573681A (zh) 一种ssd盘片内部raid组建方法及系统
CN105630413B (zh) 一种磁盘数据的同步回写方法
CN108121670A (zh) 一种减少固态硬盘元数据回刷频率的映射方法
CN107678892A (zh) 基于跳跃恢复链的连续数据保护方法
CN107506311B (zh) 一种固态硬盘的ftl表的刷写方法及装置
CN102981977A (zh) 一种可延长flash使用寿命的数据存储方法
CN101446927B (zh) 闪存系统及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant