CN102479549A - 半导体存储装置 - Google Patents

Abstract

存储装置具有存储来自主机的数据的第一存储部、对管理第一存储部的信息存储的第二存储部和经第二存储部在主机与第一存储部之间数据传送的控制部。第一存储部具有多个块，多个块的每个含有多个页面。第二存储部具有保持第一存储部中的多个块中的可写入的块的信息的空闲块列表和保持第一存储部中的多个页面中的可写入的页面的信息的空闲页面列表。控制部在向第一存储部传送来自主机的数据时对块单位的数据进行压缩而生成压缩块数据，基于空闲块列表保持的信息将压缩块数据写入可写入的块，将写入了压缩块数据的块内没有写入压缩块数据的空闲区域中存在的页面信息保持于空闲页面列表，基于空闲页面列表保持的信息将页面单位的数据写入可写入的页面。

Description

半导体存储装置

本申请基于并要求2010年11月19日提交的第2010-259167号的在先日本专利申请，其全部内容援用于此。

技术领域

本实施方式涉及半导体存储装置。

背景技术

近年，使用了NAND闪存的所谓SSD(Solid State Drive：固态硬盘)的存储装置出现，并在便携设备、笔记本电脑、企业级服务器等广泛的范围内得到普及。NAND闪存作为半导体存储器具有低成本、大容量的特点。

但是，NAND闪存需要在写入前进行擦除动作，存在有改写(擦除)次数上有限制(例如1万次左右)的问题。另外，写入必须以页面为单位(例如2K字节)，擦除必须以块为单位(例如1M字节)来进行。为了解决上述问题，在以SSD为代表的使用了NAND闪存的存储装置中采取了各种各样的对策。

SSD具有控制器、工作存储器(work memory)和储存存储器(storagememory)。控制器进行与来自主机(PC等)的指令的交互。储存存储器例如为NAND闪存，存储来自主机的数据。工作存储器例如为SRAM或DRAM。另外，在工作存储器上，容纳有数据缓冲区、页面单位的逻辑/物理地址变换表、块单位的逻辑/物理地址变换表、空闲块列表等。

在SSD中，主要的控制的起点为来自主机的存取指令的发出。首先，控制器将主机指令的地址(逻辑地址)变换为储存存储器的地址(物理地址)而实现数据存取。这是因为考虑到在NAND闪存中对相同的地址进行改写时需要进行擦除，并且改写次数有限制。

在逻辑/物理地址变换中，若只以页面单位(例如，2K字节)进行地址变换控制，则存在逻辑/物理地址变换表非常巨大，工作存储器不够容纳的情况。因此，在判断为存在某种程度上大量的数据的情况下，将数据汇总成块单位(例如，1M字节)而写入储存存储器，利用块单位的逻辑/物理地址变换表进行管理。

写入控制或垃圾回收的过程中，将块内的数据全部被无效化的块的集合形成列表(空闲块列表)来进行管理。在页面单位的写入或块单位的写入中，在需要写入区域的情况下，从空闲块列表取出块的信息，确保写入区域。

通过上述的控制，可以将改写次数分散到各地址。但是，今后，随着NAND闪存的细微化的发展，改写次数有进一步减少的倾向。因此，需要更加高效的写入控制。作为提高效率的方法，考虑到有对写入NAND闪存的数据进行压缩的方法。

例如，作为现有技术的一例，控制器对来自主机的数据进行压缩，收纳在NAND闪存中。由此，减少来自从主机向NAND闪存的数据传送量。

但是，即使单纯地以页面单位、块单位对数据进行压缩而收纳在NAND闪存中，由此而空出的区域被浪费。另外，若以压缩后的尺寸为基准将数据装入地进行配置，则必须以细小的单位对数据的位置进行管理。因此，变换表的1个条目的尺寸变得巨大，难以进行在工作存储器上的管理。进而，如上所述，由于存在有只能以块单位进行擦除的限制，必须考虑到数据跨块的边界的情况等，控制复杂。

发明内容

本发明的实施方式，提供提高了写入效率的半导体存储装置。

一种存储装置，其特征在于：具有：存储来自主机的数据的第一存储部；对管理所述第一存储部的信息进行存储的第二存储部；和经由所述第二存储部，在所述主机与所述第一存储部之间进行数据的传送的控制部，所述第一存储部具有多个块，所述多个块的各个块含有多个页面，所述第二存储部具有：保持所述第一存储部中的所述多个块中、可写入的块的信息的空闲块列表；和保持所述第一存储部中的所述多个页面中、可写入的页面的信息的空闲页面列表，所述控制部，在向所述第一存储部传送来自主机的数据时，对块单位的数据进行压缩而生成压缩块数据，基于所述空闲块列表所保持的信息，将所述压缩块数据写入到可写入的块，将写入了所述压缩块数据的所述块内、没有写入所述压缩块数据的空闲区域中存在的页面信息，保持于所述空闲页面列表，基于所述空闲页面列表所保持的信息，将页面单位的数据写入存在于所述空闲区域的页面。

通过本发明的实施方式，可以提供一种提高了写入效率的半导体存储装置。

附图说明

图1是表示第一实施方式的存储装置的构成例的框图。

图2是表示第一实施方式的工作存储器的构成例的框图。

图3是表示第一实施方式的存储装置的控制动作的图。

图4是表示第一实施方式的存储装置中的块数据写入的流程图。

图5是表示第一实施方式的存储装置中的页面数据写入的流程图。

图6是表示第二实施方式的存储装置的控制动作的图。

具体实施方式

下面参照附图对本实施方式进行说明。在附图中，对于相同的部分付与相同的参照标号。

(第一实施方式)

下面，对第一实施方式的存储装置进行说明，第一实施方式为在进行块单位的数据(块数据)的写入时对数据进行压缩，在由将该压缩块数据收纳在块中而空出的区域，写入小单位(页面单位)的非压缩数据的例子。

(构成例)

下面，利用图1～图3，对第一实施方式的存储装置的构成例进行说明。

图1表示第一实施方式的存储装置100的构成例。

如图1所示，存储装置100具有控制器(控制电路)10、多个储存存储器11以及工作存储器12。

控制器10具有主机接口、储存存储器接口和工作存储器接口。主机接口为例如串行ATA/并行ATA接口，与主机间进行指令的授受。储存存储器接口进行与储存存储器11之间的指令的授受。工作存储器接口进行与工作存储器12之间的指令的授受。这样，控制器10经由工作存储器12，与储存存储器11和和主机110之间进行数据传送。

储存存储器11，例如为NAND闪存，存储来自主机的数据。另外，储存存储器11，按照来自控制器10的指令，进行被存储的数据的读出、擦除等处理。

工作存储器12，例如为SRAM(Static Random Access Memory：静态随机存取存储器)或DRAM(Dynamic Random Access Memory：动态随机存取存储器)，但是不限于此，也可以为寄存器文件或储存存储器11等。或者也可以并用他们。工作存储器12暂时收纳储存存储器11的管理所需的数据。

本实施方式中的控制器10具有压缩解压缩器13。该压缩解压缩器13只有在对储存存储器11进行块单位的数据的存取的情况下进行处理。更具体地讲，压缩解压缩器13，在将来自主机110的块单位的数据写入储存存储器11的情况下，对块单位的数据进行压缩，生成压缩数据，在从储存存储器11读出压缩数据的情况下对压缩数据进行解压缩。

另外，即使为块单位的数据的存取，在压缩后的数据尺寸比原数据大的情况下或判断为该数据被随机存取的可能性高的情况下，也能够不进行压缩解压缩处理。这样的压缩解压缩器13的压缩解压缩功能，可以通过硬件实现，也可以通过软件实现。

图2表示了本实施方式的工作存储器12的构成例。

如图2所示，工作存储器12具有数据缓冲区21、页面变换表22、块变换表23、空闲页面列表24和空闲块列表25等。以下，利用图3对这些工作存储器12的各构成要素进行说明。

图3表示了工作存储12和储存存储器11的构成例和控制动作。在此，将从主机110给予的地址称为逻辑地址，将储存存储器(NAND闪存)11内的实际地址称为物理地址。

在图3中，存储器映射图30表示了储存存储器11的物理地址。另外，在该存储器映射图30中，反白区域表示有效数据存在的区域，网状区域表示无效数据存在的区域。在此，有效数据和无效数据，不限于是否有数据正在被写入，而是基于该数据逻辑上是有效还是无效。另外，在存储器映射图30中，斜线区域表示由于对块单位的数据进行压并收纳而导致的在块内空出的空闲区域。

页面变换表22中，1个条目由逻辑页面地址和物理页面地址的组构成。页面变换表22中，保持有写入了数据(存在有效数据)的页面的逻辑地址和物理地址。该页面变换表22，将从主机给予的逻辑页面地址和储存存储器11内的物理页面地址建立对应。

块变换表23中，1个条目由物理块地址构成。块变换表23中，保持有写入了数据(存在有效数据)的块的物理地址。该块变换表23，将从主机给予的逻辑块地址和储存存储器11内的物理块地址建立对应。

空闲页面列表24中，1个条目由物理页面地址构成。在空闲页面列表24中，保持有由于对块单位的数据压缩、收纳而在块内空出的空闲区域的前端页面的物理地址。在此，空闲区域的前端页面以后的物理地址，可以从前端页面物理地址计算出来。特别地，后端页面的物理地址，由于为物理块的边界，因此可以容易地从前端页面的物理地址计算出。

空闲块列表25中，1个条目由物理块地址构成。在空闲块列表25中，保持有块内的数据全部被无效化的块的物理地址。

在本实施方式中，不仅仅是通过空闲块列表25以块单位管理块内的数据全部被无效化的块，可以通过空闲页面列表24以页面为单位管理由于将压缩块数据收纳在某个块中而空出(被无效化)的块内的一部分(空闲区域)。

[块单位的数据(块数据)写入]

下面，利用图4对本实施方式的存储装置100中的块数据写入进行说明。

图4表示本实施方式的存储装置100中的块数据写入的流程图。

如图4所示，首先，在步骤S1中，与公知的方法相同地，从空闲块列表25确保块单位的写入区域。此时，在确保的写入区域中存在有无效数据的情况等时，若需要则进行擦除动作。

然后，在步骤S2中，判断是否压缩块数据。此时，通过调查写入数据的倾向，判定压缩后的数据尺寸是否变得比原来的数据尺寸小。即，在压缩后的数据尺寸变得比原来的数据尺寸小的情况下，对块数据进行压缩，在比原来的数据尺寸大的情况下不对块数据进行压缩。

在步骤S2中不对块数据进行压缩的情况下，然后在步骤S3中，进行块数据写入。即，将通常的块数据写入储存存储器11。之后，在步骤S4中，在块变换表23中，设置写入了块数据的物理块地址。

另外，在步骤S2中对块数据压缩的情况下，然后，在步骤S5中，进行块数据的压缩处理。即，减小块数据的数据尺寸。

然后，在步骤S6中，进行压缩块数据写入。即，将在步骤S5中压缩的的块数据写入储存存储器11。在此，压缩块数据收容在与没被压缩的块数据写入情况下相同的收容位置。例如，压缩块数据从在空闲块列表25确保的块内的前端页面进行写入。此时，压缩块数据由于数据尺寸小，因此在空闲块列表25中确保的块内的一部分上(例如，后半页面)存在没有写入数据的区域(空闲区域)。

然后，在步骤S7中，在空闲页面列表24中，设置由于写入压缩块数据而空出的空闲区域的前端页面的物理地址。之后，在步骤S4中，在块变换表23中，设置写入了压缩块数据的物理块地址。

这样地，结束块数据写入。另外，在压缩了块数据的情况下，通过此前的处理，压缩块数据成为有效，成为在空闲区域能够写入页面数据的状态。

[页面单位的数据(页面数据)写入]

下面，利用图5，对本实施方式的存储装置100中的页面数据写入进行说明。

图5表示本实施方式的存储装置100中的页面数据写入的流程图。

如图5所示，首先，在步骤S8中，判断是否可以从空闲页面列表24确保写入区域。

在步骤S8中不能从空闲页面列表24确保写入区域的情况下，然后，在步骤S9中，从空闲块列表25确保页面单位的写入区域。此时，在确保的写入区域存在无效数据的情况下等，若需要则进行擦除动作。

然后，在步骤S10中，对从空闲块列表25确保的写入区域写入页面数据。之后，在步骤S11中，在页面变换表22中，设置写入了页面数据的物理页面地址和变换信息。

另外，在步骤S8中能够从空闲页面列表24确保写入区域的情况下，在步骤S12中，从空闲页面列表24确保页面单位的写入区域。

然后，在步骤S10中，在从空闲页面列表24确保的写入区域进行页面数据写入。即，在空闲区域写入页面数据。由此，在块内成为压缩块数据和其他的页面数据混在一起的状态。

之后，在步骤S11中，在页面变换表22中，设置写入了页面数据的物理页面地址和变换信息。

这样地，结束页面数据写入。

[数据读出]

下面，对本实施方式的存储装置100中的数据读出进行说明。另外，本实施方式中的数据的读出方法不特别限定，可以使用公知的各种读出方法。

在页面数据读出的情况下，与公知的方法同样地，使用页面变换表22，从储存存储器11读出对应的(读出对象的)页面数据。

另外，块数据读出的情况下，与公知的方法相同，使用块变换表23，从储存存储器11读出对应的(读出对象的)块数据。此时，在读出对象的块数据被压缩的情况下，在进行了压缩块数据的解压缩处理后，读出数据。另外，读出对象的块数据没有被压缩的情况下，原样地读出数据。

另外，从储存存储器11的数据的读出，可以只读出需要的量就结束，也可以读出1块的量。另外，为了进行块数据是否压缩的判定，对于1块至少需要1位。在此，若储存存储器11中存在冗余位，可以加以利用，也可以在块变换表23的各条目中追加1位。

上述的块数据写入、页面数据写入和数据读出通过图1所示的控制器10加以控制。

[效果]

通过上述第一的实施方式，在写入块数据时对数据进行压缩，将该压缩块数据存储(写入)到储存存储器11内的块中。由该压缩而削减(变少)的数据的量，在块内作为空闲区域而产生。通过将该空闲区域利用在其他的页面数据写入中，可以提高对储存存储器11的写入效率。

另外，由于不会浪费地使用由于块数据的压缩而产生的空闲区域，在储存存储器11整体的各块中可以分散并且降低改写次数。即，在使用如不断地微细化的NAND闪存这样的改写次数存在局限的存储器的存储装置100中，可以提高可靠性。

进而，在本实施方式中，压缩块数据的收容位置与没有压缩的情况下的收容位置一致。由此，数据的管理、写入和读出动作的控制容易，可以抑制控制器10的额外负担。

(第二实施方式)

下面，对第二实施方式的存储装置进行说明。第二实施方式为第一实施方式的变形例，适用于多值(MLC：multi level cell：多层单元)NAND闪存这样的写入顺序有限制的存储器，从下位页面侧写入压缩块数据。另外，在第二实施方式中，对于与上述第一实施方式相同的点省略说明，对不同点进行说明。

多值NAND闪存为在一个存储单元写入多位的信息的存储器。另外，根据存储器的不同，也存在对一个存储单元含有的多个位分配其他的地址的情况，该情况下，有相对于这些地址，写入顺序确定的情况。根据存储器的不同，对先写入的地址的写入动作可以比对后写入的地址的写入动作更高速地进行。

在下面的说明中，作为一例，表示了对一个存储单元能够写入2位的信息的情况。另外，将先写入的地址区域称为下位页面(lower page)，将后写入的地址区域称为上位页面(upper page)。

[块数据和页面数据的写入]

下面，利用图6，对本实施方式中的存储装置100的块数据及页面数据的写入进行说明。

图6表示了本实施方式的存储装置100的控制动作，表示了一个块60内的下位页面和上位页面的地址的分配，和块60内的数据的迁移。在此，与图3相同，反白区域表示存在有效数据的区域，网状区域表示存在无效数据的区域，斜线区域表示由于收纳压缩数据而空出的空闲区域。

更具体地讲，图6的(a)表示块60内全部为无效数据的状态，图6的(b)表示在块60内写入压缩块数据的状态，图6(c)表示在空闲区域写入页面数据的状态。

如图6的(a)所示，在本实施方式中，块60内的地址按照写入顺序的限制进行逻辑排列。更具体地讲，如下地分配地址，即在含有具有下位页面和上位页面的多个存储单元的块60中，从各存储单元的下位页面侧首先写入后，在各存储单元的上位侧写入。

通过这样地分配块60内的地址，如图6的(b)所示，在写入压缩块数据时，压缩块数据从各存储单元的下位页面侧写入。之后，如图6的(c)所示，在由于写入块数据而生成的空闲区域(例如，上位页面侧的一部分)写入其他的页面数据。

如图4和图5所示，通过第一实施方式所示的控制方式，在块60写入压缩数据的情况下，可以总是保证按照图6的(a)、(b)、(c)的顺序写入数据。即，由于压缩块数据的写入在其他的页面数据的写入之前进行，压缩块数据从下位页面侧写入。

[效果]

通过上述的第二实施方式，在具有多值NAND闪存的存储装置100中，如下地进行地址分配，即在从块60内的全部存储单元的下位侧先写入后，在各上位页面侧写入。由此，前写入的压缩块数据从存储单元的下位页面侧写入。该下位页面侧的写入可以以比上位页面侧的写入快的高速执行。即，可以高速地进行压缩块数据的写入。

特别地，在从主机110发出了大的数据尺寸的写入指令的情况下，通过块单位的写入的执行控制，可以进行高速的该写入，可以提高突发写入的执行性能。

另外，通常，数据的压缩需要大量的时间。相对于此，如本实施方式所述，由于高速地进行压缩块数据的写入，可以在总计上抵消压缩引起的时间增加，可以抑制时间增加。

这里说明了一些具体实施方式，但是，这些具体实施方式只是示例，并不限制发明的范围。这里说明的新的方法和系统可以进行变更为各种形式；另外，在不脱离本发明的主旨的范围内可以对这些方法和系统进行各种省略、替换和变更。在落入本发明的范围和精神内时，从属权利要求和它们的等价物用来覆盖这些形式或修改。

Claims (6)

1.一种存储装置，其特征在于：

具有：

存储来自主机的数据的第一存储部；

对管理所述第一存储部的信息进行存储的第二存储部；和

经由所述第二存储部，在所述主机与所述第一存储部之间进行数据的传送的控制部，

所述第一存储部具有多个块，所述多个块的各个块含有多个页面，

所述第二存储部具有：

保持所述第一存储部中的所述多个块中、可写入的块的信息的空闲块列表；和

保持所述第一存储部中的所述多个页面中、可写入的页面的信息的空闲页面列表，

所述控制部，在向所述第一存储部传送来自主机的数据时，

对块单位的数据进行压缩而生成压缩块数据，

基于所述空闲块列表所保持的信息，将所述压缩块数据写入到可写入的块，

将写入了所述压缩块数据的所述块内、没有写入所述压缩块数据的空闲区域中存在的页面信息，保持于所述空闲页面列表，

基于所述空闲页面列表所保持的信息，将页面单位的数据写入存在于所述空闲区域的页面。

2.如权利要求1所述的存储装置，其特征在于：

在所述空闲块列表保持有数据全部被无效化的块的物理地址，在所述空闲页面列表保持有所述空闲区域的前端页面的物理地址。

3.如权利要求1所述的存储装置，其特征在于：

所述第一存储部为NAND闪存。

4.如权利要求1所述的存储装置，其特征在于：

所述第二存储部为SRAM或DRAM。

5.如权利要求1所述的存储装置，其特征在于：

所述控制电路，在写入所述压缩块数据时，从块内的前端页面写入所述压缩块数据。

6.如权利要求1所述的存储装置，其特征在于：

所述第一存储部为具有多个存储单元的NAND闪存，所述多个存储单元存储有n值不同的状态，n为大于2的整数，所述第一存储部中的所述多个块的各个块含有多个下位页面和多个上位页面，

所述控制电路，在写入所述压缩块数据时，将所述压缩块数据从所述块内的下位页面侧写入。

Images