TWI430091B - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- TWI430091B TWI430091B TW100109010A TW100109010A TWI430091B TW I430091 B TWI430091 B TW I430091B TW 100109010 A TW100109010 A TW 100109010A TW 100109010 A TW100109010 A TW 100109010A TW I430091 B TWI430091 B TW I430091B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- block
- page
- memory
- written
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/401—Compressed data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
本實施形態是有關半導體記憶裝置。
近年來,出現使用NAND快閃記憶體之被稱為SSD(Solid State Drive)的記憶裝置,廣泛普及於攜帶機器、筆記型電腦、企業伺服器等。NAND快閃記憶體是作為半導體憶體,具有低成本且大容量的特徵。
但,NAND快閃記憶體是在寫入之前需要進行消去動作,會有重寫(消去)次數受限(例如1萬次程度)的問題。並且,寫入是必須以頁面單位(例如2K位元組)進行,消去是必須以區塊單位(例如1M位元組)進行。為了應付該等的問題,在以SSD為代表之使用NAND快閃記憶體的記憶裝置中取各種的對策。
SSD是以控制器、工作記憶體、及儲存記憶體所構成。控制器是進行來自主機(PC等)的命令的授受。儲存記憶體是例如NAND快閃記憶體,記憶來自主機的資料。工作記憶體是例如SRAM或DRAM。並且,在工作記憶體中容納有資料緩衝區、頁面單位的邏輯/物理位址變換表、區塊單位的邏輯/物理位址變換表、自由區塊清單等。
在SSD中,主要的控制的起點是來自主機的存取命令發行。首先,控制器會將主命令的位址(邏輯位址)變換成儲存記憶體的位址(物理位址),而來實現資料存取。這在NAND快閃記憶體中對同位址的重寫是需要消去,且有重寫次數受限的憂慮。
在邏輯/物理位址變換中,若僅以頁面單位(例如2K位元組)來進行位址變換的控制,則邏輯/物理位址變換表巨大,有時未能完全進入工作記憶體。因此,當判斷有某程度彙集的資料時,將資料彙集成區塊單位(例如1M位元組)來寫入儲存記憶體,以區塊單位的邏輯/物理位址變換表來管理。
在寫入控制、或垃圾回收(garbage collection)的過程,區塊內的資料全部被無效化的區塊的集合是形成清單(自由區塊清單)來管理。在頁面單位的寫入、或區塊單位的寫入中,需要寫入區域時,從自由區塊清單取出區塊的資訊,確保寫入區域。
藉由上述控制,可使重寫次數分散於各位址。但,今後,隨著NAND快閃記憶體的微細化,重寫次數有變更少的傾向。因此,需要進行更有效率的寫入控制。提高效率的方法,可思考將寫入NAND快閃記憶體的資料予以壓縮的方法。
例如,以往的技術之一例是控制器會將來自主機的資料予以壓縮而容納於NAND快閃記憶體。藉此,使從主機往NAND快閃記憶體的資料轉送量減少。
然而,單純地以頁面單位、區塊單位來壓縮資料而容納於NAND快閃記憶體時,因此空出的區域也會形成浪費。並且,若以壓縮後的大小為基準來填塞配置資料,則必須以細的單位來管理資料的位置。因此,變換表的1條目(entry)的大小變巨大,在工作記憶體上的管理變難。而且,如上述般,消去是只限區塊單位,因此必須考慮資料跨過區塊的境界時等,控制會變複雜。
本發明的實施形態是在於提供一種寫入效率提升的半導體記憶裝置。
記憶裝置係具備:第1記憶部,其係記憶來自主機的資料;第2記憶部,其係記憶管理上述第1記憶部的資訊;及控制部,其係經由上述第2記憶部在上述主機與上述第1記憶部之間進行資料的轉送。
上述第1記憶部係具有複數的區塊,上述複數的區塊分別包含複數的頁面。
上述第2記憶部係具有:保持可在上述第1記憶部的上述複數的區塊中寫入的區塊的資訊之自由區塊清單(Free block List),及保持可在上述第1記憶部的上述複數的頁面中寫入的頁面的資訊之自由頁面清單(Free Page List)。
上述控制部係轉送來自上述主機的資料至上述第1記憶部時,壓縮區塊單位的資料,而產生壓縮區塊資料,根據被保持於上述自由區塊清單的資訊來將上述壓縮區塊資料寫入可寫入的區塊,在被寫入上述壓縮區塊資料的上述區塊內,將未被寫入上述壓縮區塊資料的自由區域中所存在的頁面的資訊保持於上述自由頁面清單,根據被保持於上述自由頁面清單的資訊來將頁面單位的資料寫入可寫入的頁面。
若根據本發明的實施形態,則可提供一種寫入效率提升的半導體記憶裝置。
以下,參照圖面來說明本實施形態。在圖面中,同一部分是附上同一參照符號。
以下,說明有關第1實施形態的記憶裝置。第1實施形態是在寫入區塊單位的資料(區塊資料)時壓縮資料,在因將此壓縮區塊資料容納於區塊而空出的區域中寫入小的單位(頁面單位)的非壓縮資料之例。
以下利用圖1乃至圖3來說明有關第1實施形態的記憶裝置的構成例。
圖1是表示第1實施形態的記憶裝置100的構成例。
如圖1所示,記憶裝置100是以控制器(控制回路)10、複數的儲存記憶體11、及工作記憶體12所構成。
控制器10是具備主機介面、儲存記憶體介面、及工作記憶體介面。主機介面是例如串聯ATA/並聯ATA介面,在與主機之間進行命令的授受。儲存記憶體介面是在與儲存記憶體11之間進行命令的授受。工作記憶體介面是在與工作記憶體12之間進行命令的授受。如此,控制器10是經由工作記憶體12在儲存記憶體11與主機110之間進行資料轉送。
儲存記憶體11是例如NAND快閃記憶體,記憶來自主機的資料。並且,儲存記憶體11是按照來自控制器10的命令,進行所被記憶的資料的讀出,消去等的處理。
工作記憶體12是例如SRAM(Static Random Access Memory)或DRAM(Dynamic Random Access Memory),但並非限於此,亦可為暫存器檔案(Register file)或儲存記憶體11等。或者,亦可併用該等。工作記憶體12是暫時的容納儲存記憶體11的管理所必要的資料。
本實施形態的控制器10是具備壓縮展開器13。此壓縮展開器13是只在將區塊單位的資料存取於儲存記憶體11時進行處理。更具體而言,壓縮展開器13是在將來自主機110的區塊單位的資料寫入至儲存記憶體11時壓縮區塊單位的資料而產生壓縮資料,在從儲存記憶體11讀出壓縮資料時展開壓縮資料。
另外,即使是區塊單位的資料存取,當壓縮後的資料大小比原來的資料還大時,或判斷成該資料被隨機存取的可能性高時,也有可能不進行壓縮展開處理。利用如此的壓縮展開器13之壓縮展開功能可用硬體實現,或用軟體實現。
圖2是表示本實施形態的工作記憶體12的構成例。
如圖2所示,工作記憶體12是具備資料緩衝區21、頁面變換表22、區塊變換表23、自由頁面清單24、及自由區塊清單25等。以下利用圖3來詳細說明有關該等工作記憶體12的各構成要素。
圖3是表示工作記憶體12及儲存記憶體11的構成例及控制動作。在此,將從主機110所賦予的位址稱為邏輯位址,將儲存記憶體(NAND快閃記憶體)11內的實際位址稱為物理位址。
在圖3中,記憶體映圖(memory map)30是表示儲存記憶體11的物理位址。並且,在此記憶體映圖30中,空白區域是表示有效資料存在的區域,掛網區域是表示無效資料存在的區域。在此,有效資料及無效資料並非限於資料是否被寫入,而是根據該資料為邏輯性地有效或無效。並且,在記憶體映圖30中,斜線區域是表示因將區塊單位的資料予以壓縮容納而於區塊內空出的自由區域。
頁面變換表22是1條目(Entry)為以邏輯頁面位址及物理頁面位址的組合所構成。在頁面變換表22中保持有被寫入資料(有效資料存在)的頁面的邏輯位址及物理位址。此頁面變換表22是使從主機賦予的邏輯頁面位址與儲存記憶體11內的物理頁面位址有所對應。
區塊變換表23是1條目為以物理區塊位址所構成。在區塊變換表23中保持有被寫入資料(有效資料存在)的區塊的物理位址。此區塊變換表23是使從主機賦予的邏輯區塊位址與儲存記憶體11內的物理區塊位址有所對應。
自由頁面清單24是1條目為以物理頁面位址所構成。在自由頁面清單24中保持有因將區塊單位的資料予以壓縮容納而於區塊內空出的自由區域的前端頁面的物理位址。在此,自由區域的前端頁面以後的物理位址是可從前端頁面的物理位址來計算。特別是後端頁面的物理位址是物理區塊的境界,因此可容易從前端頁面的物理位址來計算。
自由區塊清單25是1條目為以物理區塊位址所構成。在自由區塊清單25中保持有區塊內的資料全部被無效化的區塊的物理位址。
在本實施形態中,不僅藉由自由區塊清單25以區塊單位來管理區塊內的資料全部被無效化的區塊,還可藉由自由頁面清單24以頁面單位來管理因在某區塊容納壓縮區塊資料而空出(被無效化)區塊內的一部分(自由區域)。
以下,利用圖4來說明有關本實施形態的記憶裝置100的區塊資料寫入。
圖4是表示本實施形態的記憶裝置100的區塊資料寫入的流程圖。
如圖4所示,首先,在步驟S1中,與周知的方法同樣,從自由區塊清單25確保區塊單位的寫入區域。此時,在確保的寫入區域中有無效資料時等,若有需要,則進行消去動作。
其次,在步驟S2中,判定是否壓縮區塊資料。此時,藉由調查寫入資料的傾向,判定壓縮後的資料大小是否比原來的資料大小還小。亦即,壓縮後的資料大小比原來的資料大小還小時是壓縮區塊資料,還大時是未壓縮區塊資料。
在步驟S2未壓縮區塊資料時,其次,在步驟S3中,進行區塊資料寫入。亦即,將通常的區塊資料寫入儲存記憶體11。然後,在步驟S4中,在區塊變換表23中設定被寫入區塊資料的物理區塊位址。
另一方面,在步驟S2壓縮區塊資料時,其次,在步驟S5中,進行區塊資料的壓縮處理。亦即,縮小區塊資料的資料大小。
其次,在步驟S6中,進行壓縮區塊資料寫入。亦即,將在步驟S5中被壓縮的區塊資料寫入至儲存記憶體11。在此,壓縮區塊資料是被容納於與未被壓縮的區塊資料寫入時同樣的容納位置。例如,壓縮區塊資料是自從自由區塊清單25確保的區塊內的前端頁面起寫入。此時,壓縮區塊資料因為資料大小小,所以在從自由區塊清單25確保的區塊內的一部分(例如後半頁面)存在未被寫入資料的區域(自由區域)。
其次,在步驟S7中,在自由頁面清單24中設定因寫入壓縮區塊資料而空出的自由區域的前端頁面的物理位址。然後,在步驟S4中,在區塊變換表23中設定被寫入壓縮區塊資料的物理區塊位址。
如此完成區塊資料寫入。並且,在壓縮區塊資料時,藉由到目前為止的處理,壓縮區塊資料為有效,形成在自由區域中寫入頁面資料的狀態。
以下,利用圖5來說明有關本實施形態的記憶裝置100的頁面資料寫入。
圖5是表示本實施形態的記憶裝置100的頁面資料寫入的流程圖。
如圖5所示,首先,在步驟S8中,判定是否可從自由頁面清單24確保寫入區域。
在步驟S8中無法從自由頁面清單24確保寫入區域時,其次,在步驟S9中,從自由區塊清單25確保頁面單位的寫入區域。此時,在確保的寫入區域有無效資料時等,若有需要,則進行消去動作。
其次,在步驟S10中,在從自由區塊清單25確保的寫入區域中進行頁面資料寫入。然後,在步驟S11中,在頁面變換表22中設定被寫入頁面資料的物理頁面位址及變換資訊。
另一方面,在步驟S8中無法從自由頁面清單24確保寫入區域時,在步驟S12中,從自由頁面清單24確保頁面單位的寫入區域。
其次,在步驟S10中,在從自由頁面清單24確保的寫入區域中進行頁面資料寫入。亦即,在自由區域中寫入頁面資料。藉此,在區塊內形成壓縮區塊資料及別的頁面資料混在的狀態。
然後,在步驟S11中,在頁面變換表22中設定被寫入頁面資料的物理頁面位址及變換資訊。
如此完成頁面資料寫入。
以下,說明有關本實施形態的記憶裝置100的資料讀出。另外,本實施形態的資料的讀出方法並無特別加以限定,可適用周知的各種的讀出方法。
頁面資料讀出時,與周知的方法同樣,使用頁面變換表22,從儲存記憶體11讀出對應的(讀出對象的)頁面資料。
另一方面,區塊資料讀出時,與周知的方法同樣,使用區塊變換表23,從儲存記憶體11讀出對應的(讀出對象的)區塊資料。此時,當讀出對象的區塊資料被壓縮時,是在進行壓縮區塊資料的展開處理後,讀出資料。並且,當讀出對象的區塊資料未被壓縮時,就照原樣讀出資料。
另外,來自儲存記憶體11之資料的讀出,亦可只需要的部分截止,或1區塊份讀出。並且,為了判定區塊資料是否壓縮,每1區塊至少需要1位元。在此,若在儲存記憶體11中有冗長位元,則可予以利用,或亦可在區塊變換表23的各條目追加1位元。
上述那樣的區塊資料寫入、頁面資料寫入、及資料讀出是可藉由圖1所示的控制器10來控制。
若根據上述第1實施形態,則在寫入區塊資料時壓縮資料,將此壓縮區塊資料容納(寫入)於儲存記憶體11內的區塊。藉由此壓縮而被削減(變小)的資料部分會作為自由區域來產生於區塊內。在將此自由區域利用於別的頁面資料寫入下,可使對儲存記憶體11之寫入的效率提升。
並且,在不浪費地使用藉由區塊資料的壓縮所產生的自由區域下,可在儲存記憶體11全體的各區塊中使重寫次數分散且低減。亦即,在使用如微細化進展的NAND快閃記憶體那樣重寫次數有限的記憶體之記憶裝置100中,可謀求可靠度的提升。
而且,在本實施形態中,使壓縮區塊資料的容納位置與不壓縮時的容納位置一致。藉此,資料的管理或寫入及讀出動作的控制容易,可抑制控制器10的虛耗。
以下,說明有關第2實施形態的記憶裝置。第2實施形態是第1實施形態的變形例,適用於多值(MLC: multi level cell)NAND快閃記憶體那樣在寫入順序有制約的記憶體,從下位頁面側寫入壓縮區塊資料的例子。另外,在第2實施形態中,有關與上述第1實施形態同樣的點是省略說明,針對不同的點進行說明。
多值NAND快閃記憶體是在1個的記憶格中寫入複數位元的資訊之記憶體。並且,有藉由記憶體對1個的記憶格中所含的複數的位元分配別的位址的情形,該情況有對該等的位址決定寫入順序的情形。然後,藉由記憶體對先被寫入的位址之寫入動作,可比對之後被寫入的位址之寫入動作還要高速地進行。
在以下的說明中是顯示在1個的記憶格中寫入2位元的資訊時為例。並且,將先被寫入的位址區域稱為下位頁面(lower page),將之後被寫入的位址區域稱為上位頁面(upper page)。
以下,利用圖6來說明有關本實施形態的記憶裝置100的區塊資料及頁面資料寫入。
圖6是表示本實施形態的記憶裝置100的控制動作,顯示1個區塊60內的下位頁面及上位頁面的位址的分配、及區塊60內的資料的遷移。在此,與圖3同樣,空白區域是表示有效資料存在的區域,掛網區域是表示無效資料存在的區域,斜線區域是因容納壓縮資料而空出的自由區域。
更具體而言,圖6的(a)是表示區塊60內全部為無效資料的狀態,圖6的(b)是表示在區塊60中寫入壓縮區塊資料的狀態,圖6的(c)是表示在自由區域中寫入頁面資料的狀態。
如圖6的(a)所示,在本實施形態中,區塊60內的位址會按照寫入順序的制約來邏輯性地整列。更具體而言,在包含具有下位頁面及上位頁面的複數個記憶格之區塊60中,以先從各記憶格的下位頁面側寫入後,寫入各記憶格的上位頁面側的方式分配位址。
藉由如此分配區塊60內的位址,如圖6的(b)所示,在寫入壓縮區塊資料時,壓縮區塊資料是從各記憶格的下位頁面側寫入。然後,如圖6的(c)所示,在因寫入壓縮區塊資料而產生的自由區域(例如上位頁面側的一部分)中寫入別的頁面資料。
如圖4及圖5所示,由第1實施形態所示的控制方式,在區塊60中寫入壓縮資料時,保證經常以圖6的(a)、(b)、(c)的順序來寫入資料。亦即,壓縮區塊資料的寫入是比別的頁面資料的寫入更先進行,因此壓縮區塊資料是從下位頁面側寫入。
若根據上述第2實施形態,則在具有多值NAND快閃記憶體的記憶裝置100中,以先從區塊60內的全記憶格的下位頁面側寫入後,寫入各上位頁面側的方式分配位址。藉此,先被寫入的壓縮區塊資料是從記憶格的下位頁面側寫入。此下位頁面側的寫入可以比上位頁面側的寫入更高速來實行。亦即,可高速進行壓縮區塊資料的寫入。
特別是從主機110發行資料大小大的寫入命令時,藉由形成實行區塊單位的寫入之控制,可高速地進行此寫入,可使爆發式寫入(burst-write)的實行性能提升。
並且,通常資料的壓縮是需要大幅度的時間。相對的,像本實施形態那樣,藉由使壓縮區塊資料的寫入高速化,可整體還原壓縮所產生的時間增加,抑制時間增加。
本發明並非只限於上述實施形態,只要不脫離本發明的申請專利範圍及說明書中所記載的主旨範圍,亦可適當地實施各種變更。
10...控制器(控制電路)
11...儲存記憶體
12...工作記憶體
13...壓縮展開器
21...資料緩衝區
22...頁面變換表
23...區塊變換表
24...自由頁面清單
25...自由區塊清單
30...記憶體映圖
60...區塊
100...記憶裝置
110...主機
圖1是表示第1實施形態的記憶裝置的構成例的方塊圖。
圖2是表示第1實施形態的工作記憶體的構成例的方塊圖。
圖3是表示第1實施形態的記憶裝置的控制動作的圖。
圖4是表示第1實施形態的記憶裝置的區塊資料寫入的流程圖。
圖5是表示第1實施形態的記憶裝置的頁面資料寫入的流程圖。
圖6是表示第2實施形態的記憶裝置的控制動作的圖。
12...工作記憶體
10...控制器(控制電路)
100...記憶裝置
110...主機
11...儲存記憶體
13...壓縮展開器
Claims (6)
- 一種記憶裝置,係具備:第1記憶部,其係記憶來自主機的資料;第2記憶部,其係記憶管理上述第1記憶部的資訊;及控制部,其係經由上述第2記憶部在上述主機與上述第1記憶部之間進行資料的轉送,上述第1記憶部係具有複數的區塊,上述複數的區塊分別包含複數的頁面,上述第2記憶部係具有:保持可在上述第1記憶部的上述複數的區塊中寫入的區塊的資訊之自由區塊清單,及保持可在上述第1記憶部的上述複數的頁面中寫入的頁面的資訊之自由頁面清單,上述控制部係轉送來自上述主機的資料至上述第1記憶部時,壓縮區塊單位的資料,而產生壓縮區塊資料,根據被保持於上述自由區塊清單的資訊來將上述壓縮區塊資料寫入可寫入的區塊,在被寫入上述壓縮區塊資料的上述區塊內,將未被寫入上述壓縮區塊資料的自由區域中所存在的頁面的資訊保持於上述自由頁面清單,根據被保持於上述自由頁面清單的資訊來將頁面單位的資料寫入上述自由區域中所存在的頁面。
- 如申請專利範圍第1項之記憶裝置,其中,在上述自由區塊清單中保持有資料全部被無效化的區塊的物理位址,在上述自由頁面清單中保持有上述自由區域的前端頁面的物理位址。
- 如申請專利範圍第1項之記憶裝置,其中,上述第1記憶部為NAND快閃記憶體。
- 如申請專利範圍第1項之記憶裝置,其中,上述第2記憶部為SRAM或DRAM。
- 如申請專利範圍第1項之記憶裝置,其中,上述控制回路係於寫入上述壓縮區塊資料時,從區塊內的前端頁面寫入上述壓縮區塊資料。
- 如申請專利範圍第1項之記憶裝置,其中,上述第1記憶部係具有記憶n(比2大的整數)值不同的狀態的複數的記憶格之NAND快閃記憶體,上述第1記憶部的上述複數的區塊分別包含複數的下位頁面及複數的上位頁面,上述控制回路係於寫入上述壓縮區塊資料時,從上述區塊內的下位頁面側寫入上述壓縮區塊資料。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259167A JP2012113343A (ja) | 2010-11-19 | 2010-11-19 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201222249A TW201222249A (en) | 2012-06-01 |
TWI430091B true TWI430091B (zh) | 2014-03-11 |
Family
ID=46065476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100109010A TWI430091B (zh) | 2010-11-19 | 2011-03-16 | Semiconductor memory device |
Country Status (5)
Country | Link |
---|---|
US (1) | US8429339B2 (zh) |
JP (1) | JP2012113343A (zh) |
KR (1) | KR101204163B1 (zh) |
CN (1) | CN102479549A (zh) |
TW (1) | TWI430091B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102078853B1 (ko) | 2013-11-27 | 2020-02-18 | 삼성전자 주식회사 | 메모리 시스템, 호스트 시스템 및 메모리 시스템에서의 라이트 동작 수행 방법 |
US9875180B2 (en) | 2014-02-24 | 2018-01-23 | Sandisk Technologies Llc | Systems and methods for managing storage compression operations |
KR20160112135A (ko) | 2015-03-18 | 2016-09-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20170015760A (ko) | 2015-07-31 | 2017-02-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20170056767A (ko) | 2015-11-13 | 2017-05-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20190099570A (ko) * | 2018-02-19 | 2019-08-28 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP2020144534A (ja) | 2019-03-05 | 2020-09-10 | キオクシア株式会社 | メモリ装置およびキャッシュ制御方法 |
JP2020155179A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070031647A (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 플래시 메모리 장치에 압축 데이터를 기록하는 방법 및상기 기록된 데이터를 읽는 방법, 그리고 상기 방법을이용하는 플래시 메모리 장치 |
JP2007094639A (ja) | 2005-09-28 | 2007-04-12 | Tdk Corp | メモリコントローラ及びフラッシュメモリシステム |
KR100852729B1 (ko) | 2006-09-12 | 2008-08-19 | 이너비트 주식회사 | 데이타 압축 관리장치 |
US7958331B2 (en) * | 2006-12-13 | 2011-06-07 | Seagate Technology Llc | Storage device with opportunistic address space |
KR100951099B1 (ko) | 2008-07-24 | 2010-04-07 | 인하대학교 산학협력단 | 데이터 저장 관리 방법 및 그 방법을 수행하기 위한프로그램이 기록된 기록매체 |
US8364929B2 (en) * | 2009-10-23 | 2013-01-29 | Seagate Technology Llc | Enabling spanning for a storage device |
US8533550B2 (en) * | 2010-06-29 | 2013-09-10 | Intel Corporation | Method and system to improve the performance and/or reliability of a solid-state drive |
-
2010
- 2010-11-19 JP JP2010259167A patent/JP2012113343A/ja not_active Withdrawn
-
2011
- 2011-03-15 KR KR1020110023002A patent/KR101204163B1/ko not_active IP Right Cessation
- 2011-03-16 TW TW100109010A patent/TWI430091B/zh not_active IP Right Cessation
- 2011-03-18 CN CN2011100669657A patent/CN102479549A/zh active Pending
- 2011-03-21 US US13/052,361 patent/US8429339B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102479549A (zh) | 2012-05-30 |
JP2012113343A (ja) | 2012-06-14 |
KR20120054502A (ko) | 2012-05-30 |
US20120131264A1 (en) | 2012-05-24 |
TW201222249A (en) | 2012-06-01 |
KR101204163B1 (ko) | 2012-11-22 |
US8429339B2 (en) | 2013-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430091B (zh) | Semiconductor memory device | |
US8606987B2 (en) | Data writing method for flash memory and controller using the same | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US9021187B2 (en) | Logical block address remapping | |
KR100946286B1 (ko) | 플래시 파일 시스템에서 가상-물리 주소 변환 방법 및 시스템 | |
US8452940B2 (en) | Optimized memory management for random and sequential data writing | |
US8909986B2 (en) | Data storing method for solid state drive to preserve data integrity after power failure | |
US11249897B2 (en) | Data storage device and operating method thereof | |
US9058256B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US9268688B2 (en) | Data management method, memory controller and memory storage apparatus | |
CN111158579B (zh) | 固态硬盘及其数据存取的方法 | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
TWI584189B (zh) | 記憶體控制器、記憶體儲存裝置與資料寫入方法 | |
US20140013030A1 (en) | Memory storage device, memory controller thereof, and method for writing data thereof | |
US9037781B2 (en) | Method for managing buffer memory, memory controllor, and memory storage device | |
US20120210045A1 (en) | Data access method, and memory controller and memory storage apparatus using the same | |
TWI540428B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
US20130054877A1 (en) | Data writing method, memory controller and memory storage apparatus | |
TWI501244B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
CN102362263A (zh) | Ssd控制器与ssd控制器的操作方法 | |
TWI792534B (zh) | 以局部清理操作來進行垃圾回收的方法與相關控制器和儲存系統 | |
US20140281160A1 (en) | Non-volatile semiconductor storage apparatus | |
TWI724550B (zh) | 資料儲存裝置以及非揮發式記憶體控制方法 | |
TWI587212B (zh) | 高效能固態硬碟與其操作方法 | |
CN112148645A (zh) | 去分配命令处理方法及其存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |