CN110323223A - 顶浮栅范德华异质结器件及其制备方法、光电存储器件 - Google Patents

顶浮栅范德华异质结器件及其制备方法、光电存储器件 Download PDF

Info

Publication number
CN110323223A
CN110323223A CN201910408844.2A CN201910408844A CN110323223A CN 110323223 A CN110323223 A CN 110323223A CN 201910408844 A CN201910408844 A CN 201910408844A CN 110323223 A CN110323223 A CN 110323223A
Authority
CN
China
Prior art keywords
molybdenum disulfide
floating gate
van der
der waals
boron nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910408844.2A
Other languages
English (en)
Inventor
何军
黄文浩
尹蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201910408844.2A priority Critical patent/CN110323223A/zh
Publication of CN110323223A publication Critical patent/CN110323223A/zh
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供的顶浮栅范德华异质结器件及其制备方法、光电存储器件,包括依次堆叠在二硫化钼底电极器件上的六方氮化硼纳米片和石墨烯纳米片,堆叠后的所述二硫化钼底电极器件、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。大幅度提高了器件的性能,应用到非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。

Description

顶浮栅范德华异质结器件及其制备方法、光电存储器件
技术领域
本发明实施例涉及无机半导体技术领域,尤其涉及顶浮栅范德华异质结器件及其制备方法、光电存储器件。
背景技术
半导体存储器件是当代电子和光电子器件重要的组成部分,其中非易失性存储器件具有大开关比,长存储时间等特性被广泛应用于数据的存储和传输。但是随着大数据时代的到来,对存储器件各方面的要求大大提高。由于其本身优越的结构和物理上的特殊性能,二维纳米材料及其堆垛形成的范德华异质结,被认为是硅基材料最有可能的代替品。
然而到目前为止,人们对基于范德华异质结的非易失性存储器件的研究主要停留在底浮栅结构上,即浮栅存储层和控制栅层位于沟道同一侧,虽然这样一类的存储器件表现出了很好的存储性能,例如:大的开关比和良好的稳定性。但是其编程和擦除的时间过慢(~秒量级),严重阻碍了其在实际中的应用。
现有技术中,基于顶浮栅范德华异质结的存储器虽然能实现快速擦写等优越的性能,但其基本性能并不令人满意,例如:较小的存储窗口,较大的暗电流,较低的开关比等,以及其光电性能还没有被研究过。因此基于顶浮栅范德华异质结的存储器件还需要进一步研究以提高其性能。
发明内容
本发明实施例提供顶浮栅范德华异质结器件及其制备方法、光电存储器件,大幅度提高了器件的性能,应用到非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。
第一方面,本发明实施例提供顶浮栅范德华异质结器件,包括依次堆叠在二硫化钼底电极器件上的六方氮化硼纳米片和石墨烯纳米片,堆叠后的所述二硫化钼底电极器件、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
作为优选的,所述二硫化钼底电极器件包括多层二硫化钼纳米片,以及衬底和金属电极,多层所述二硫化钼纳米片置于所述衬底的一侧,所述金属电极蒸镀在所述二硫化钼纳米片上;所述二硫化钼纳米片、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
作为优选的,所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。
作为优选的,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
作为优选的,所述衬底为Si/SiO2衬底,所述衬底厚度为200~400nm,所述六方氮化硼纳米片厚度为5~20nm,所述石墨烯纳米片包括多片,且多片所述石墨烯纳米片置于200~400nm厚的支撑薄膜上。
第二方面,本发明实施例提供顶浮栅范德华异质结器件制作方法,包括:
将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上,并在光学显微镜下,将所述六方氮化硼纳米片和所述石墨烯纳米片依次置于蒸镀好金属电极的二硫化钼底电极器件上,所述二硫化钼底电极器件包括多层二硫化钼纳米片;溶解去除所述支撑薄膜,得到石墨烯/六方氮化硼/二硫化钼异质结器件;所述二硫化钼纳米片、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
作为优选的,将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上前,还包括:
通过胶带机械剥离块体材料的方法制得所述六方氮化硼纳米片和所述二硫化钼纳米片。
作为优选的,所述金属电极通过电子束曝光和金属沉积方法制得,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
第三方面,本发明实施例提供一种非易失性多比特光电存储器件,包括如本发明第一方面实施例提供所述的顶浮栅范德华异质结器件,其中,导电沟道为二硫化钼横向沟道,衬底为背栅极,所述衬底为Si/SiO2衬底。
本发明实施例提供的顶浮栅范德华异质结器件及其制备方法、光电存储器件,大幅度提高了器件的性能,应用到非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本发明实施例的顶浮栅范德华异质结示意图;
图2为根据本发明实施例的顶浮栅范德华异质结的光学显微镜图片;
图3为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件石墨烯/二硫化钼结区部分的拉曼光谱示意图;
图4为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件在电控制下的存储稳定性示意图;
图5为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件的存储窗口与栅压扫描范围的依赖关系示意图;
图6为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件的输出示意图,其中,图(a)为在电写入和光擦除态下的输出示意图,图(b)为光擦除的稳定性示意图;
图7为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件的电编程与光擦除的忍耐性示意图;
图8为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件的电控制下的多比特存储示意图,其中,图(a)为改变栅压脉冲个数时的多比特存储示意图,图(b)为改变栅压幅值的对比特存储示意图;
图9为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件在改变光脉冲个数时的多比特存储示意图;
图10为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件在改变光脉冲强度的多比特存储示意图;
图11为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件在改变曝光时间的多比特存储示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术中,基于顶浮栅范德华异质结的存储器虽然能实现快速擦写等优越的性能,但其基本性能并不令人满意,例如:较小的存储窗口,较大的暗电流,较低的开关比等,以及其光电性能还没有被研究过。基于顶浮栅范德华异质结的存储器件还需要进一步研究以提高其性能。因此本发明实施例通过制备石墨烯/六方氮化硼/二硫化钼异质结器件,大幅度提高了器件的性能,应用到非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。以下将通过多个实施例进行展开说明和介绍。
图1为根据本发明实施例的顶浮栅范德华异质结器件,图2为根据本发明实施例的顶浮栅范德华异质结的光学显微镜图片,包括依次堆叠在二硫化钼底电极器件上的六方氮化硼纳米片5和石墨烯纳米片3,堆叠后的所述二硫化钼底电极器件、所述六方氮化硼纳米片5和所述石墨烯纳米片3在垂直方向上有完全重叠的区域。
在本实施例中,通过大量实验工作发现,顶浮栅结构,即浮栅存储层和控制栅层分离开,分别位于沟道两侧的器件结构能够进一步减少编程和擦除时间(~10-6秒)和具有防止过擦除的性能。因此,本实施例提供一种顶浮栅范德华异质结器件,可以用于光电存储器件中,具体的,本实施例中的顶浮栅范德华异质结器件包括依次堆叠的石墨烯纳米片3、六方氮化硼纳米片5和二硫化钼纳米片4,石墨烯纳米片3、六方氮化硼纳米片5和二硫化钼纳米片4均通过透明胶带粘贴相应的块体材料制备得到;在本实施例中,二硫化钼纳米片4作为基底器件,堆叠要求为:石墨烯纳米片3、六方氮化硼纳米片5和二硫化钼纳米片4有完全垂直重叠的区域。
在上述各实施例的基础上,作为一种优选的实施方式,所述二硫化钼底电极器件包括多层二硫化钼纳米片4,以及衬底和金属电极,如图1和图2中所示的第一金属电极1和第二金属电极2,多层所述二硫化钼纳米片4置于所述衬底的一侧,所述金属电极蒸镀在所述二硫化钼纳米片4上;所述二硫化钼纳米片4、所述六方氮化硼纳米片5和所述石墨烯纳米片3在垂直方向上有完全重叠的区域。
在本实施例中,首先将二硫化钼纳米片4置于衬底上,并在上述二硫化钼纳米片4上蒸镀一层金属电极,以得到二硫化钼底电极器件,具体的,二硫化钼纳米片4可包括多层,金属电极通过标准电子束曝光和金属沉积制得。
在本实施例中,作为一种优选的实施方式,所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。
在上述各实施例的基础上,作为一种优选的实施方式,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
在本实施例中,金属电极通过标准电子束曝光和金属沉积制得,金属沉积顺序为8纳米厚的铬和20纳米厚的金。
在上述各实施例的基础上,作为一种优选的实施方式,所述衬底为Si/SiO2衬底,所述衬底厚度为200~400nm,所述六方氮化硼纳米片5厚度为5~20nm,所述石墨烯纳米片3包括多片,且多片所述石墨烯纳米片3置于200~400nm厚的支撑薄膜上。
在本实施例中,多层的二硫化钼纳米片4放在带有300纳米厚二氧化硅的硅基底上;13.8纳米厚的六方氮化硼纳米片5以及多层的石墨烯纳米片3放在300纳米厚的PPC塑料支撑薄膜上。得到的二硫化钼置于硅衬底上先蒸镀金属电极形成基底器件。金属电极通过标准电子束曝光和金属沉积制得。金属沉积顺序为8纳米厚的铬和20纳米厚的金。
本发明实施例还提供顶浮栅范德华异质结器件制作方法,包括:
将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上,并在光学显微镜下,将所述六方氮化硼纳米片和所述石墨烯纳米片依次置于蒸镀好金属电极的二硫化钼底电极器件上,所述二硫化钼底电极器件包括多层二硫化钼纳米片;溶解去除所述支撑薄膜,得到石墨烯/六方氮化硼/二硫化钼异质结器件;所述二硫化钼纳米片、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
在本实施例中,将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上前,还包括:
通过胶带机械剥离块体材料的方法制得所述六方氮化硼纳米片和所述二硫化钼纳米片。
多层的二硫化钼纳米片放在带有300纳米厚二氧化硅的硅基底上;13.8纳米厚的六方氮化硼纳米片以及多层的石墨烯纳米片放在300纳米厚的聚甲基乙撑碳酸酯(PolyPropylene Carbonate,PPC)塑料支撑薄膜上。得到的二硫化钼置于硅衬底上先蒸镀金属电极形成二硫化钼底电极器件。金属电极通过标准电子束曝光和金属沉积制得,金属沉积顺序为8纳米厚的铬和20纳米厚的金。
在光学显微镜的帮助下,将六方氮化硼纳米片和石墨烯纳米片依次放置到蒸镀好电极后的二硫化钼底电极器件上,得到石墨烯/六方氮化硼/二硫化钼范德华异质结器件。异质结结构顺序从上到下依次为:石墨烯纳米片、六方氮化硼纳米片和二硫化钼纳米片。堆叠要求为:石墨烯纳米片、六方氮化硼纳米片和二硫化钼纳米片有完全垂直重叠的区域。
在上述各实施例的基础上,作为一种优选的实施方式,所述金属电极通过电子束曝光和金属沉积方法制得,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
本实施例中还提供一种非易失性多比特光电存储器件,包括如本发明第一方面实施例所述的顶浮栅范德华异质结器件,图2为顶浮栅范德华异质结的光学显微镜图片,图3为根据本发明实施例的顶浮栅范德华异质结非易失性多比特光电存储器件石墨烯/二硫化钼结区部分的拉曼光谱示意图;其中,导电沟道为二硫化钼横向沟道,衬底为背栅极,所述衬底为Si/SiO2衬底。
在本实施例中,顶浮栅范德华异质结非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。与已有技术相比,本实施例中作为顶浮栅范德华异质结非易失性多比特光电存储器件,其存储窗口达到95伏特(扫描范围正负80伏特),开关比达到6个量级,暗电流低至10-14安培,电荷存储时间达到104秒。对于多比特存储,在电控制下,改变栅压个数和幅值分别可以实现7和6个存储台阶;在光控制下,改变光脉冲个数,光强和曝光时间分别可以实现13、6和3个存储台阶。
图4为顶浮栅范德华异质结非易失性多比特光电存储器件在电控制下的存储稳定性示意图,电荷存储时间达到104秒,开光比达到6个量级且没有明显的降低(之前报道的顶浮栅存储器件分别为500秒后从4个量级降低到3.5个量级和2000秒后从2个量级降低到1个量级),暗电流低至10-14安培(之前报道的分别为10-9安培和10-10安培)。
图5为顶浮栅范德华异质结非易失性多比特光电存储器件的存储窗口与栅压扫描范围的依赖关系示意图,最大存储窗口达到95伏特(扫描范围正负80伏特)。在扫描范围为正负70伏特时,得到最大的存储窗口/扫描范围的比值达到64.3%(之前报道的分别为45%和50%)。
图6(a)为顶浮栅范德华异质结非易失性多比特光电存储器件在电写入和光擦除态下的输出示意图,其开关比达到6个量级,图6(a)中,上面线条为光擦除,下面线条为电写入;图6(b)为光擦除的稳定性,电荷存储时间也达到104秒且只降低了7.2%,优越于之前基于范德华异质结两端光电存储器件的工作(104秒后降低了20%)。
图7为顶浮栅范德华异质结非易失性多比特光电存储器件的电编程和光擦除的忍耐性示意图,由于顶浮栅结构可以将浮栅存储层和控制栅层分离开,由此带来的好处是在完成200个循环后,器件的双态电流仍保持稳定。
图8(a)为顶浮栅范德华异质结非易失性多比特光电存储器件在改变栅压脉冲(功率为-10伏特)个数时的多比特存储示意图;图8(b)为改变栅压幅值的多比特存储。
图9为顶浮栅范德华异质结非易失性多比特光电存储器件在改变光脉冲(功率为10.2毫瓦/平方厘米)个数时的多比特存储示意图,图10为改变光脉冲强度的存储台阶,图11为改变曝光时间(功率为10.2毫瓦/平方厘米)的多比特存储。
综上所述,本发明实施例提供的顶浮栅范德华异质结器件及其制备方法、光电存储器件,大幅度提高了器件的性能,应用到非易失性多比特光电存储器件具有大存储窗口,高开关比,低暗电流,快速光响应,极好的稳定性以及多比特存储性能。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.顶浮栅范德华异质结器件,其特征在于,包括依次堆叠在二硫化钼底电极器件上的六方氮化硼纳米片和石墨烯纳米片,堆叠后的所述二硫化钼底电极器件、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
2.根据权利要求1所述的顶浮栅范德华异质结器件,其特征在于,所述二硫化钼底电极器件包括多层二硫化钼纳米片,以及衬底和金属电极,多层所述二硫化钼纳米片置于所述衬底的一侧,所述金属电极蒸镀在所述二硫化钼纳米片上;所述二硫化钼纳米片、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
3.根据权利要求2所述的顶浮栅范德华异质结器件,其特征在于,所述金属电极的材质为金、银、钛、铬、钯和铂中的一种或多种。
4.根据权利要求3所述的顶浮栅范德华异质结器件,其特征在于,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
5.根据权利要求2所述的顶浮栅范德华异质结器件,其特征在于,所述衬底为Si/SiO2衬底,所述衬底厚度为200~400nm,所述六方氮化硼纳米片厚度为5~20nm,所述石墨烯纳米片包括多片,且多片所述石墨烯纳米片置于200~400nm厚的支撑薄膜上。
6.顶浮栅范德华异质结器件制作方法,其特征在于,包括:
将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上,并在光学显微镜下,将所述六方氮化硼纳米片和所述石墨烯纳米片依次置于蒸镀好金属电极的二硫化钼底电极器件上,所述二硫化钼底电极器件包括多层二硫化钼纳米片;溶解去除所述支撑薄膜,得到石墨烯/六方氮化硼/二硫化钼异质结器件;所述二硫化钼纳米片、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。
7.根据权利要求6所述的顶浮栅范德华异质结器件制作方法,其特征在于,将六方氮化硼纳米片和石墨烯纳米片放在支撑薄膜上前,还包括:
通过胶带机械剥离块体材料的方法制得所述六方氮化硼纳米片和所述二硫化钼纳米片。
8.根据权利要求6所述的顶浮栅范德华异质结器件制作方法,其特征在于,所述金属电极通过电子束曝光和金属沉积方法制得,所述金属电极为铬金复合层,下层为铬,厚度为5~15nm,上层为金,厚度为10~40nm。
9.一种非易失性多比特光电存储器件,其特征在于,包括如权利要求1至5任一所述的顶浮栅范德华异质结器件,其中,导电沟道为二硫化钼横向沟道,衬底为背栅极,所述衬底为Si/SiO2衬底。
CN201910408844.2A 2019-05-16 2019-05-16 顶浮栅范德华异质结器件及其制备方法、光电存储器件 Pending CN110323223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910408844.2A CN110323223A (zh) 2019-05-16 2019-05-16 顶浮栅范德华异质结器件及其制备方法、光电存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910408844.2A CN110323223A (zh) 2019-05-16 2019-05-16 顶浮栅范德华异质结器件及其制备方法、光电存储器件

Publications (1)

Publication Number Publication Date
CN110323223A true CN110323223A (zh) 2019-10-11

Family

ID=68118925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910408844.2A Pending CN110323223A (zh) 2019-05-16 2019-05-16 顶浮栅范德华异质结器件及其制备方法、光电存储器件

Country Status (1)

Country Link
CN (1) CN110323223A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885904A (zh) * 2021-01-15 2021-06-01 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN113517285A (zh) * 2021-03-08 2021-10-19 复旦大学 一种二维互补型存储器及其制备方法
CN114420846A (zh) * 2022-01-19 2022-04-29 广东食品药品职业学院 二维钙钛矿范德华异质结非易失光电存储器及其制备方法
CN115332079A (zh) * 2022-08-11 2022-11-11 西安电子科技大学 一种二维浮栅光电晶体管的制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107317B1 (en) * 1999-12-09 2007-07-25 Hitachi Europe Limited Memory device
CN107749433A (zh) * 2017-08-30 2018-03-02 中国科学院上海技术物理研究所 一种二维范德华异质结光电探测器及其制备方法
CN108831931A (zh) * 2018-05-07 2018-11-16 中国科学院物理研究所 非易失性存储器及其制备方法
CN109037319A (zh) * 2018-06-13 2018-12-18 国家纳米科学中心 基于准范德华接触结构的二维半导体器件及其制备方法
CN109742079A (zh) * 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107317B1 (en) * 1999-12-09 2007-07-25 Hitachi Europe Limited Memory device
CN107749433A (zh) * 2017-08-30 2018-03-02 中国科学院上海技术物理研究所 一种二维范德华异质结光电探测器及其制备方法
CN108831931A (zh) * 2018-05-07 2018-11-16 中国科学院物理研究所 非易失性存储器及其制备方法
CN109037319A (zh) * 2018-06-13 2018-12-18 国家纳米科学中心 基于准范德华接触结构的二维半导体器件及其制备方法
CN109742079A (zh) * 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
向斌: "《二维过渡金属化合物》", 28 February 2017, 中国原子能出版社 *
张明龙: "《英国创新信息概述》", 31 August 2015, 企业管理出版社 *
王天博: "衬底对石墨烯器件电学性质的影响", 《物理实验》 *
王晓敏: "《工程材料学 第4版》", 31 July 2017, 哈尔滨工业大学出版社 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885904A (zh) * 2021-01-15 2021-06-01 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN112885904B (zh) * 2021-01-15 2022-07-12 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN113517285A (zh) * 2021-03-08 2021-10-19 复旦大学 一种二维互补型存储器及其制备方法
CN114420846A (zh) * 2022-01-19 2022-04-29 广东食品药品职业学院 二维钙钛矿范德华异质结非易失光电存储器及其制备方法
CN115332079A (zh) * 2022-08-11 2022-11-11 西安电子科技大学 一种二维浮栅光电晶体管的制备方法及应用

Similar Documents

Publication Publication Date Title
CN110323223A (zh) 顶浮栅范德华异质结器件及其制备方法、光电存储器件
Wang et al. Synergies of electrochemical metallization and valance change in all‐inorganic perovskite quantum dots for resistive switching
WO2020147584A1 (zh) 一种具有多值存储能力的各向异性浮栅存储器
Ma et al. Interface state-induced negative differential resistance observed in hybrid perovskite resistive switching memory
Hmar Flexible resistive switching bistable memory devices using ZnO nanoparticles embedded in polyvinyl alcohol (PVA) matrix and poly (3, 4-ethylenedioxythiophene) polystyrene sulfonate (PEDOT: PSS)
Ma et al. Carrier transport and memory mechanisms of multilevel resistive memory devices with an intermediate state based on double-stacked organic/inorganic nanocomposites
Lee et al. Impact of device area and film thickness on performance of sol-gel processed ZrO 2 RRAM
Shim et al. Memory mechanisms of nonvolatile organic bistable devices based on colloidal CuInS2/ZnS core–shell quantum dot–Poly (N-vinylcarbazole) nanocomposites
CN207558806U (zh) 薄膜太阳能电池
Bera et al. CdSe quantum dot-based nanocomposites for ultralow-power memristors
Liu et al. Ultrafast flash memory with large self-rectifying ratio based on atomically thin MoS2-channel transistor
CN113285025A (zh) 光电转换元件以及光电转换元件的制造方法
Li et al. Light enhanced low-voltage nonvolatile memory based on all-inorganic perovskite quantum dots
CN104425712B (zh) 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法
CN110364572A (zh) 一种双栅耦合结构及其制备方法和应用
Shaban et al. Probe-induced resistive switching memory based on organic-inorganic lead halide perovskite materials
CN114420846B (zh) 二维钙钛矿范德华异质结非易失光电存储器及其制备方法
CN106992192B (zh) 一种光电处理器
CN108987483B (zh) 一种MoTe2场效应晶体管及其制备方法和应用
CN111834525B (zh) 一种新型光电双响应阻变存储器件及其制备方法和应用
Hsu et al. Write-once-read-many-times characteristics of CuO layer with Ag conductive bridges
Alotaibi et al. A study of selenium nanoparticles as charge storage element for flexible semi-transparent memory devices
Amdursky et al. Bioorganic nanodots for non-volatile memory devices
CN108022694B (zh) 一种透明导电氧化物薄膜-纳米线网络的制备方法
Moutinho et al. Studies of the micro‐and nanostructure of polycrystalline CdTe and CuInSe2 using atomic force and scanning tunneling microscopy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191011