CN110321136A - 数据存取装置、方法和芯片 - Google Patents
数据存取装置、方法和芯片 Download PDFInfo
- Publication number
- CN110321136A CN110321136A CN201910599705.2A CN201910599705A CN110321136A CN 110321136 A CN110321136 A CN 110321136A CN 201910599705 A CN201910599705 A CN 201910599705A CN 110321136 A CN110321136 A CN 110321136A
- Authority
- CN
- China
- Prior art keywords
- data
- address
- memory space
- read
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及一种数据存取装置、方法和芯片,所述装置包括烧录控制模块、读取控制模块和一次性可编程OTP存储模块,所述烧录控制模块连接到所述OTP存储模块,用于向所述OTP存储模块写入数据;所述读取控制模块连接到所述OTP存储模块,用于读取所述OTP存储模块中的数据;所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。通过所述数据存取装置可以修复误写入或漏写入的问题。
Description
技术领域
本公开涉及集成电路技术领域,尤其涉及一种数据存取装置、方法和芯片。
背景技术
IC(Integrated Circuit,集成电路)芯片有着广泛应用,图像显示、机械制造、自动化控制等都应用了IC芯片,因此IC芯片的结构设计较为重要。在一些IC芯片中,为了保护硬件设计、提高产品本身的安全性、适用性等,可以设置OTP(One Time Programmable,一次性可编程)存储结构来存储特定的数据,但是OTP存储结构为一次性存储结构,数据写入OTP存储结构后不可再次更改,导致使用时的灵活性较差。
发明内容
有鉴于此,本公开提出了一种数据存取装置、方法和芯片。
根据本公开的一方面,提供了一种数据存取装置,所述装置包括烧录控制模块、读取控制模块和一次性可编程OTP存储模块,所述烧录控制模块连接到所述OTP存储模块,用于向所述OTP存储模块写入数据;所述读取控制模块连接到所述OTP存储模块,用于读取所述OTP存储模块中的数据;所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
在一种可能的实现方式中,所述烧录控制模块被配置为:在第一烧录模式下,将第一数据烧录至所述第一存储空间;在第二烧录模式下,将第二数据烧录至所述第二存储空间。
在一种可能的实现方式中,所述读取控制模块被配置为:在读取数据期间,确定待读取的第一地址所属的存储空间;在所述第一地址属于所述第一存储空间时,读取所述第一地址处的第一数据;将所述第一数据发送到与所述第一地址对应的第二地址,以便更新所述第二地址中的数据。
在一种可能的实现方式中,所述读取控制模块还被配置为:在所述第一地址属于所述第二存储空间,且所述第一地址为第二数据的首地址时,根据预设规则读取与所述第一地址对应的第二数据;根据所述第二数据中的第三数据的第三地址,将所述第二数据中的第三数据发送到与所述第三地址对应的第四地址,以便更新所述第四地址中的数据。
在一种可能的实现方式中,所述读取控制模块根据预设规则读取与所述第一地址对应的第二数据,包括:读取预设地址长度的第二数据;根据所述预设地址长度中的存储地址长度及数据长度,确定与所述第一地址对应的第二数据的第三地址及第三数据。
在一种可能的实现方式中,所述第三数据用于替换所述第一存储空间中数据异常的第一数据,所述第三数据的目的地址包括待替换的第一数据的存储地址。
根据本公开的另一方面,提供了一种数据读取方法,包括:在从一次性可编程OTP存储模块读取数据时,确定待读取的第一地址所属的存储空间;在所述第一地址属于所述OTP存储模块的第一存储空间时,读取所述第一地址处的第一数据;将所述第一数据发送到与所述第一地址对应的第二地址,以便更新所述第二地址中的数据,其中,所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
在一种可能的实现方式中,所述方法还包括:在所述第一地址属于所述第二存储空间,且所述第一地址为第二数据的首地址时,根据预设规则读取与所述第一地址对应的第二数据;根据所述第二数据中的第三数据的第三地址,将所述第二数据中的第三数据发送到与所述第三地址对应的第四地址,以便更新所述第四地址中的数据。
在一种可能的实现方式中,所述根据预设规则读取与所述第一地址对应的第二数据,包括:读取预设地址长度的第二数据;根据所述预设地址长度中的存储地址长度及数据长度,确定与所述第一地址对应的第二数据的第三地址及第三数据。
在一种可能的实现方式中,所述第三数据用于替换所述第一存储空间中数据异常的第一数据,所述第三数据的目的地址包括待替换的第一数据的存储地址。
根据本公开的另一方面,提供了一种数据存储方法,其特征在于,包括:在向一次性可编程OTP存储模块存储数据时,确定当前的烧录模式;在当前的烧录模式为第一烧录模式时,将待存储的第一数据烧录至所述OTP存储模块的第一存储空间,其中,所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
在一种可能的实现方式中,所述方法还包括:在当前的烧录模式为第二烧录模式时,将待存储的第二数据烧录至所述OTP存储模块的第二存储空间。
根据本公开的另一方面,提供了一种芯片,所述芯片包括如上一项所述的数据存取装置。
根据本公开的另一方面,提供了一种显示面板,所述显示面板包括:显示组件;如上任一所述的芯片。
在一种可能的实现方式中,所述显示组件包括液晶显示组件、发光二极管显示组件、有机发光二极管显示组件、OLED显示组件的至少一种。
根据本公开的另一方面,提供了一种电子设备,所述电子设备包括如上任一所述的显示面板。
通过上述数据存取装置,在第一存储空间中的部分第一数据出现错误时,可以利用第二存储空间中的第二数据替换出现错误的部分第一数据,或者第一存储空间中的第一数据不能满足实际需求时,可以通过第二存储空间中的第二数据进行弥补。因此,所述数据存取装置可以修复误写入或漏写入的问题。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面,并且用于解释本公开的原理。
图1示出根据本公开一实施例的数据存取装置的结构示意图。
图2示出根据本公开一实施例的OTP存储模块的存储空间的示意图。
图3示出根据本公开一实施例的一种数据存取装置的结构示意图。
图4示出根据本公开一实施例的一种OTP存储模块的存储空间的示意图。
图5示出根据本公开一实施例的读取数据的流程示意图。
图6示出根据本公开一实施例的数据读取方法的流程图。
图7示出根据本公开一实施例的数据存储方法的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外,为了更好的说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
应该理解,在接下来的实施例中,提及的OTP存储模块中的数据,可以存储至其它具有数据存储功能的电路结构,例如寄存器、只读存储器、随机存取存储器等,本公开对此不作限定。
图1示出根据本公开一实施例的数据存取装置的结构示意图。如图1所示,该数据存取装置10包括:烧录控制模块11、读取控制模块12和一次性可编程OTP存储模块13。图1中的箭头方向用于描述数据的流动方向。
烧录控制模块11连接到OTP存储模块13,用于向OTP存储模块13写入数据。
读取控制模块12连接到OTP存储模块13,用于读取OTP存储模块13中的数据。
OTP存储模块13包括第一存储空间和第二存储空间,第一存储空间用于存储第一数据,第二存储空间用于存储第二数据,第二数据中包括第三数据的目的地址及第三数据。
在一种可能的实现方式中,第二存储空间中存储有第三数据和第三数据的目的地址,读取控制模块12可以根据读取到的第三数据的目的地址将读取到的第三数据存储至第三数据的目的地址或第三数据的目的地址对应的存储地址。
举例来说,第三数据的目的地址可以是第一存储空间中的存储地址,而第三数据用于替换该存储地址中已经写入的第一数据。例如,第一数据可以被读取至寄存器,该寄存器的地址即第一数据的存储地址,也即与第三数据的目的地址对应的存储地址。或者,第三数据的目的地址可以是未写入第一数据的寄存器的地址。第三数据的目的地址可以根据实际需要进行选择,本公开对此不作限定。
在一种可能的实现方式中,烧录控制模块11写入数据至第二存储空间时,可以将第三数据和第三数据的目的地址依次写入,这样读取控制模块12读取到第三数据的目的地址时,继续顺序读取,即可读取到完整的第三数据的目的地址和第三数据。
在一种可能的实现方式中,第二数据与第一存储空间中的部分第一数据对应,例如,第二数据中的第三数据的存储地址与部分第一数据即将存入的寄存器的地址相同,而第三数据用于替换第三数据的目的地址中存储的数据,即第三数据用于替换部分第一数据所存入的寄存器中的数据。
在一种可能的实现方式中,第一存储空间的数量为至少一个,第二存储空间的数量为至少一个。举例来说,可以设置两个第一存储空间和一个第二存储空间,也可以设置一个第一存储空间和一个第二存储空间。可以根据实际需要选择第一存储空间和第二存储空间的数量,本公开对此不作限定。
表1为本公开一实施例的OTP存储模块的第二存储空间中的地址和数据关系示意图。表1中示出了六个地址,即地址201、地址202、地址203、地址204、地址205和地址206。其中,地址201至地址203可以用于存储一组第二数据,地址204至地址206可以用于存储另一组第二数据。
举例来说,在地址201至地址203中,地址203可以用于存储第三数据Data_0,而第三数据Data_0可以用于替换地址201和地址202中存储的地址中存储的数据,即替换地址Addr_H_0(H表示该地址为高位地址)和地址Addr_L_0(L表示该地址为低位地址)所构成的完整地址处所存储的数据。在地址204至地址206中,地址206可以用于存储第三数据Data_1,而第三数据Data_0可以用于替换地址204和地址205中存储的地址中存储的数据,即替换地址Addr_H_1和地址Addr_L_1所构成的完整地址处所存储的数据。
举例来说,OTP存储模块中的地址可以是连续的地址,也可以是不连续的地址,本公开对此不作限定。
表1所示出的数据和地址为示意性说明,第二存储空间中的地址和数据可以根据实际需要进行设定,本公开对此不作限定。
表1
201 | 202 | 203 | 204 | 205 | 206 |
Addr_H_0 | Addr_L_0 | Data_0 | Addr_H_1 | Addr_L_1 | Data_1 |
图2示出根据本公开一实施例的OTP存储模块的存储空间的示意图。图2中的OTP存储模块包括两个第一存储空间和一个第二存储空间。
举例来说,第一存储空间中的第一数据可以是存储至寄存器中的数据,也可以是存储至其他存储模块(例如只读存储器、随机存取存储器)中的数据,对于第一数据的内容和用途,本公开对此不作限定。
举例来说,第二存储空间中的第二数据可以是用于替换第一存储空间中出现异常的数据,也可以是根据实际需求新增加的数据,本公开对此不作限定。
上述数据存取装置10,在第一存储空间中的部分第一数据出现错误时,可以利用第二存储空间中的第二数据替换出现错误的部分第一数据,或者第一存储空间中的第一数据不能满足实际需求时,可以通过第二存储空间中的第二数据进行弥补。因此,该数据存取装置10具有较好的容错性,可以修复误写入或漏写入的问题。
在一种可能的实现方式中,烧录控制模块11被配置为:
在第一烧录模式下,将第一数据烧录至第一存储空间;在第二烧录模式下,将第二数据烧录至第二存储空间。
举例来说,第一烧录模式可以是普通烧录模式,可以是工艺中已经设定好的烧录工艺,也可以是预设好的批量烧录工艺,本公开对此不作限定。
举例来说,第二烧录模式可以是修复模式,在该模式下烧录用于修复第一数据的第二数据至第二存储空间。第二烧录模式可以针对第二存储空间增加的烧录工艺,也可以是自定义的烧录工艺,本公开对此不作限定。
在一种可能的实现方式中,第一烧录模式下,第一数据不会被误写入第二存储空间;在第二烧录模式下,第二数据不会被误写入第一存储空间,从而保证第二存储空间的准确使用,避免第二存储空间的浪费。
在一种可能的实现方式中,读取控制模块12被配置为:在读取数据期间,确定待读取的第一地址所属的存储空间;在第一地址属于第一存储空间时,读取第一地址处的第一数据;将第一数据发送到与第一地址对应的第二地址,以便更新第二地址中的数据。
举例来说,第一地址可以为OTP存储模块13中的任意存储地址,第一地址可以是第一数据在第一存储空间中的存储地址,也可以是第二数据在第二存储空间中的存储地址。
在一种可能的实现方式中,在在第一地址属于第一存储空间的情况下,可以通过读取控制模块12将读取的第一数据发送至第二地址。其中,第二地址可以为寄存器的地址。第二地址也可以为其它地址,例如只读存储器中的地址,或者随机存取存储器中的地址等,本公开对此不作限定。
举例来说,OTP存储模块13中,第一存储空间的地址范围为0000至0200,第二存储空间的地址范围为0201至0230。在读取控制模块12读取数据期间,从OTP存储模块13中获得的待读取的第一地址为0105,则判断此第一地址属于第一存储空间。在第一地址0105处存储有数据第一数据Data_a0,则将第一数据Data_a0发送到与第一地址0105对应的第二地址1105,以便更新第二地址1105中的数据。
在一种可能的实现方式中,第二地址中可以为空,即未存储数据,也可以为上一次写入的数据。即,不论第二地址中的写入状态如何,均可将第一地址中的第一数据更新至第二地址。
在一种可能的实现方式中,读取控制模块12中存储有第一存储空间的地址表,如果获得的待读取的第一地址在第一存储空间的地址表中存在,则读取该待读取的第一地址中的数据,然后将该数据发送到与第一地址对应的第二地址,以便更新第二地址中的数据。
在一种可能的实现方式中,读取控制模块12还被配置为:在第一地址属于第二存储空间,且第一地址为第二数据的首地址时,根据预设规则读取与第一地址对应的第二数据;根据第二数据中的第三数据的第三地址,将第二数据中的第三数据发送到与第三地址对应的第四地址,以便更新第四地址中的数据。
举例来说,OTP存储模块13中,第一存储空间的地址范围可以为0至200,第二存储空间的地址范围可以为200至300。在读取控制模块12读取数据期间,从OTP存储模块13中获得的待读取的第一地址为201,则判断该第一地址201属于第二存储空间。
在一种可能的实现方式中,读取控制模块12中存储有第二存储空间的地址表,如果获得的待读取的第一地址在第二存储空间的地址表中存在,则读取该待读取的第一地址中的数据,然后将该数据发送到与第三地址对应的第四地址,以便更新第四地址中的数据。
在一种可能的实现方式中,第四地址与第三地址相同。例如,第三地址和第四地址可以均为寄存器的地址,或者只读存储器中的地址,或者随机存取存储器中的地址等,本公开对此不作限定。
举例来说,如表1所示和前文所述,地址201至地址203可以用于存储一组第二数据,地址204至地址206可以用于存储另一组第二数据。其中,地址203处存储的为第三数据Data_0,地址201处存储的高位地址Addr_H_0和地址202处存储的低位地址Addr_L_0可以合并在一起构成一个第三地址,第三数据Data_0发送至该第三地址对应的第四地址,此时该第四地址与第三地址相同。地址206处存储的为另一第三数据Data_1,地址204处存储的高位地址Addr_H_1和地址205处存储的低位地址Addr_L_1可以合并在一起构成另一个第三地址,第三数据Data_0发送至该第三地址对应的第四地址,此时该第四地址与第三地址相同。
举例来说,地址203处存储的为第三数据Data_0,而第三数据Data_0用于替换寄存器A中的数据。地址201处存储的高位地址Addr_H_0中存储的地址为1111,地址202处存储的低位地址Addr_L_0中存储的地址为2222,则高位地址Addr_H_0和地址202处存储的低位地址Addr_L_0可以合并在一起构成一个第三地址11112222,第三地址11112222可以为寄存器A的地址,与第三地址对应的第四地址可以为寄存器A的地址11112222,此时第四地址与第三地址相同。
在一种可能的实现方式中,第四地址与第三地址不同。例如,第三地址可以为第一存储空间中的地址,第四地址为与第一存储空间中的地址对应的寄存器的地址。
举例来说,第一数据Data_aa的存储地址为第一存储空间中的地址073处,第二存储空间中第三数据Data_bb的存储地址为地址209处。其中,第三数据Data_bb为第一存储空间的第一数据Data_aa出现异常的情况下,用于修复第一数据Data_aa的数据。
在一种可能的实现方式中,第一数据Data_aa可以被写入寄存器B,寄存器B的地址为33334444,则地址209与地址33334444具有对应关系,该对应关系可以存储于读取控制模块12中。第二存储空间中的地址208中存储有第三地址073,即第一数据Data_aa的存储地址073,则可以根据第三地址073与地址33334444的对应关系,将第三数据Data_bb存储至地址33334444处的寄存器B,即第三地址073对应的第四地址33334444。此时,第三数据Data_bb替换第一数据Data_aa,从而修复了寄存器B中异常的数据。
在一种可能的实现方式中,第二数据的首地址可以为第二数据存储空间的起始地址,第二数据存储空间中的地址为连续的地址。
在一种可能的实现方式中,各组第二数据的首地址可以为第三地址的起始地址。例如,地址201可以为一组第二数据的首地址,地址204可以为另一组第二数据的首地址。
举例来说,可以根据预设的协议确定各组第二数据中第二数据的个数,例如,预设的协议可以是确定各组第二数据中第二数据的个数为三个,或者各组第二数据中第二数据的个数为四个,预设协议的内容可以根据实际需要进行选择,本公开对此不作限定。预设协议确定后,在实际读取过程中,每组第二数据的个数即可为固定的个数。
在一种可能的实现方式中,各组第二数据的首地址可以第三数据的存储地址,例如地址203可以为一组第二数据的首地址,地址206可以为另一组第二数据的首地址。
总而言之,第二数据的首地址可以根据实际需要进行选择,本公开对此不作限定。
在一种可能的实现方式中,如果读取控制模块12获得的第一地址属于第二存储空间,但是不属于第二数据的首地址,则读取控制模块12可以放弃读取或丢弃读取的数据,继续获得下一个第一地址,直至获得一个第二数据的首地址。
在一种可能的实现方式中,根据预设规则读取与第一地址对应的第二数据包括,根据读取控制模块12存储的地址与数据类型的对应表读取与第一地址对应的第二数据。
举例来说,地址与数据类型的对应表可以为:地址210对应的数据类型为第三数据,地址211对应的数据类型为第三数据的存储地址的高位地址,地址212对应的数据类型为第三数据的存储地址的低位地址,则读取控制模块12可以根据前述对应关系,读取地址210、地址211和地址212中的数据,并将其作为一组第二数据。
在一种可能的实现方式中,读取控制模块12根据预设规则读取与第一地址对应的第二数据,包括:读取预设地址长度的第二数据;根据预设地址长度中的存储地址长度及数据长度,确定与第一地址对应的第二数据的第三地址及第三数据。
上述读取方式可以在占用较少的存储空间的情况下实现对第二存储空间中第一地址对应的第二数据的第三地址及第三数据的读取,从而节省装置空间。
在一种可能的实现方式中,读取预设地址长度的第二数据时,可以从首地址开始,正向读取预设地址长度的第二数据,或者反向读取预设地址长度的第二数据。
举例来说,一组第二数据可以包括第三数据Data_bb和第三数据Data_bb的第三地址,第三地址可以是第三数据Data_bb写入的寄存器C的地址55556666,第三地址55556666可以分为高位地址5555和低位地址6666存储在第二存储空间中的两个存储位中。高位地址5555的存储地址为213,低位地址6666的存储地址为214,第三数据Data_bb的存储地址为215,其中,高位地址5555的存储地址为213为此组第二数据的首地址。
在读取控制模块12中的预设地址长度为3、预设地址长度中的存储地址长度为2、数据长度为1的情况下,读取控制模块12读取到首地址213后,根据预设地址长度3,向后读取包括首地址在内的总共三个地址中的数据,即地址213、地址214和地址215中的数据。预设地址长度中的存储地址长度为2,则将地址213、地址214中的数据确定为与第一地址对应的第二数据的第三地址55556666;预设地址长度中的数据长度为1,则将地址215中的数据确定为第三数据Data_bb。
应该理解,预设地址长度、预设地址长度中的存储地址长度为和数据长度为可以根据实际需要进行选择,本公开对此不作限定。
在一种可能的实现方式中,第三数据用于替换第一存储空间中异常的第一数据,第三数据的目的地址包括待替换的第一数据的存储地址。
例如,将第一存储空间中的第一数据写入寄存器后,经过检测,发现寄存器D中的数据异常,则可以将寄存器D的存储地址作为第三数据的目的地址。
在一种可能的实现方式中,在存在第一存储空间不支持的寄存器数据的情况下,可以将新的寄存器中的数据写入第二存储空间。例如,在第一存储空间为写满状态,无法写入新的寄存器的数据的情况下,可以将新的寄存器的数据写入第二存储空间。又如,新的寄存器的数据为加入预设的烧录工艺中时,可以新的寄存器的数据写入第二存储空间。
图3示出根据本公开一实施例的一种数据存取装置的结构示意图。如图3所示,该数据存取装置20包括:
烧录控制模块21、读取控制模块22和OTP存储模块23。烧录控制模块21和读取控制模块22与寄存器组24相连。图1中的箭头方向用于描述数据的流动方向。
在一种可能的实现方式中,烧录控制模块21和读取控制模块22集成于OTP控制单元中,OTP控制单元用于将数据烧录至OTP存储模块23或从OTP存储模块23中读取数据。
烧录控制模块21连接到OTP存储模块23,用于向OTP存储模块23写入数据。
读取控制模块22连接到OTP存储模块23,用于读取OTP存储模块23中的数据。
图4示出根据本公开一实施例的一种OTP存储模块的存储空间的示意图。图4中的OTP存储模块23包括第一存储空间23a和第二存储空间23b。其中第一存储空间23a可以是普通烧录空间,其地址范围是0至200。普通烧录空间可以划分为多个普通烧录空间,用于支持普通烧录模式进行多次烧录,例如,图4中示出的第一烧录(地址0至地址100)和第二次烧录(地址101至地址200)。第二存储空间23b可以是修复空间,其地址范围是201至230。修复空间可以用于修复寄存器组24中的寄存器的烧录错误,或者用于在其中添加新的寄存器。
如图4和表1所示,修复空间中每三个存储地址为一组,每组中前两个数据可以用于确定要修复寄存器的地址,最后一个数据用于确定要修复寄存器的数据。
烧录控制模块21的第一烧录模式可以为普通烧录模式,第二烧录模式可以为工程烧录模式。普通烧录模式用于普通烧录,工程烧录模式用于烧录指定的单个OTP存储空间,指定的单个OTP存储空间可以通过地址寄存器与数据寄存器指定,可由根据实际需要进行配置。
工程烧录模式可以用于烧录修复空间的寄存器,例如,每烧录三个数据,这三个数据即可构成一组数据,用于修复一个寄存器。该组数据可以包括待修复的寄存器的地址和写入寄存器的数据。
读取控制模块22设计支持普通模式的读取(用于读取普通空间中的数据)与修复空间的读取(修复模式)两种工作方式。
读取控制模块22的工作方式可以是根据OTP存储模模块23中的地址所属的存储空间决定采用哪种读取机制。例如,如果所读取的地址属于普通空间,则使用普通模式进行读取,如果所读取的地址属于修复空间,则使用修复模式进行读取。
举例来说,寄存器组24中的寄存器内部的数据在IC芯片断电之后会丢失,OTP存储模块可以在IC芯片每次上电之后,将寄存器内部的值更新为预先烧录至OTP存储模块里的值。例如,在IC芯片出厂或者后期使用时,可以先在OTP存储模块中设定需要的值,设定的方式可以是先将寄存器中的数据更新为需要的数据,然后使用烧录控制模块21将寄存器中存储的数据烧录至OTP存储模块中。然后,IC芯片在下次上电之后,可以使用读取控制模块22将OTP存储模块中的数据更新至寄存器中。
举例来说,修复模式下,对应OTP存储模块23的修复空间中数据的读取,可以是每读三次,利用读取的三个数据更新一个寄存器。
图5示出根据本公开一实施例的读取数据的流程示意图。如图5所示,该方法包括:
在步骤S10中,读取控制模块22可初始化读取参数,从OTP存储模块的存储空间地址为0处开始读取。
在步骤S20中,开始读取数据。在此步骤中,读取控制模块22从OTP存储模块23的存储空间中读取数据。
在步骤S30中,判断读取的数据的地址是否属于第二存储空间。
如果步骤S30的判断结果为否,则执行步骤S31,则将数据通过普通机制地址对应关系更新到对应寄存器。
如果步骤S30的判断结果为是,则执行步骤S40。
在步骤S40中,保存(缓存)读取的数据。在此步骤中,可以在保存数据时,将读取的数据每三个作为一组,将每组第一个数据和第二个数据保存为待修复的寄存器的地址,将每组的第三个数据保存为数据。
在步骤S50中,判断所读取的数据是否为每组数据中的第三个数据。
如果步骤S50的判断结果为是,则执行步骤S51,按照每组指定的地址,使用读取的数据修复寄存器,然后执行步骤S60(地址+1)。
如果步骤S50的判断结果为否,则执行步骤S60。
在步骤S60中,将读取数据的地址加1,然后判断地址加1后的地址是否超出OTP存储模块中的OTP存储空间的地址范围。
如果步骤S60的判断结果为是,则结束读取数据。
若果步骤S60的判断结果为否,则跳转至步骤S20。
上述数据存取装置20,可以在具有OTP存储模块的IC中,在OTP存储模块的一部分寄存器数据烧录错误时,用预留的少量的OTP存储模块的空间,修复烧录错误。
另外,具有OTP存储模块的IC中,在一部分寄存器数据预先设计不支持烧录到OTP存储模块的存储空间中(普通空间)时,用预留的少量的OTP存储模块的存储空间(修复空间)进行弥补。
通过上述数据存取装置20,在具有OTP存储模块的IC中,在部分寄存器数据烧录错误时,或者部分寄存器数据预先设计不支持烧录到OTP存储模块的存储空间时,可以通过用少量的OTP存储模块的修复空间,修复误烧和弥补漏烧的情况。
图6示出根据本公开一实施例的数据读取方法的流程图。根据本公开的实施例,提供了一种数据读取方法,包括:
在步骤A10中:在从一次性可编程OTP存储模块读取数据时,确定待读取的第一地址所属的存储空间。
在步骤A20中:在第一地址属于OTP存储模块的第一存储空间时,读取第一地址处的第一数据。
在步骤A30中:将第一数据发送到与第一地址对应的第二地址,以便更新第二地址中的数据。
其中,OTP存储模块包括第一存储空间和第二存储空间,第一存储空间用于存储第一数据,第二存储空间用于存储第二数据,第二数据中包括第三数据的目的地址及第三数据。
在一种可能的实现方式中,上述数据读取方法还包括步骤A40和步骤A50。
在步骤A40中:在第一地址属于第二存储空间,且第一地址为第二数据的首地址时,根据预设规则读取与第一地址对应的第二数据。
在步骤A50中:根据第二数据中的第三数据的第三地址,将第二数据中的第三数据发送到与第三地址对应的第四地址,以便更新第四地址中的数据。
在一种可能的实现方式中,步骤A40还包括步骤A41。
在步骤A41中:根据预设规则读取与第一地址对应的第二数据,包括,读取预设地址长度的第二数据;根据预设地址长度中的存储地址长度及数据长度,确定与第一地址对应的第二数据的第三地址及第三数据。
在一种可能的实现方式中,第三数据用于替换第一存储空间中数据异常的第一数据,第三数据的目的地址包括待替换的第一数据的存储地址。
通过上述数据读取方法,在部分寄存器数据烧录错误时,或者部分寄存器数据预先设计不支持烧录到OTP存储模块的存储空间时,可以通过读取OTP存储模块的第二存储空间中的数据,修复误烧和弥补漏烧的情况。
图7示出根据本公开一实施例的数据存储方法的流程图。根据本公开的实施例,提供了一种数据存储取方法,包括:
在步骤B10中:在向一次性可编程OTP存储模块存储数据时,确定当前的烧录模式。
在步骤B20中:在当前的烧录模式为第一烧录模式时,将待存储的第一数据烧录至所述OTP存储模块的第一存储空间。
其中,所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
在一种可能的实现方式中,上述数据存储方法还包括步骤B30。
在步骤B30中:在当前的烧录模式为第二烧录模式时,将待存储的第二数据烧录至所述OTP存储模块的第二存储空间。
通过上述数据存储方法,在部分寄存器数据烧录错误时,或者部分寄存器数据预先设计不支持烧录到OTP存储模块的存储空间时,可以通过在OTP存储模块的第二存储空间中存储数据,在后续使用中修复误烧和弥补漏烧的情况。
本公开的实施例还提供一种芯片,该芯片包括上述任一所述的数据存取装置。
本公开的实施例还提供一种显示面板,该显示面板包括显示组件和如上任一所述的芯片。
在一种可能的实现方式中,上述显示组件包括液晶显示组件、发光二极管显示组件、有机发光二极管显示组件、OLED显示组件的至少一种。
本公开的实施例还提供一种电子设备,该电子设备包括如上任一所述的显示面板。
需要说明是,上述实施例中提及的地址数值为示意性举例,地址的数值和地址所占用的存储位数可以根据实际需要进行设置,本公开对此不作限定。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (16)
1.一种数据存取装置,其特征在于,所述装置包括烧录控制模块、读取控制模块和一次性可编程OTP存储模块,
所述烧录控制模块连接到所述OTP存储模块,用于向所述OTP存储模块写入数据;
所述读取控制模块连接到所述OTP存储模块,用于读取所述OTP存储模块中的数据;
所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
2.根据权利要求1所述的装置,其特征在于,所述烧录控制模块被配置为:
在第一烧录模式下,将第一数据烧录至所述第一存储空间;
在第二烧录模式下,将第二数据烧录至所述第二存储空间。
3.根据权利要求1或2所述的装置,其特征在于,所述读取控制模块被配置为:
在读取数据期间,确定待读取的第一地址所属的存储空间;
在所述第一地址属于所述第一存储空间时,读取所述第一地址处的第一数据;
将所述第一数据发送到与所述第一地址对应的第二地址,以便更新所述第二地址中的数据。
4.根据权利要求3所述的装置,其特征在于,所述读取控制模块还被配置为:
在所述第一地址属于所述第二存储空间,且所述第一地址为第二数据的首地址时,根据预设规则读取与所述第一地址对应的第二数据;
根据所述第二数据中的第三数据的第三地址,将所述第二数据中的第三数据发送到与所述第三地址对应的第四地址,以便更新所述第四地址中的数据。
5.根据权利要求4所述的装置,其特征在于,所述读取控制模块根据预设规则读取与所述第一地址对应的第二数据,包括:
读取预设地址长度的第二数据;
根据所述预设地址长度中的存储地址长度及数据长度,确定与所述第一地址对应的第二数据的第三地址及第三数据。
6.根据权利要求1-5中任意一项所述的装置,其特征在于,所述第三数据用于替换所述第一存储空间中数据异常的第一数据,所述第三数据的目的地址包括待替换的第一数据的存储地址。
7.一种数据读取方法,其特征在于,包括:
在从一次性可编程OTP存储模块读取数据时,确定待读取的第一地址所属的存储空间;
在所述第一地址属于所述OTP存储模块的第一存储空间时,读取所述第一地址处的第一数据;
将所述第一数据发送到与所述第一地址对应的第二地址,以便更新所述第二地址中的数据,
其中,所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
8.根据权利要求7所述的方法,其特征在于,所述方法还包括:
在所述第一地址属于所述第二存储空间,且所述第一地址为第二数据的首地址时,根据预设规则读取与所述第一地址对应的第二数据;
根据所述第二数据中的第三数据的第三地址,将所述第二数据中的第三数据发送到与所述第三地址对应的第四地址,以便更新所述第四地址中的数据。
9.根据权利要求8所述的方法,其特征在于,所述根据预设规则读取与所述第一地址对应的第二数据,包括:
读取预设地址长度的第二数据;
根据所述预设地址长度中的存储地址长度及数据长度,确定与所述第一地址对应的第二数据的第三地址及第三数据。
10.根据权利要求7至9任一所述的方法,其特征在于,所述第三数据用于替换所述第一存储空间中数据异常的第一数据,所述第三数据的目的地址包括待替换的第一数据的存储地址。
11.一种数据存储方法,其特征在于,包括:
在向一次性可编程OTP存储模块存储数据时,确定当前的烧录模式;
在当前的烧录模式为第一烧录模式时,将待存储的第一数据烧录至所述OTP存储模块的第一存储空间,
其中,所述OTP存储模块包括第一存储空间和第二存储空间,所述第一存储空间用于存储第一数据,所述第二存储空间用于存储第二数据,所述第二数据中包括第三数据的目的地址及所述第三数据。
12.根据权利要求11所述的方法,其特征在于,所述方法还包括:
在当前的烧录模式为第二烧录模式时,将待存储的第二数据烧录至所述OTP存储模块的第二存储空间。
13.一种芯片,其特征在于,所述芯片包括如权利要求1至6任一项所述的数据存取装置。
14.一种显示面板,其特征在于,所述显示面板包括:
显示组件;
如权利要求13所述的芯片。
15.根据权利要求14所述的显示面板,其特征在于,所述显示组件包括液晶显示组件、发光二极管显示组件、有机发光二极管显示组件、OLED显示组件的至少一种。
16.一种电子设备,其特征在于,所述电子设备包括如权利要求14或15所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910599705.2A CN110321136B (zh) | 2019-07-04 | 2019-07-04 | 数据存取装置、方法和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910599705.2A CN110321136B (zh) | 2019-07-04 | 2019-07-04 | 数据存取装置、方法和芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110321136A true CN110321136A (zh) | 2019-10-11 |
CN110321136B CN110321136B (zh) | 2023-03-21 |
Family
ID=68122676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910599705.2A Active CN110321136B (zh) | 2019-07-04 | 2019-07-04 | 数据存取装置、方法和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110321136B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111179996A (zh) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | 数据校准装置及其校准数据存写方法 |
CN112447247A (zh) * | 2020-10-19 | 2021-03-05 | 加特兰微电子科技(上海)有限公司 | 数据存储装置、系统级芯片、无线电器件和设备 |
CN112992066A (zh) * | 2021-04-26 | 2021-06-18 | 北京集创北方科技股份有限公司 | 显示数据存取方法及其控制电路、显示器和资讯处理装置 |
CN115168115A (zh) * | 2022-09-06 | 2022-10-11 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102486937A (zh) * | 2010-12-06 | 2012-06-06 | 慧荣科技股份有限公司 | 单次可编程存储器的数据编程电路及方法 |
CN102508732A (zh) * | 2011-10-25 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 改善一次性可编程存储器使用性能的方法及装置 |
CN105824666A (zh) * | 2016-03-14 | 2016-08-03 | 美的集团股份有限公司 | 数据恢复装置和方法 |
CN106445614A (zh) * | 2016-10-12 | 2017-02-22 | 深圳市博巨兴实业发展有限公司 | 一种用于微控制器的烧录装置及烧录方法 |
US20170168846A1 (en) * | 2015-12-09 | 2017-06-15 | Via Alliance Semiconductor Co., Ltd. | Host interface controller and control method for storage device |
-
2019
- 2019-07-04 CN CN201910599705.2A patent/CN110321136B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102486937A (zh) * | 2010-12-06 | 2012-06-06 | 慧荣科技股份有限公司 | 单次可编程存储器的数据编程电路及方法 |
CN102508732A (zh) * | 2011-10-25 | 2012-06-20 | 深圳芯邦科技股份有限公司 | 改善一次性可编程存储器使用性能的方法及装置 |
US20170168846A1 (en) * | 2015-12-09 | 2017-06-15 | Via Alliance Semiconductor Co., Ltd. | Host interface controller and control method for storage device |
CN105824666A (zh) * | 2016-03-14 | 2016-08-03 | 美的集团股份有限公司 | 数据恢复装置和方法 |
CN106445614A (zh) * | 2016-10-12 | 2017-02-22 | 深圳市博巨兴实业发展有限公司 | 一种用于微控制器的烧录装置及烧录方法 |
Non-Patent Citations (1)
Title |
---|
徐洋洋: "基于FPGA的多通道大容量FIFO设计", 《电子测量技术》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111179996A (zh) * | 2019-12-31 | 2020-05-19 | 苏州普源精电科技有限公司 | 数据校准装置及其校准数据存写方法 |
CN112447247A (zh) * | 2020-10-19 | 2021-03-05 | 加特兰微电子科技(上海)有限公司 | 数据存储装置、系统级芯片、无线电器件和设备 |
CN112992066A (zh) * | 2021-04-26 | 2021-06-18 | 北京集创北方科技股份有限公司 | 显示数据存取方法及其控制电路、显示器和资讯处理装置 |
CN112992066B (zh) * | 2021-04-26 | 2021-09-07 | 北京集创北方科技股份有限公司 | 显示数据存取方法及其控制电路、显示器和资讯处理装置 |
CN115168115A (zh) * | 2022-09-06 | 2022-10-11 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
CN115168115B (zh) * | 2022-09-06 | 2022-11-15 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN110321136B (zh) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110321136A (zh) | 数据存取装置、方法和芯片 | |
JP5984989B2 (ja) | オンチップのnand型フラッシュメモリおよびその不良ブロック管理方法 | |
US7571362B2 (en) | Method of managing fails in a non-volatile memory device and relative memory device | |
US7404031B2 (en) | Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory | |
CN103871447B (zh) | 与非门快闪存储器阵列及芯片及其存取、读取及管理方法 | |
CN101369464B (zh) | 非易失性存储器件、系统及其操作方法 | |
KR20040101222A (ko) | 섹터 포인터들을 활용하는 메모리 맵핑 장치 | |
JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
CN104051025B (zh) | 存储器维修装置及其应用方法 | |
US20210166777A1 (en) | Memory repair circuit, memory repair method, and memory module using memory repair circuit | |
KR20170008553A (ko) | 반도체 장치 및 그 리페어 방법 | |
CN109165115A (zh) | 一种增强flash存储器可靠性的方法 | |
CN110287068A (zh) | 一种NandFlash驱动方法 | |
CN101908007B (zh) | 存储系统和计算机系统 | |
CN109273042A (zh) | Nand存储器及其访问方法、访问装置 | |
US20040243879A1 (en) | DRAM memory page operation method and its structure | |
JP2988380B2 (ja) | 半導体試験装置およびこの試験装置を用いた試験方法 | |
CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
CN106057246A (zh) | 一种非易失性存储器中坏点单元的替换方法 | |
JP3647040B2 (ja) | メモリ素子内の欠陥セルに対処する回路、システム、および方法 | |
JP5451682B2 (ja) | フラッシュメモリ装置 | |
CN100576348C (zh) | 决定内存模块修补方案之方法及测试装置 | |
CN107015919A (zh) | Nand‑flash存储阵列Mapping管理方法 | |
CN110968455A (zh) | 一种非易失性存储器的修复方法及装置 | |
CN111104050A (zh) | 一种otp优化存储结构、存储方法、读取方法、控制芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |