CN110310986B - 集成电路器件和制造其的方法 - Google Patents

集成电路器件和制造其的方法 Download PDF

Info

Publication number
CN110310986B
CN110310986B CN201910231444.9A CN201910231444A CN110310986B CN 110310986 B CN110310986 B CN 110310986B CN 201910231444 A CN201910231444 A CN 201910231444A CN 110310986 B CN110310986 B CN 110310986B
Authority
CN
China
Prior art keywords
contact
gate
structures
pair
contact block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910231444.9A
Other languages
English (en)
Other versions
CN110310986A (zh
Inventor
安学润
李相炫
康诚右
申洪湜
吴省翰
吴怜默
李仁根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110310986A publication Critical patent/CN110310986A/zh
Application granted granted Critical
Publication of CN110310986B publication Critical patent/CN110310986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构的彼此相反侧处的鳍型有源区上；第一接触结构，电连接到源极/漏极区中的一个；成对的第一接触块结构，分别在第一接触结构的在第二方向上的彼此相反的第一侧壁上。

Description

集成电路器件和制造其的方法
技术领域
本发明构思的实施方式总体上涉及集成电路器件和制造其的方法，更具体地，涉及包括鳍型有源区的集成电路器件和制造该集成电路器件的方法。
背景技术
随着小而轻的电子装置的发展，集成电路器件可以被高度集成并按比例缩小。随着集成电路器件按比例缩小，会产生晶体管的短沟道效应。因此，集成电路器件的可靠性会降低。集成电路器件可以包括鳍型有源区以抑制短沟道效应。然而，随着设计规则减少，电连接到鳍型有源区的接触结构的尺寸也会减小。
发明内容
根据本发明构思的一些实施方式，一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/栅极区，在栅极结构的彼此相反侧处的鳍型有源区上；以及第一接触结构，电连接到源极/漏极区中的一个。第一接触结构可以包括沿第一方向延伸在第二方向上彼此相反的第一侧壁和第二侧壁以及在第一侧壁与第二侧壁之间沿第二方向延伸的第三侧壁。该器件可以包括分别在第一接触结构的第一侧壁和第二侧壁上的成对的第一接触块结构、以及在栅极结构上的层间绝缘层。层间绝缘层可以在第一方向上邻近于第一接触结构的第三侧壁，并且在第一方向上邻近于所述成对的第一接触块结构的每个的第四侧壁。
根据本发明构思的一些实施方式，一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；多个栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构中的相邻栅极结构之间；第一接触结构，在栅极结构中的相邻栅极结构之间在源极/漏极区上；以及成对的第一接触块结构，在栅极结构中的相邻栅极结构之间分别在第一接触结构的彼此相反的侧壁上。
根据本发明构思的一些实施方式，一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；多个栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构中的两个相邻的栅极结构之间；第一接触结构，在栅极结构中的两个相邻的栅极结构之间在源极/漏极区上；成对的第一接触块结构，在栅极结构中的两个相邻的栅极结构之间分别在第一接触结构的彼此相反的侧壁上；以及层间绝缘层，在所述多个栅极结构上并且接触所述成对的第一接触块结构和第一接触结构。第一接触结构的最上表面可以与所述成对的第一接触块结构的最上表面共面。
附图说明
图1是示出根据一些实施方式的集成电路器件的透视图。
图2是根据一些实施方式的沿图1的线A-A'和B-B'截取的剖视图。
图3是示出根据一些实施方式的集成电路器件的透视图。
图4是根据一些实施方式的沿图3的线A-A'和B-B'截取的剖视图。
图5是示出根据一些实施方式的集成电路器件的透视图。
图6是根据一些实施方式的沿图5的线A-A'和B-B'截取的剖视图。
图7是示出根据一些实施方式的集成电路器件的透视图。
图8是示出根据一些实施方式的集成电路器件的布局图。
图9A是根据一些实施方式的沿图8的线X1-X1'和Y1-Y1'截取的剖视图。
图9B是根据一些实施方式的沿图8的线X2-X2'和Y2-Y2'截取的剖视图。
图10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A和19B是示出根据一些实施方式的制造集成电路器件的方法的操作的剖视图。
具体实施方式
现在将参照其中显示了一些实施方式的附图更全面地描述各种各样的示例实施方式。然而，本发明构思可以实现为许多替代形式，并且不应被解释为仅限于这里阐述的实施方式。
图1是示出根据一些实施方式的集成电路器件的透视图。图2是根据一些实施方式的沿图1的线A-A'和B-B'截取的剖视图。
参照图1和图2，集成电路器件100可以包括从衬底110的上表面110F1突出的鳍型有源区FA。鳍型有源区FA可以沿平行于衬底110的上表面110F1的第一方向X延伸。隔离层112可以在衬底110上并且可以覆盖鳍型有源区FA的彼此相反的侧壁的下部。
在一些实施方式中，衬底110可以包括诸如Si或Ge的IV族半导体、诸如SiGe或SiC的IV-IV族化合物半导体、或者诸如GaAs、InAs或InP的III-V族化合物半导体。衬底110可以包括导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。鳍型有源区FA可以是用于PMOS晶体管或NMOS晶体管的有源区。
栅极结构120可以在鳍型有源区FA和隔离层112上，并且可以沿平行于衬底110的上表面110F1的第二方向Y延伸。栅极结构120可以包括栅电极122、栅极绝缘层124、栅极盖层126和栅极间隔物128。
栅电极122可以包括例如掺杂多晶硅、金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或其组合。例如，栅电极122可以包括例如Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN或其组合，但不限于此。在一些实施方式中，栅电极122可以包括功函数金属包含层和间隙填充金属层。功函数金属包含层可以包括例如Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中的至少一种金属。间隙填充金属层可以包括例如W或Al。在一些实施方式中，栅电极122可以包括TiAlC/TiN/W堆叠结构、TiN/TaN/TiAlC/TiN/W堆叠结构或TiN/TaN/TiN/TiAlC/TiN/W堆叠结构，但不限于此。
栅极绝缘层124可以在栅电极122的侧壁和下表面上，并且可以沿第二方向Y延伸。栅极绝缘层124可以在栅电极122与鳍型有源区FA之间以及在隔离层112的上表面与栅电极122之间。栅极绝缘层124可以包括例如硅氧化物、硅氮化物、具有比硅氧化物高的介电常数的高k电介质材料、或其组合。高k电介质材料可以包括金属氧化物或金属氮氧化物。例如，栅极绝缘层124可以包括例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2、Al2O3、HfO2-Al2O3合金或其组合的高k电介质材料，但不限于此。
栅极盖层126可以在栅电极122上。栅极盖层126可以覆盖栅电极122的上表面并且可以沿第二方向Y延伸。在一些实施方式中，栅极盖层126可以包括例如硅氮化物。
栅极间隔物128可以在栅电极122的彼此相反的侧壁上以及在栅极盖层126的彼此相反的侧壁上。栅极间隔物128可以沿栅电极122的延伸方向延伸。例如，栅极间隔物128可以沿第二方向Y延伸。栅极绝缘层124可以在栅极间隔物128与栅电极122之间。栅极间隔物128可以包括例如硅氧化物、硅氮化物、硅氮氧化物、硅碳氮化物、硅氧碳氮化物、或其组合。
虽然栅极间隔物128被示出为单层，但实施方式不限于此。在一些实施方式中，栅极间隔物128可以包括由不同材料形成的多层。例如，栅极间隔物128可以包括顺序地堆叠在栅电极122的侧壁上的第一间隔物层、第二间隔物层和第三间隔物层。第一间隔物层和第三间隔物层可以包括例如硅氧化物、硅氮氧化物或硅氮化物，第二间隔物层可以包括具有比第一间隔物层低的介电常数的材料。
源极/漏极区114可以在栅极结构120的彼此相反侧处的鳍型有源区FA上。每个源极/漏极区114可以包括掺杂SiGe层、掺杂Ge层、掺杂SiC层或掺杂InGaAs层，但不限于此。源极/漏极区114可以通过去除鳍型有源区FA的在栅极结构120的彼此相反侧处的部分以形成凹陷区R1并经由外延工艺生长填充每个凹陷区R1的半导体层而形成。在一些实施方式中，每个源极/漏极区114可以具有拥有多个倾斜表面114F(参照图10A)的多边形形状。
当鳍型有源区FA是NMOS晶体管的有源区时，每个源极/漏极区114可以包括掺杂SiC层。当鳍型有源区FA是用于PMOS晶体管的有源区时，每个源极/漏极区114可以包括掺杂SiGe层。每个源极/漏极区114可以包括具有不同组成的多个半导体层。例如，每个源极/漏极区114可以包括顺序地填充每个凹陷区R1的下半导体层、上半导体层和盖半导体层。下半导体层、上半导体层和盖半导体层可以包括SiGe，并且可以具有不同含量的Si和Ge。
作为示例，在图1和图2中，示出了三个鳍型有源区FA在第二方向Y上顺序布置，并且源极/漏极区114可以在这三个鳍型有源区FA上以彼此连接。在这种情况下，这三个鳍型有源区FA可以用作单个单元晶体管的有源区。然而，示例实施方式不限于此。在一些实施方式中，在第二方向Y上布置的各鳍型有源区FA上的源极/漏极区114可以不彼此连接。在这种情况下，一个鳍型有源区FA可以用作单个单元晶体管的有源区。
栅极间绝缘层132可以在相邻的栅极结构120之间以覆盖源极/漏极区114的一部分。栅极间绝缘层132可以包括例如硅氮化物、硅氧化物或硅氮氧化物。第一层间绝缘层162可以在栅极结构120上。第一层间绝缘层162可以包括例如硅氧化物。
第一接触结构140可以在每个源极/漏极区114上。第一接触结构140可以在穿透第一层间绝缘层162和栅极间绝缘层132的第一接触孔140H(参照图15A)中。
第一接触结构140可以包括第一接触插塞142和第一阻挡层144。第一阻挡层144可以围绕第一接触插塞142的侧壁和下表面。第一阻挡层144可以在第一接触插塞142与第一层间绝缘层162之间、在第一接触插塞142与栅极间绝缘层132之间、以及在第一接触插塞142与每个源极/漏极区114之间。硅化物层可以可选地在第一阻挡层144与每个源极/漏极区114之间。硅化物层可以包括例如钛硅化物或镍硅化物的金属硅化物，但不限于此。
第一接触插塞142可以包括例如W、Co、Ni、Ru、Cu、Al、其硅化物或其组合。第一阻挡层144可以包括例如钛、钛氮化物、钽、钽氮化物、钌和/或钌氮化物。
在图1和图2中，示出了第一接触结构140沿第二方向Y延伸并且竖直地(例如在第三方向Z上)重叠三个鳍型有源区FA。然而，第一接触结构140可以重叠一个、两个或四个或更多个鳍型有源区FA并且可以沿第二方向Y延伸。第一接触结构140在俯视图中可以具有矩形形状。在一些实施方式中，第一接触结构140在俯视图中可以具有各种形状，诸如正方形、圆角矩形、圆角正方形、平行四边形、菱形。
一对第一接触块结构150可以在第二方向Y上分别在第一接触结构140的彼此相反的侧壁上。该对第一接触块结构150可以在第二方向Y上彼此间隔开。第一接触结构140可以在该对第一接触块结构150之间。该对第一接触块结构150可以包括例如硅氮化物。在一些实施方式中，该对第一接触块结构150可以包括与第一层间绝缘层162不同的材料。
参照图2，第一接触结构140可以具有在第二方向Y上彼此相反的一对第一侧壁140S1以及在第一方向X上彼此相反的一对第二侧壁140S2。第一接触结构140的一对第一侧壁140S1的上部可以接触或邻近于一对第一接触块结构150(例如一对第一接触块结构150的每个在第二方向Y上的侧壁)。第一接触结构140的一对第一侧壁140S1的下部可以接触或邻近于栅极间绝缘层132。第一接触结构140的一对第二侧壁140S2的上部可以接触或邻近于第一层间绝缘层162或者被第一层间绝缘层162覆盖。第一接触结构140的一对第二侧壁140S2的下部可以接触或邻近于栅极结构120。
在一些实施方式中，第一接触结构140可以在第一方向X上具有第一宽度W1，并且一对第一接触块结构150的每个可以在第一方向X上具有大于第一宽度W1的第三宽度W3。因此，一对第一接触块结构150可以具有在第一方向X上横向突出超过第一接触结构140的第二侧壁140S2的侧壁。
在一些实施方式中，第一接触结构140可以是通过使用沿第二方向Y延伸的线掩模图案224(参照图14A)、一对第一接触块结构150、以及栅极间隔物128作为蚀刻掩模而形成的自对准接触。在用于形成第一接触结构140的第一接触孔140H(参照图15A)的蚀刻工艺中，由线掩模图案224(参照图14A)和一对第一接触块结构150暴露的一部分第一层间绝缘层162和一部分栅极间绝缘层132可以被去除，以形成第一接触孔140H(参照图15A)。因此，第一接触孔140H(参照图15A)在第一方向X上的第一宽度(例如第一接触结构140在第一方向X上的第一宽度W1)可以由线掩模图案224(参照图14A)确定。第一接触孔140H(参照图15A)在第二方向Y上的第二宽度(例如第一接触结构140在第二方向Y上的第二宽度W2)可以由一对第一接触块结构150确定。因为第一接触孔140H(参照图15A)可以在以相对窄的间距形成的多个线掩模图案224之间形成在由一对第一接触块结构150暴露的一部分第一层间绝缘层162中，所以第一接触孔140H(参照图15A)可以具有相对小的宽度(例如第一方向X上的第一宽度W1)。
一对第一接触块结构150的下表面可以位于比栅极结构120的上表面低的水平处，并且一对第一接触块结构150的部分可以接触或邻近于栅极结构120。一对第一接触块结构150在第一方向X上的侧壁可以接触或邻近于第一层间绝缘层162或者被第一层间绝缘层162覆盖。在一些实施方式中，第一接触结构140的一对第二侧壁140S2的每个的下部可以接触或邻近于栅极间隔物128的侧壁。在一些实施方式中，第一接触结构140的一对第二侧壁140S2的每个的下部可以接触或邻近于栅极盖层126的上表面或侧壁。
在图1和图2中，示出了第一接触结构140的一对第一侧壁140S1和一对第二侧壁140S2的每个具有平坦且连续的轮廓。然而，示例实施方式不限于此。例如，第一接触结构140的一对第一侧壁140S1和/或一对第二侧壁140S2的每个可以包括相对于衬底110的上表面以不同角度倾斜的多个部分。例如，第一接触结构140的一对第二侧壁140S2的每个的位于比栅极结构120的上表面高的水平处的上部可以从其位于比栅极结构120的上表面低的水平处的下部起以不同的斜度倾斜。或者，第一接触结构140的一对第二侧壁140S2的每个可以包括形成在与栅极结构120的上表面相同的水平处的台阶部分。可以理解，在一些实施方式中，示出为平坦的表面可以在一个或更多个方向上弯曲。
第一接触结构140可以具有与一对第一接触块结构150的上表面共面的上表面。在一些实施方式中，在形成沿第二方向Y彼此间隔开的一对第一接触块结构150之后，第一接触孔140H(参照图15A)可以使用沿第二方向Y延伸的线掩模图案224(参照图14A)、以及该对第一接触块结构150作为蚀刻掩模而形成。此后，导电层可以形成在该对第一接触块结构150上以填充第一接触孔140H(参照图15A)，然后导电层的上部可以被平坦化以形成留在第一接触孔140H(参照图15A)中的第一接触结构140。因此，第一接触结构140的上表面可以与该对第一接触块结构150的上表面共面。
通常，栅电极122的宽度，例如栅电极在第一方向X上的宽度，以及相邻栅电极122之间的距离，例如在第一方向X上的相邻栅电极之间的距离，可以取决于集成电路器件的按比例缩小趋势而减小。因此，在栅电极122与源极/漏极区114之间形成第一接触结构140的工艺中的难度水平会增大。第一接触结构140可以形成为在相邻栅电极122之间的受限区域中与源极/漏极区114具有相对大的接触面积。例如，通过形成沿第二方向Y延伸的线型线掩模图案、形成沿第一方向X延伸的切割掩模图案、并去除由线掩模图案和切割掩模图案共同暴露的绝缘层，具有相对窄的宽度的岛型接触孔可以被形成。然而，用于在线掩模图案上形成切割掩模图案的工艺可以通过复杂的多个工艺步骤来执行。
然而，根据上述集成电路器件100，通过在形成一对第一接触块结构150之后形成线掩模图案并且在使用线掩模图案的蚀刻工艺中使用该对第一接触块结构150以及栅极间隔物128作为自对准蚀刻掩模，第一接触孔140H(参照图15A)可以被形成。因此，具有减小的尺寸的第一接触结构140可以通过简化的制造方法形成。此外，因为第一接触结构140通过使用一对第一接触块结构150的自对准蚀刻工艺而形成为具有相对大的面积，所以第一接触结构140与源极/漏极区114之间的接触面积可以增大，从而可以实现可靠的电连接。
图3是示出根据一些实施方式的集成电路器件的透视图。图4是根据一些实施方式的沿图3的线A-A'和B-B'截取的剖视图。相同的附图标记可以用于表示与图1和图2中所示相同或相似的元件，并且其描述为简洁起见可以被省略。
参照图3和图4，在集成电路器件100A中，一对第一接触块结构150A可以沿竖直方向(例如第三方向Z)从第一接触结构140的上表面延伸到栅极结构120的下表面。该对第一接触块结构150A的下表面可以位于与栅极结构120的下表面相同的水平处。
第一接触结构140的第一侧壁140S1可以接触或邻近于该对第一接触块结构150A(例如该对第一接触块结构150A在第二方向Y上的侧壁)。该对第一接触块结构150A可以分别从第一接触结构140的第一侧壁140S1的上部延伸到第一接触结构140的第一侧壁140S1的下部。第一接触结构140的第二侧壁140S2的下部可以接触或邻近于栅极间隔物128，并且第一接触结构140的第二侧壁140S2的上部可以接触或邻近于第一层间绝缘层162，或者被第一层间绝缘层162覆盖。该对第一接触块结构150A可以接触或邻近于一些源极/漏极区114。该对第一接触块结构150A的每个可以具有在第一方向X上的接触第一层间绝缘层162或被第一层间绝缘层162覆盖的侧壁。因此，一些实施方式可以不包括第一接触块结构150A与隔离层112之间的栅极间绝缘层132。
根据一些实施方式，该对第一接触块结构150A可以形成为在第二方向Y上彼此间隔开，然后第一接触孔140H(参照图15A)可以使用沿第二方向Y延伸的线掩模图案224(参照图14A)作为蚀刻掩模来形成。第一接触孔140H(参照图15A)在第一方向X上的宽度可以由相邻的线掩模图案224(参照图14A)限定，并且第一接触孔140H(参照图15A)在第二方向Y上的宽度可以由该对第一接触块结构150A限定。因为该对第一接触块结构150A具有与栅极结构120的下表面共面的下表面，所以在用于形成第一接触孔140H(参照图15A)的蚀刻工艺中的蚀刻选择性可以增加，并且可以防止在用于形成第一接触孔140H(参照图15A)的蚀刻工艺中对栅极间隔物128的损坏。
根据一些实施方式，因为栅极间隔物128和一对第一接触块结构150A可以在使用线掩模图案的蚀刻工艺中用作自对准蚀刻掩模，所以具有减小的尺寸的第一接触结构140可以通过简化的制造方法来形成。此外，因为第一接触结构140可以通过使用栅极间隔物128和一对第一接触块结构150A的自对准蚀刻工艺而形成为具有相对大的面积，所以第一接触结构140与源极/漏极区114之间的接触面积可以增大，从而可以实现可靠的电连接。
图5是示出根据一些实施方式的集成电路器件100B的透视图。图6是根据一些实施方式的沿图5的线A-A'和B-B'截取的剖视图。相同的附图标记可以用于表示与图1至图4中所示相同的元件，并且其描述为了简洁起见可以被省略。
参照图5和图6，一对第一接触块结构150B可以具有与第一接触结构140的上表面共面的上表面以及位于比栅极结构120的上表面高的水平处的下表面。该对第一接触块结构150B可以不直接接触栅极结构120，并且该对第一接触块结构150B的侧壁和下表面可以被第一层间绝缘层162覆盖。换言之，第一层间绝缘层162的部分可以在该对第一接触块结构150B与栅极间绝缘层132之间。
第一接触结构140的第一侧壁140S1的上部可以接触或邻近于该对第一接触块结构150B(例如该对第一接触块结构150B在第二方向Y上的侧壁)。第一接触结构140的第一侧壁140S1的中间部分可以接触或邻近于第一层间绝缘层162。第一接触结构140的第一侧壁140S1的下部可以接触或邻近于栅极间绝缘层132。
根据一些实施方式，第一层间绝缘层162的部分可以被去除，然后在第二方向Y上彼此间隔开的一对第一接触块结构150B可以形成在第一层间绝缘层162的去除部分中。该对第一接触块结构150B可以形成在栅极结构120上方，而不接触栅极结构120的上表面。此后，第一接触孔140H(参照图15A)可以通过执行使用该对第一接触块结构150B和沿第二方向Y延伸的线掩模图案224(参照图14A)作为蚀刻掩模的各向异性蚀刻工艺而形成。在用于形成该对第一接触块结构150B的蚀刻工艺中，栅极结构120可以被第一层间绝缘层162覆盖而不被暴露，从而可以防止栅极间隔物128被损坏。
根据一些实施方式，因为一对第一接触块结构150B和栅极间隔物128可以在使用线掩模图案的蚀刻工艺中用作自对准蚀刻掩模，所以具有减小的尺寸的第一接触结构140可以通过简化的制造方法而形成。此外，因为第一接触结构140可以通过使用栅极间隔物128和一对第一接触块结构150B的自对准蚀刻工艺而形成为具有相对大的面积，所以第一接触结构140与源极/漏极区114之间的接触面积可以增大，从而可以获得可靠的电连接。
图7是示出根据一些实施方式的集成电路器件的透视图。相同的附图标记用于表示与图1至图6中所示相同的元件，并且其描述为了简洁起见可以被省略。
参照图7，在集成电路器件100C中，沿第二方向Y延伸的多个栅极结构120可以在沿第一方向X延伸的多个鳍型有源区FA上。每个栅电极122可以设置在两个相邻的源极/漏极区114之间。
多个第一接触结构140A可以在源极/漏极区114上。多个第一接触结构140A可以在第一方向X和第二方向Y上彼此间隔开。多个第一接触块结构150C可以在第一方向Y和第二方向X上布置。多个第一接触结构140A的每个可以在第二方向Y上的两个相邻的第一接触块结构150C之间。第一接触结构140A可以直接接触多个第一接触块结构150C中的相邻第一接触块结构的侧壁。第一层间绝缘层162可以在第一方向X上的多个第一接触结构140A之间以及第一方向X上的多个第一接触块结构150C之间。多个第一接触结构140A和多个第一接触块结构150C的特征可以与参照图1至图6描述的特征相同或相似，并且其描述为了简洁起见可以被省略。
在一些实施方式中，在俯视图中，多个第一接触结构140A中的第一接触结构和多个第一接触块结构150C中的第一接触块结构可以在相邻的栅极结构120之间沿第二方向Y交替地布置。
根据一些实施方式，多个第一接触块结构150C可以在第一方向X和第二方向Y上彼此间隔开地形成。多个第一接触块结构150C可以通过形成岛型第一开口150H(参照图12A)并且用硅氮化物填充第一开口150H(参照图12A)而形成，岛型第一开口150H在第一方向X和第二方向Y上彼此间隔开。此后，第一接触孔140H(参照图15A)可以使用沿第二方向Y延伸的线掩模图案224(参照图14A)以及多个第一接触块结构150C作为蚀刻掩模而形成。第一接触孔140H中的第一接触孔在第一方向X上的宽度可以由相邻的线掩模图案224(参照图14A)之间的距离限定。第一接触孔140H在第二方向Y上的宽度可以由第二方向Y上的相邻第一接触块结构150C之间的距离限定。导电层可以被形成以填充第一接触孔140H(参照图15A)，然后导电层的上部可以被平坦化，使得多个第一接触结构140A可以分别留在第一接触孔140H(参照图14A)中。具有减小的尺寸的多个第一接触结构140A可以通过简化的制造方法而形成。
图8是示出根据一些实施方式的集成电路器件的布局图。图9A是根据一些实施方式的沿图8的线X1-X1'和Y1-Y1'截取的剖视图。图9B是根据一些实施方式的沿图8的线X2-X2'和Y2-Y2'截取的剖视图。为了方便起见，图8示出了集成电路器件100D的一些元件。相同的附图标记用于表示与图1至图7中所示相同或相似的元件，并且其描述为了简洁起见可以被省略。
参照图8、图9A和图9B，沿第二方向Y延伸的多个栅极结构120可以在沿第一方向X延伸的多个鳍型有源区FA上。每个栅电极122可以在两个相邻的源极/漏极区114之间。
多个第一接触结构140A可以在源极/漏极区114上。多个第一接触结构140A可以在第一方向X和第二方向Y上彼此间隔开。多个第一接触结构140A中的第一接触结构以及多个第一接触块结构150C中的第一接触块结构可以在相邻的栅极结构120之间沿第二方向Y交替地布置。
第二接触结构146可以在栅极结构120中的一个上。第二接触结构146可以电连接到栅电极122。第二阻挡层146B可以覆盖第二接触结构146的侧壁和下表面。第二阻挡层146B可以包括与第一阻挡层144相同的材料。
一对第二接触块结构152可以分别在第二接触结构146在第一方向X上的彼此相反的侧壁上。具体地，该对第二接触块结构152在第一方向X上的侧壁152S接触第二接触结构146。该对第二接触块结构152可以包括例如硅氮化物。在一些实施方式中，该对第二接触块结构152可以包括与第一层间绝缘层162不同的材料。
一对第二接触块结构152可以在第一方向X上彼此间隔开且第二接触结构146位于其间。该对第二接触块结构152可以接触或邻近于第一接触结构140A。在一些实施方式中，该对第二接触块结构152可以不接触第一接触结构140A。
该对第二接触块结构152的上表面可以与第二接触结构146的上表面共面。在一些实施方式中，该对第二接触块结构152可以形成为在第一方向X上彼此间隔开，然后第二接触孔146H(参照图18B)可以使用掩模图案234(参照图18B)和该对第二接触块结构152作为蚀刻掩模而形成。第二接触孔146H(参照图18B)在第二方向Y上的宽度可以由相邻的掩模图案234限定(参照图18B)，并且第二接触孔146H(参照图18B)在第一方向X上的宽度可以由该对第二接触块结构152限定。此后，导电层可以被形成以填充第二接触孔146H(参照图18B)，然后导电层的上部可以被平坦化，使得第二接触结构146可以留在第二接触孔146H(参照图18B)中。因此，第二接触结构146的上表面可以与该对第二接触块结构152的上表面共面。
蚀刻停止层164可以在第一接触结构140A、第一接触块结构150C、第二接触块结构152和第一层间绝缘层162上。第二层间绝缘层166可以在蚀刻停止层164上。蚀刻停止层164可以包括相对于第二层间绝缘层166具有蚀刻选择性的材料，例如硅氮化物、硅氮氧化物或铝氧化物。第二层间绝缘层166可以包括例如硅氧化物、TEOS层或具有约2.2至约2.4的低介电常数的超低k电介质材料。
多个第一通路172可以分别连接到第一接触结构140A中的第一接触结构。每个第一通路172的侧壁和下表面可以由第三阻挡层172B围绕。第二通路174可以连接到第二接触结构146。第二通路174的侧壁和下表面可以由第四阻挡层174B围绕。
在一些实施方式中，第一通路172和第二通路174可以包括与第一接触插塞142基本相同的材料。第三阻挡层172B和第四阻挡层174B可以包括与第一阻挡层144基本相同的材料。
上布线层176可以在第一通路172和第二通路174上。第五阻挡层176B可以围绕上布线层176的侧壁和下表面。第二层间绝缘层166可以围绕第一通路172、第二通路174和上布线层176的侧壁。在附图中，示出了上布线层176和第二层间绝缘层166的每个由单层形成。然而，在一些实施方式中，上布线层176可以包括位于不同水平处的多个布线层的堆叠结构，并且第二层间绝缘层166可以包括多个绝缘层的堆叠结构，每个绝缘层围绕多个布线层。
根据一些实施方式，因为第一接触结构140A和第二接触结构146可以使用多个第一接触块结构150C和一对第二接触块结构152作为自对准掩模而形成，所以第一接触结构140A和第二接触结构146可以通过简化的制造方法形成为具有减小的尺寸。此外，第一接触结构140A与源极/漏极区114之间的接触面积可以增大，从而可以获得可靠的电连接。
图10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A、18B、19A和19B是示出根据一些实施方式的制造集成电路器件100D的方法的操作的剖视图。图10A、11A、12A、13A、14A、15A、16A、17A、18A和19A是根据一些实施方式的沿图8的线X1-X1'和Y1-Y1'截取的剖视图。图10B、11B、12B、13B、14B、15B、16B、17B、18B和19B是根据一些实施方式的沿图8的线X2-X2'和Y2-Y2'截取的剖视图。相同的附图标记可以用于表示与图1至图9B中所示相同的元件，并且其描述为了简洁起见可以被省略。
参照图10A和图10B，衬底110的有源区的一部分可以被蚀刻以形成第一鳍型有源区FA，第一鳍型有源区FA从衬底110的上表面110F1竖直地突出并沿第一方向X延伸。
隔离层112可以形成在衬底110上，以覆盖鳍型有源区FA的彼此相反的侧壁。隔离层112与鳍型有源区FA之间还可以形成界面层，以共形地覆盖鳍型有源区FA的侧壁。
沿第二方向Y延伸的牺牲栅极结构可以形成在衬底110上。例如，牺牲栅极结构可以通过以下形成：顺序地形成牺牲栅极绝缘图案、牺牲栅极和硬掩模图案，经由原子层沉积工艺或化学气相沉积工艺形成绝缘层以覆盖硬掩模图案、牺牲栅极和牺牲栅极绝缘图案，以及执行各向异性蚀刻工艺以在硬掩模图案、牺牲栅极和牺牲栅极绝缘图案的侧壁上形成栅极间隔物128。牺牲栅极绝缘图案、牺牲栅极、硬掩模图案和栅极间隔物128可以构成牺牲栅极结构。栅极间隔物128可以包括例如硅氮化物，但不限于此。
鳍型有源区FA的在牺牲栅极结构的彼此相反侧处的部分可以被去除，以形成凹陷区R1。源极/漏极区114可以分别形成在凹陷区R1中。
在一些实施方式中，源极/漏极区114可以通过使用由凹陷区R1暴露的鳍型有源区FA作为籽晶的外延工艺而形成。外延工艺可以包括气相外延、超高真空化学气相沉积、分子束外延或其组合。在外延工艺中，可以使用液相前体或气相前体。
源极/漏极区114可以通过控制外延工艺中的生长条件而形成为具有各种形状。例如，每个源极/漏极区114可以具有其中相对于衬底110的上表面110F1以预定角度倾斜的倾斜表面114F彼此连接的多边形形状，但不限于此。每个源极/漏极区114的形状可以取决于鳍型有源区FA的材料、源极/漏极区114的材料、形成在衬底110上的晶体管的种类以及外延工艺中的条件而各种各样地改变。
绝缘层可以形成在衬底110上以覆盖牺牲栅极结构，然后可以被平坦化直到暴露硬掩模图案的上表面以形成栅极间绝缘层132。
然后，硬掩模图案、牺牲栅极、牺牲栅极绝缘图案可以被去除，并且栅极绝缘层124可以形成在成对的栅极间隔物128的内侧壁上以及在鳍型有源区FA上。导电层可以形成在栅极绝缘层124上以填充成对的栅极间隔物128之间的空间，然后导电层的上部可以被回蚀刻以形成栅电极122。然后，绝缘层可以形成在栅电极122和栅极间绝缘层132上以填充成对的栅极间隔物128之间的剩余空间，并且绝缘层的上部可以被去除以形成栅极盖层126。因此，包括栅极绝缘层124、栅电极122、栅极盖层126和栅极间隔物128的栅极结构120可以被形成。
在一些实施方式中，硬掩模图案、牺牲栅极和牺牲栅极绝缘图案的去除可以通过湿蚀刻工艺来执行。湿蚀刻工艺可以使用例如HNO3、稀释的氢氟酸(DHF)、NH4OH、四甲基氢氧化铵(TMAH)、KOH或其组合的蚀刻剂来执行。
参照图11A和图11B，第一层间绝缘层162可以形成在栅极结构120和栅极间绝缘层132上。第一下部材料图案212和第一掩模图案214可以形成在第一层间绝缘层162上。在一些实施方式中，第一下部材料图案212可以包括例如硅氮氧化物、硅氮化物或硅氧化物。第一掩模图案214可以包括硅氮氧化物、硅氮化物和硅氧化物当中的对第一下部材料图案212具有蚀刻选择性的材料。
参照图12A和图12B，第一层间绝缘层162的一部分和栅极间绝缘层132的一部分可以使用第一下部材料图案212和第一掩模图案214作为蚀刻掩模被去除，以形成多个第一开口150H和一对第二开口152H。在多个第一开口150H和该对第二开口152H的蚀刻工艺中，栅极结构120的一部分也可以被去除。如图12B所示，栅极结构120的一部分，例如栅极间隔物128的一部分，可以被暴露在多个第一开口150H和该对第二开口152H的下表面上。此外，台阶部分可以通过去除栅极间隔物128的所述部分而形成在栅极间隔物128的上部。
此后，第一下部材料图案212和第一掩模图案214可以被去除。
参照图13A和图13B，绝缘层(例如硅氮化物层)可以形成在第一层间绝缘层162和栅极间绝缘层132上，以填充多个第一开口150H和该对第二开口152H，然后绝缘层的上部可以被平坦化直到暴露第一层间绝缘层162的上表面，以分别在多个第一开口150H中形成多个第一接触块结构150C，并分别在该对第二开口152H中形成一对第二接触块结构152。
参照图14A和图14B，均沿第二方向Y延伸的第二下部材料图案222和线掩模图案224可以形成在多个第一接触块结构150C、该对第二接触块结构152和第一层间绝缘层162上。
在一些实施方式中，第二下部材料图案222可以包括例如硅氮氧化物、硅氮化物或硅氧化物。线掩模图案224可以包括硅氮氧化物、硅氮化物、旋涂硬掩模(SOH)、旋涂电介质(SOD)和硅氧化物当中的相对于第二下部材料图案222具有蚀刻选择性的材料。
参照图15A和图15B，第一层间绝缘层162可以使用第二下部材料图案222和线掩模图案224作为蚀刻掩模被部分去除，因而形成暴露每个源极/漏极区114的上表面的第一接触孔140H。
形成第一接触孔140H的工艺可以是自对准蚀刻工艺。例如，在形成第一接触孔140H的工艺中，多个第一接触块结构150C、该对第二接触块结构152和栅极间隔物128可以保留而不被去除。因此，第一接触孔140H可以形成在限定于第二方向Y上的多个第一接触块结构150C之间以及第一方向X上的两个相邻的线掩模图案224之间的区域中。
在一些实施方式中，硅化物层可以形成在由第一接触孔140H暴露的每个源极/漏极区114的上表面上。然而，在一些实施方式中，硅化物层的形成可以被省略。
第二下部材料图案222和线掩模图案224可以被去除。
参照图16A和图16B，第一阻挡层144和第一接触插塞142可以在第一层间绝缘层162上顺序地形成，以填充第一接触孔140H。
参照图17A和图17B，第一阻挡层144的上部和第一接触插塞142的上部可以被平坦化直到多个第一接触块结构150C的上表面和该对第二接触块结构152的上表面被暴露，使得第一接触插塞142和第一阻挡层144留在第一接触孔140H中。因此，包括第一接触插塞142和第一阻挡层144的第一接触结构140A可以形成在第一接触孔140H中。
参照图18A和图18B，第三下部材料图案232和掩模图案234可以形成在第一层间绝缘层162上。
第三下部材料图案232可以包括例如硅氮氧化物、硅氮化物或硅氧化物。掩模图案234可以包括硅氮氧化物、硅氮化物、旋涂硬掩模(SOH)、旋涂电介质(SOD)和硅氧化物当中的相对于第三下部材料图案232具有蚀刻选择性的材料。
掩模图案234可以完全覆盖第一接触结构140A的上表面。该对第二接触块结构152的上表面的部分可以不被掩模图案234覆盖。
第一层间绝缘层162的一部分和栅极盖层126的一部分可以使用第三下部材料图案232和掩模图案234作为蚀刻掩模被去除，以形成暴露栅电极122的上表面的第二接触孔146H。在形成第二接触孔146H的工艺中，该对第二接触块结构152的上表面的部分可以保留而不被去除，但是实施方式不限于此。第三下部材料图案232和掩模图案234可以被去除。
参照图19A和图19B，导电层可以形成在第一层间绝缘层162和该对第二接触块结构152上，然后导电层的上表面可以被平坦化直到暴露该对第二接触块结构152的上表面，使得第二阻挡层146B和第二接触结构146可以形成为填充第二接触孔146H。
蚀刻停止层164和第二层间绝缘层166可以顺序地形成在第一层间绝缘层162、第一接触结构140A、第二接触结构146、多个第一接触块结构150C和该对第二接触块结构152上。
暴露第一接触结构140A的上表面的多个第一通路孔和暴露第二接触结构146的上表面的第二通路孔可以被形成。导电层可以形成在第二层间绝缘层166上，以在第一通路孔的内表面上形成第三阻挡层172B，并在第二通路孔的内表面上形成第四阻挡层174B。额外导电层可以形成在分别具有第三阻挡层172B和第四阻挡层174B的第一通路孔和第二通路孔中，然后额外导电层可以被平坦化以形成连接到第一接触结构140A的第一通路172和连接到第二接触结构146的第二通路174。
然后，第二层间绝缘层166可以被蚀刻以形成布线槽，并且第五阻挡层176B和上布线层176可以在布线槽中顺序地形成。
通常，第一接触结构140A可以通过在相邻栅电极122之间的受限区域中形成岛型接触孔并用导电材料填充岛型接触孔而形成。例如，为了形成具有相对窄的宽度的岛型接触孔，沿第二方向Y延伸的线型线掩模图案可以形成在目标层上，沿交叉第二方向Y的第一方向X延伸的切割掩模图案可以被形成，并且目标层的由线掩模图案和切割掩模图案共同暴露的部分可以被去除，以在目标层中形成接触孔图案。接触孔可以通过使用目标层中的接触孔图案去除目标层下方的材料层(例如栅极间绝缘层132)而形成。然而，使用线掩模图案和切割掩模图案形成接触孔图案的工艺可以通过复杂的多个工艺步骤来执行。
然而，根据上述制造集成电路器件100D的方法，第一接触孔140H可以通过在形成多个第一接触块结构150C之后形成沿第二方向Y延伸的线掩模图案224并且在使用线掩模图案224的蚀刻工艺中使用多个第一接触块结构150C和栅极间隔物128作为自对准蚀刻掩模而形成。因此，可以不执行用于形成目标层和接触孔图案的额外工艺，因而第一接触孔140H可以通过减少的工艺步骤而形成。
此外，因为第一接触结构140可以通过使用栅极间隔物128和多个第一接触块结构150C的自对准蚀刻工艺而形成为具有相对大的面积，所以源极/漏极区114与第一接触孔140H中的第一接触结构140之间的接触面积可以增大，从而可以获得可靠的电连接。
在参照图12A和图12B描述的工艺中，该对第一开口150H可以形成为沿竖直方向延伸，以暴露隔离层112的上表面和源极/漏极区114。填充该对第一开口150H的一对第一接触块结构150A(参照图3和图4)可以具有与栅极结构120的下表面共面的下表面，并且第一接触结构140在第二方向Y上的每个侧壁的全部可以接触或邻近于该对第一接触块结构150A的每个(例如该对第一接触块结构150A在第二方向Y上的侧壁)(参照图3和图4)。在用于形成第一接触孔140H的蚀刻工艺中，蚀刻选择性可以增大，并且可以减少或防止对栅极间隔物128的损坏。在这种情况下，可以获得参照图3和图4描述的集成电路器件100A。
在参照图12A和图12B描述的工艺中，该对第一开口150H可以以小的深度形成，从而不暴露栅极结构120的上表面和/或栅极间绝缘层132的上表面。在用于形成该对第一开口150H的蚀刻工艺中，栅极结构120可以通过由第一层间绝缘层162覆盖而不被暴露，从而可以防止对栅极间隔物128的损坏。在这种情况下，可以实现参照图5和图6描述的集成电路器件100B。
虽然已经参照本发明构思的示例实施方式具体显示并描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行在形式和细节上的各种改变而不背离如由所附权利要求体现的本发明构思的精神和范围。
本申请要求享有2018年3月27日向韩国知识产权局提交的韩国专利申请第10-2018-0035362号的优先权，其全部内容通过引用全文在此合并。

Claims (20)

1.一种集成电路器件，包括：
衬底，包括沿第一方向延伸的鳍型有源区；
栅极结构，交叉所述鳍型有源区并且沿交叉所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构的彼此相反侧处的所述鳍型有源区上；
第一接触结构，电连接到所述源极/漏极区中的一个，所述第一接触结构包括在所述第二方向上彼此相反的第一侧壁和第二侧壁以及邻近所述栅极结构的第三侧壁；
成对的第一接触块结构，分别在所述第一接触结构的所述第一侧壁和所述第二侧壁上；以及
在所述栅极结构上的层间绝缘层，所述层间绝缘层邻近于所述第一接触结构的所述第三侧壁，并且在所述第一方向上邻近于所述成对的第一接触块结构的每个的第四侧壁。
2.根据权利要求1所述的器件，其中所述成对的第一接触块结构的最上表面与所述第一接触结构的最上表面共面。
3.根据权利要求1所述的器件，其中所述成对的第一接触块结构中的第一接触块结构在所述第一方向上的宽度大于所述第一接触结构在所述第一方向上的宽度。
4.根据权利要求1所述的器件，其中所述第一接触结构的所述第一侧壁和所述第二侧壁的每个在所述第二方向上接触所述成对的第一接触块结构中的对应一个的第五侧壁。
5.根据权利要求1所述的器件，其中所述成对的第一接触块结构的最下表面相对于所述衬底位于比所述栅极结构的上表面相对于所述衬底的水平低的水平处。
6.根据权利要求1所述的器件，还包括在所述栅极结构的侧壁上的栅极间绝缘层，
其中所述第一接触结构的所述第一侧壁和所述第二侧壁的上部在所述第二方向上接触所述成对的第一接触块结构中的对应一个的第五侧壁，以及
其中所述第一接触结构的所述第一侧壁和所述第二侧壁的下部接触所述栅极间绝缘层。
7.根据权利要求1所述的器件，其中所述栅极结构包括：
栅电极，沿所述第二方向延伸；以及
栅极间隔物，在所述栅电极的侧壁上并且沿所述第二方向延伸，
其中所述栅极间隔物接触所述成对的第一接触块结构中的两者。
8.根据权利要求1所述的器件，其中所述成对的第一接触块结构的最下表面相对于所述衬底位于比所述栅极结构的最上表面相对于所述衬底的水平高的水平处。
9.根据权利要求1所述的器件，其中所述成对的第一接触块结构中的第一接触块结构接触所述第一接触结构的所述第一侧壁和所述第二侧壁中的相应一个，并且分别从所述第一接触结构的所述第一侧壁和所述第二侧壁中的所述相应一个的最上部延伸到所述第一接触结构的所述第一侧壁和所述第二侧壁中的所述相应一个的最下部。
10.根据权利要求9所述的器件，其中所述成对的第一接触块结构的最下表面相对于所述衬底位于与所述栅极结构的最下表面相对于所述衬底的水平相同的水平处。
11.根据权利要求1所述的器件，还包括：
第二接触结构，连接到所述栅极结构；以及
成对的第二接触块结构，在所述第二接触结构的沿所述第一方向的彼此相反的侧壁上。
12.根据权利要求11所述的器件，其中所述成对的第二接触块结构的最上表面与所述第二接触结构的最上表面共面。
13.一种集成电路器件，包括：
衬底，包括沿第一方向延伸的鳍型有源区；
多个栅极结构，交叉所述鳍型有源区并且沿交叉所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构中的相邻栅极结构之间在所述鳍型有源区上；
第一接触结构，在所述栅极结构中的相邻栅极结构之间在所述源极/漏极区上；以及
成对的第一接触块结构，在所述栅极结构中的相邻栅极结构之间分别在所述第一接触结构的彼此相反的侧壁上。
14.根据权利要求13所述的器件，其中所述成对的第一接触块结构在所述第二方向上彼此间隔开，以及
其中所述成对的第一接触块结构中的第一接触块结构在所述第一方向上的宽度大于所述第一接触结构在所述第一方向上的宽度。
15.根据权利要求13所述的器件，其中所述成对的第一接触块结构的每个接触所述第一接触结构的所述彼此相反的侧壁中的对应一个。
16.根据权利要求13所述的器件，还包括在所述栅极结构中的相邻栅极结构之间的栅极间绝缘层，
其中所述第一接触结构的所述彼此相反的侧壁的上部分别接触所述成对的第一接触块结构中的对应一个，以及
其中所述第一接触结构的所述彼此相反的侧壁的下部接触所述栅极间绝缘层。
17.一种集成电路器件，包括：
衬底，包括沿第一方向延伸的鳍型有源区；
多个栅极结构，交叉所述鳍型有源区并且沿交叉所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构中的两个相邻栅极结构之间在所述鳍型有源区上；
第一接触结构，在所述栅极结构中的两个相邻栅极结构之间在所述源极/漏极区上；
成对的第一接触块结构，在所述栅极结构中的两个相邻栅极结构之间分别在所述第一接触结构的彼此相反的侧壁上；以及
在所述多个栅极结构上的层间绝缘层，所述层间绝缘层接触所述成对的第一接触块结构和所述第一接触结构，
其中所述第一接触结构的最上表面与所述成对的第一接触块结构的最上表面共面。
18.根据权利要求17所述的器件，还包括在所述栅极结构中的相邻栅极结构之间的栅极间绝缘层，
其中所述第一接触结构的所述彼此相反的侧壁的上部接触所述成对的第一接触块结构中的对应一个，以及
其中所述第一接触结构的所述彼此相反的侧壁的下部接触所述栅极间绝缘层。
19.根据权利要求17所述的器件，其中所述栅极结构的每个包括沿所述第二方向延伸的栅电极和在所述栅电极的侧壁上的栅极间隔物，以及
其中所述成对的第一接触块结构接触所述栅极结构中的两个相邻栅极结构的每个的所述栅极间隔物。
20.根据权利要求19所述的器件，其中所述成对的第一接触块结构的最下表面相对于所述衬底位于比所述栅极结构的最上表面相对于所述衬底的水平低的水平处。
CN201910231444.9A 2018-03-27 2019-03-26 集成电路器件和制造其的方法 Active CN110310986B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180035362A KR102435522B1 (ko) 2018-03-27 2018-03-27 집적회로 장치 및 그 제조 방법
KR10-2018-0035362 2018-03-27

Publications (2)

Publication Number Publication Date
CN110310986A CN110310986A (zh) 2019-10-08
CN110310986B true CN110310986B (zh) 2023-08-29

Family

ID=68057306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910231444.9A Active CN110310986B (zh) 2018-03-27 2019-03-26 集成电路器件和制造其的方法

Country Status (3)

Country Link
US (1) US11114535B2 (zh)
KR (1) KR102435522B1 (zh)
CN (1) CN110310986B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514833B1 (en) * 2018-01-22 2022-05-11 GLOBALFOUNDRIES U.S. Inc. A semiconductor device and a method
US11335596B2 (en) * 2018-10-30 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition for integrated circuit interconnect structures
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11227833B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125299A1 (de) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN107731921A (zh) * 2016-08-11 2018-02-23 三星电子株式会社 包含接触结构的半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503519B1 (ko) 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100699865B1 (ko) 2005-09-28 2007-03-28 삼성전자주식회사 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
DE102010063775B4 (de) 2010-12-21 2019-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US9236342B2 (en) 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9425049B2 (en) 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9368349B2 (en) * 2014-01-14 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut last self-aligned litho-etch patterning
US9508642B2 (en) 2014-08-20 2016-11-29 Globalfoundries Inc. Self-aligned back end of line cut
KR102328564B1 (ko) * 2015-04-14 2021-11-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9425097B1 (en) 2015-04-29 2016-08-23 Globalfoundries Inc. Cut first alternative for 2D self-aligned via
US9793164B2 (en) 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
KR102564786B1 (ko) * 2016-01-13 2023-08-09 삼성전자주식회사 반도체 소자 및 그 제조방법
US10886268B2 (en) * 2016-11-29 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with separated merged source/drain structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125299A1 (de) * 2016-01-29 2017-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN107731921A (zh) * 2016-08-11 2018-02-23 三星电子株式会社 包含接触结构的半导体装置

Also Published As

Publication number Publication date
KR102435522B1 (ko) 2022-08-23
US11114535B2 (en) 2021-09-07
CN110310986A (zh) 2019-10-08
KR20190113122A (ko) 2019-10-08
US20190305098A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US10522537B2 (en) Integrated circuit device
US11769769B2 (en) Integrated circuit device and method of fabricating the same
CN109390337B (zh) 集成电路装置
CN110310986B (zh) 集成电路器件和制造其的方法
CN109786378B (zh) 集成电路器件
CN108574003B (zh) 半导体器件
US11551972B2 (en) Integrated circuit devices and method of manufacturing the same
US11094826B2 (en) FinFET device and method of forming same
US11984507B2 (en) Semiconductor devices
TWI765577B (zh) 半導體裝置及其形成方法
CN111092053A (zh) 形成集成电路结构的方法以及集成电路
US20220285512A1 (en) Semiconductor Device With Gate Isolation Features And Fabrication Method Of The Same
US11862508B2 (en) FinFET device and method of forming same
KR102452014B1 (ko) 반도체 디바이스용 정렬 구조체 및 그 형성 방법
US20220051950A1 (en) Gapfill structure and manufacturing methods thereof
KR20240039847A (ko) 집적회로 장치
TW202301678A (zh) 半導體裝置及其形成方法
TW202238922A (zh) 積體電路裝置
TW202410163A (zh) 奈米結構場效電晶體及其製造方法
TW201906072A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant