CN110306158A - 蒸镀用基板及其制造方法、蒸镀方法 - Google Patents

Abstract

本发明提供了一种蒸镀用基板及其制造方法、蒸镀方法，以解决现有蒸镀工艺引起高PPI开发受限的问题。其中该蒸镀用基板包括：衬底基板；设置于衬底基板一面上的至少一组导电电极，每组导电电极的位置对应显示面板中同一颜色子像素的位置，导电电极在通电时发热。该蒸镀方法包括：提供如上所述的蒸镀用基板，在该蒸镀用基板未设置导电电极的一面上沉积子像素材料；使蒸镀用基板与待蒸镀基板保持一定的间隙，并使蒸镀用基板沉积有子像素材料的一面朝向待蒸镀基板；对二者进行对位，使一组导电电极正对待蒸镀基板的待蒸镀子像素材料的区域；向导电电极通电使导电电极发热，促使导电电极对应的子像素材料蒸发至待蒸镀子像素材料的区域上。

Description

蒸镀用基板及其制造方法、蒸镀方法

技术领域

本发明涉及显示面板制造技术领域，尤其涉及一种蒸镀用基板及其制造方法、蒸镀方法。

背景技术

OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置因其自发光、高对比度、高色域、宽视角、结构轻薄以及兼容柔性等特点，越来越受到显示业界关注和青睐。

在OLED显示面板的制造过程中，蒸镀是一个非常重要的工艺步骤。目前，蒸镀过程大致为：将FMM(Fine Metal Mask，高精度金属掩膜版)置于待蒸镀基板的下方，使其与待蒸镀基板贴合，薄膜材料自下而上沉积于待蒸镀基板的规定位置上。蒸镀主要用来沉积R(红色)子像素、G(绿色)子像素、B(蓝色)子像素等薄膜。

由于受到FMM自身结构、制备材料和制作工艺的限制，FMM的细网结构不可能做得太精细，否则极易出现破损，甚至根本无法成形，这造成高PPI(Pixels Per Inch，每英寸所拥有的像素数目)的OLED显示面板的开发受到限制。

发明内容

针对上述现有技术中所存在的问题，本发明实施例提供一种蒸镀用基板及其制造方法、蒸镀方法，有助于实现高PPI的OLED显示面板的开发。

为达到上述目的，本发明实施例采用如下技术方案：

第一方面，本发明实施例提供了一种蒸镀用基板，该蒸镀用基板包括：衬底基板；设置于所述衬底基板一面上的至少一组导电电极，每组所述导电电极的位置对应显示面板中同一颜色子像素的位置，所述导电电极在通电时发热。

基于上述蒸镀用基板的结构，当采用上述蒸镀用基板进行蒸镀时，首先在其未设置导电电极的一面上沉积子像素材料，然后将该蒸镀用基板的一组导电电极对应待蒸镀基板的待蒸镀子像素材料的区域，开始进行蒸镀。蒸镀过程中，向该蒸镀用基板的对应待蒸镀子像素材料的区域的导电电极通电，使导电电极发热，促使导电电极对应的子像素材料蒸发至待蒸待蒸镀子像素材料的区域镀基板的待蒸镀子像素材料的区域上，形成所需要的子像素。可见，本发明所提供的蒸镀用基板可替代现有技术中的FMM完成子像素的蒸镀，由于避免了使用FMM，因此也就消除了FMM对高PPI的实现的限制；通过改变蒸镀用基板上导电电极的大小，即可控制导电电极所对应子像素材料蒸发至待蒸镀基板上所形成的子像素的大小，从而实现高PPI的OLED显示面板的制备。

可选的，每组导电电极包括多列导电电极；所述蒸镀用基板还包括多条导线，一列导电电极与至少一条所述导线相连。

可选的，至少一条所述导线包括：导线主体及多条导线分支；其中，所述导线主体沿列方向延伸；所述导线分支与所述导线主体交叉设置，且沿行方向延伸；在所述导线主体所经过的一列导电电极中，至少一个导电电极对应两条导线分支，所述两条导线分支分别位于对应导电电极的两侧。

可选的，所述导线主体包括多个导线段，所述多个导线段与所述导线主体所经过的各导电电极呈交替布置，且相邻两个所述导电段之间通过位于二者之间的导电电极实现电连接。

可选的，所述导电电极的电阻值大于所述导线的电阻值。

可选的，所述导电电极的材料为氧化物半导体导电材料，所述导线的材料为金属。

可选的，所述导线设置于所述导电电极背向所述衬底基板的一侧。

可选的，所述蒸镀用基板包括至少两组所述导电电极，各组所述导电电极沿行方向在所述衬底基板上平移后能够相互重叠。

可选的，所述蒸镀用基板包括三组所述导电电极，按照第一组的一列导电电极、第二组的一列导电电极和第三组的一列导电电极的次序循环排布；第二组导电电极沿行方向朝第一组导电电极平移一个子像素的距离之后，能够与第一组导电电极重叠；第三组导电电极沿行方向朝第一组导电电极平移两个子像素的距离之后，能够与第一组导电电极重叠。

可选的，每条所述导线对应地串接一列所述导电电极。

可选的，属于同一组的多列导电电极所对应的多条导线相互电连接。

可选的，所述导电电极的形状为矩形，所述导电电极的长度小于或等于其所对应的子像素的长度，所述导电电极的宽度小于或等于其所对应的子像素的宽度。

可选的，所述衬底基板上设置有多个凹槽，每个所述导电电极对应的设置于一个所述凹槽内。

第二方面，本发明实施例提供了一种蒸镀用基板的制造方法，所述制造方法包括以下步骤：提供一衬底基板；在所述衬底基板上制作至少一组导电电极，使每组所述导电电极的位置对应显示面板中同一颜色子像素的位置，且所述导电电极在通电时发热。

上述制造方法所能产生的有益效果与第一方面所提供的蒸镀用基板的有益效果相同，此处不再赘述。

可选的，每组导电电极包括多列导电电极；所述制造方法还包括：在所述导电电极背离所述衬底基板的一侧制作多条导线，使一列所述导电电极与至少一条所述导线相连。

可选的，制作所述导电电极和制作所述导线的步骤包括：在所述衬底基板的一侧依次制作第一导电薄膜和第二导电薄膜；采用半灰阶掩膜工艺，刻蚀所述第二导电薄膜和所述第一导电薄膜，形成所述导电电极和所述导线。

可选的，制作所述导电电极的步骤包括：在所述衬底基板一侧待形成导电电极的区域制作多个凹槽；在每个所述凹槽内制作一个所述导电电极。

第三方面，本发明实施例提供了一种蒸镀方法，该蒸镀方法包括以下步骤：

S1：提供如第一方面所述的蒸镀用基板，在所述蒸镀用基板未设置导电电极的一面上沉积子像素材料。

S2：将所述蒸镀用基板置于待蒸镀基板的一侧，使所述蒸镀用基板沉积有子像素材料的一面朝向待蒸镀基板，并且使所述蒸镀用基板和待蒸镀基板之间保持一定的间隙。

S3：对所述蒸镀用基板和待蒸镀基板进行对位，使所述蒸镀用基板的一组导电电极正对待蒸镀基板的待蒸镀子像素材料的区域。

S4：向所述导电电极通电，使所述导电电极发热，促使所述导电电极对应的子像素材料蒸发至待蒸镀基板的待蒸镀子像素材料的区域上，形成所需要的子像素的材料膜层图案。

上述蒸镀方法所能产生的有益效果与第一方面所提供的蒸镀用基板的有益效果相同，此处不再赘述。

可选的，所述蒸镀用基板包括N组所述导电电极，N≥2；在待蒸镀基板上形成所需要的子像素之后，还包括：重复步骤S2～S4，将其余N-1组所述导电电极所对应的子像素材料对应蒸发至N-1块待蒸镀基板上，其中，每次对所述蒸镀用基板和待蒸镀基板进行对位时，使对应有子像素材料的一组导电电极正对待蒸镀基板的待蒸镀子像素材料的区域。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例所提供的蒸镀用基板的平面结构图；

图2为图1沿虚线aa′的截面图；

图3为采用本发明实施例所提供的蒸镀用基板进行蒸镀的工艺步骤图一；

图4为采用本发明实施例所提供的蒸镀用基板进行蒸镀的工艺步骤图二；

图5为采用本发明实施例所提供的蒸镀用基板进行蒸镀的工艺步骤图三；

图6为采用本发明实施例所提供的蒸镀用基板进行蒸镀的工艺步骤图四；

图7为本发明实施例所提供的蒸镀用基板的另一种平面结构图；

图8a为本发明实施例所提供的蒸镀用基板中导线的一种平面结构图；

图8b为本发明实施例所提供的蒸镀用基板中导线的另一种平面结构图；

图9为本发明实施例所提供的蒸镀用基板的一种截面结构图；

图10a～图10h为本发明实施例所提供的蒸镀用基板的制造方法的工艺步骤图；

图11为本发明实施例所提供的蒸镀方法的基本流程图。

附图标记说明：

10-衬底基板； 20-导电电极；

30-导线； 31-导线主体；

32-导线分支； 40-子像素材料；

50-待蒸镀基板； 60-子像素；

70-电源； 80-凹槽；

90-光刻胶层； 20′-第一导电薄膜；

30′-第二导电薄膜。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

实施例一

本实施例提供了一种蒸镀用基板，如图1和图2所示，该蒸镀用基板包括：衬底基板10，及至少一组导电电极20。其中，导电电极20设置于衬底基板10的一面上，每组导电电极20的位置对应显示面板中同一颜色子像素的位置，且导电电极20在通电时发热。

请参见图3，当采用上述蒸镀用基板进行蒸镀时，首先在其衬底基板10未设置导电电极20的一面上沉积子像素材料40。如图4所示，然后将该蒸镀用基板与待蒸镀基板50进行对位，使该蒸镀用基板的一组导电电极20与待蒸镀基板50的待蒸镀子像素材料的区域正对，开始进行蒸镀。蒸镀过程中，向对应于待蒸镀子像素材料的区域的该组导电电极20通电，该组导电电极20在通电的作用下发热，促使该组导电电极20对应的子像素材料蒸发至待蒸镀基板50的待蒸镀子像素材料的区域上，形成所需要的子像素的材料膜层图案。

通过上述过程，本实施例所提供的蒸镀用基板可替代现有技术中的FMM，完成子像素的蒸镀。由于蒸镀过程避免了使用FMM，因此也就消除了FMM对高PPI的实现的限制。有上述过程不难得到，在本实施例中，根据所要实现的PPI的数量，通过改变蒸镀用基板上导电电极20的大小，即可控制所蒸镀的子像素60的大小，从而实现高PPI的OLED显示面板的制备。

进一步的，在本实施例中，上述蒸镀用基板的每组导电电极20排列成多列，即每组包括多列导电电极20，上述蒸镀用基板可包括至少两组导电电极20，各组导电电极20在衬底基板10上沿各组导电电极20排列的行方向(以下称该方向为行方向，如图1箭头所示)平移后能够相互重叠。这样设置的目的在于：当上述蒸镀用基板完成对一块待蒸镀基板的某种颜色的子像素的蒸镀后，该蒸镀用基板还可用于蒸镀其他待蒸镀基板的同样颜色的子像素，仅需在蒸镀前将该蒸镀用基板上的其他组导电电极20中的一组导电电极20与待蒸镀基板的同样颜色的待蒸镀子像素材料的区域对位即可，从而能够充分利用沉积在蒸镀用基板上的子像素材料40。该蒸镀用基板总共所能用于蒸镀的待蒸镀基板的数量由其所包含的导电电极20的组数决定，需要说明的是，对于一种优选的实施方式，此处所述的蒸镀用基板所包含的导电电极20的“组数”并不是任意的，而是应与显示面板中子像素颜色的种类一致，例如：若显示面板中子像素颜色的种类为R(红色)、G(绿色)、B(蓝色)三种，则蒸镀用基板所包含的导电电极20的“组数”至多为三组，也就是说，蒸镀用基板至多可用于蒸镀三块待蒸镀基板。

而现有技术中，由于采用FMM进行蒸镀，蒸镀时只有通过FMM的细网结构的网孔的子像素材料才能沉积在待蒸镀基板上，未通过网孔的薄膜材料会沉积在蒸镀设备的内壁上等位置，因此造成子像素材料的利用率较低，导致蒸镀成本高昂。

与现有技术相比，本实施例的上述技术方案中，通过在蒸镀用基板的衬底基板10上设置至少两组导电电极20，各组导电电极20沿行方向在衬底基板10上平移后能够相互重叠，使得一块蒸镀用基板能够用于至少两块待蒸镀基板的同种颜色子像素的蒸镀，从而充分利用了沉积在蒸镀用基板的衬底基板10上的子像素材料40，极大地减少了子像素材料40的浪费，提高了子像素材料40的利用率，节约了蒸镀成本。

基于上述技术方案，作为一种可能的设计，请再次参见图1和图2，本实施例所提供的蒸镀用基板包括三组导电电极20，三组导电电极20在图中分别编号为1、2、3，每组导电电极20包括多列导电电极20，按照第一组的导电电极20中的一列、第二组的导电电极20中的一列和第三组的导电电极20中的一列的次序循环排布。第二组导电电极20沿行方向朝第一组导电电极20平移一个子像素的距离之后，能够与第一组导电电极20重叠；第三组导电电极20沿行方向朝第一组导电电极20平移两个子像素的距离之后，能够与第一组导电电极20重叠。

利用上述蒸镀用基板进行蒸镀时，在蒸镀用基板未设置导电电极20的一面上沉积某种颜色的子像素材料后，如：沉积了绿色子像素材料，如图4所示，可将第三组导电电极20与待蒸镀基板的待蒸镀绿色子像素材料的区域进行对位，然后对第三组导电电极20进行通电，进行绿色子像素材料的蒸镀。蒸镀完成后，如图5所示，可更换新的待蒸镀基板，将第二组导电电极20与新的待蒸镀基板的待蒸镀绿色子像素材料的区域进行对位，进行绿色子像素的蒸镀。同样的，蒸镀完成后，如图6所示，可再更换新的待蒸镀基板，将第一组导电电极20与新的待蒸镀基板的待蒸镀绿色子像素材料的区域进行对位，进行绿色子像素的蒸镀。至此，全部导电电极20所对应的子像素材料均被蒸镀，从而极大地提升了子像素材料的利用率。

显然，上述蒸镀用基板可用于三块待蒸镀基板的相同颜色子像素的蒸镀。另外，由于同一组内相邻两列导电电极20沿列方向的对称轴之间的间距为三个子像素的距离，因此上述蒸镀用基板特别适用于常规三基色OLED显示面板的子像素的制备(在这种OLED显示面板中，同一颜色的子像素列之间正好间隔三个子像素的距离)。

基于本实施所提供的蒸镀用基板，请继续参见图1和图2，为实现向目标组的导电电极20通电，可在蒸镀用基板上设置多条导线30，并使每组导电电极20中的一列与至少一条导线30相连，以便于向相应组导电电极30通电。

可尽量减少导线30的数量，以尽可能的降低导线30在传导电流时自身产生的热量，从而避免其引起子像素材料40的蒸发。特别的，请再次参见图1，对于上述包括三组导电电极20的蒸镀用基板，可使每条导线30对应地串接一列导电电极20。

作为一种可能的设计，请参见图7，对于上述包括三组导电电极20的蒸镀用基板，可将属于同一组的多列导电电极20所对应的多条导线30相互电连接，以便于统一向同一组导电电极20同时通电。

本实施例中，在保证导线30的导线性能的前提下，可尽量减小导线30的线宽，以减少由于导线30导电产热而引起的非目标区域的子像素材料40的蒸发。

此外，对于衬底基板10上的非导电电极20覆盖的区域，如相邻导电电极20之间的间隙区域等，尽量减少导线30对其的覆盖面积，以避免非导电电极20覆盖的区域对应的子像素材料40，由于导线30在传导电流发热而蒸发。具体实施时，可通过减小导线30的线宽，来减少导线30对非导电电极20覆盖的区域的覆盖面积。

为了保证良好的蒸镀效果，可将导线30设计为如图8a所示的结构：导线30包括导线主体31及多条导线分支32。其中，导线主体31沿列方向延伸；导线分支32与导线主体31交叉设置，且沿行方向延伸。在导线主体31所经过的一列导电电极20中，至少一个导电电极20对应两条导线分支32，这两条导线分支32分别位于对应导电电极20的两侧(这两侧具体是指导电电极20沿行方向的两侧边所对应的两侧)。请见图8a中箭头所示，当电流沿导线主体31传导至导电电极20处时，会分散至一侧的导线分支32上，然后经过整面的导电电极20的传导，流动至另一测的导线分支32，最终重新汇聚于导线主体31。由于导线分支32的设置，因此电流能够更加均匀地在导电电极20中流动，使得导电电极20上的热量分布更加均匀，从而有利于提高蒸镀的均匀性。

基于上述导线30的结构设计方案，作为一种可能的实施方式，如图8b所示，可以省去导电主体31和导电电极20重合的部分，从而进一步使电流更加均匀地在导电电极20中流动，使导电电极20上的热量分布更加均匀。换言之，在这种实施方式中，导线30被导电电极20所在的区域分割为不连续的若干导线段，属于同一条导线30的相邻两个导线段之间通过导电电极20实现电连接。

另外，为了保证良好的蒸镀效果，需要导电电极20具有良好的通电发热性能，因此导电电极20优选采用电阻率较大的材料；与此相对的，为了消除导线30在通电时发热对蒸镀效果的影响，导线30优选采用电阻率相对较小的材料。例如：可使导电电极20的电阻值大于导线30的电阻值。至于导电电极20和导线30的具体制备材料，示例性的，导电电极20的材料可为氧化物半导体导电材料，如：氧化铟锡(Indium Tin Oxide，简称ITO)等，导线30的材料可为金属，如：镍、铬等。

作为一种可能的设计，请再次参见图2，将导线30设置于导电电极20背向衬底基板10的一侧，这样可保证整片导电电极20全部与衬底基板10接触，使得导电电极20所产生的热量能够均匀的传导至衬底基板10上，从而保证导电电极20所对应的子像素材料能够均匀的蒸发，提高蒸镀质量。

导电电极20的形状应依待蒸镀的子像素的形状而定，以保证所蒸镀的子像素的形状的准确性。另外，考虑到子像素材料由蒸镀用基板的衬底基板10蒸发至待蒸镀基板50上的过程中，可能会存在一定程度的扩散，可使导电电极20的尺寸略小于待蒸镀的子像素的尺寸，以保证所蒸镀的子像素的尺寸的准确性。基于前述技术方案，对于常规的矩形子像素，导电电极20的形状也为矩形，可使导电电极20的长度小于或等于其所对应的子像素的长度，导电电极20的宽度小于或等于其所对应的子像素的宽度。

作为一种可能的设计，如图9所示，可在蒸镀用基板的衬底基板10上设置有多个凹槽80，将每个导电电极20对应的设置于一个凹槽80内，这样缩短蒸镀时导电电极20与衬底基板10上的子像素材料之间的距离，从而尽可能的减少热量在由导电电极20传导至子像素材料的过程中的扩散及损失，并且能够使得热量更迅速的传导至子像素材料，达到提高蒸镀质量，加快蒸镀进程的目的。

实施例二

基于实施例一所提供的蒸镀用基板，本实施例对应提供了其制造方法，请参见图2，该制造方法包括以下步骤：提供一衬底基板10；在该衬底基板10上制作至少一组导电电极20，使每组导电电极20的位置对应显示面板中同一颜色子像素的位置，且导电电极20在通电时发热。其中，制作导电电极20可采用掩膜工艺。

上述制造方法所制造的蒸镀用基板可替代现有技术中的FMM完成子像素的蒸镀，从而能够实现高PPI的OLED显示面板的制备。

请继续参见图2，上述制造方法还可包括以下步骤：在导电电极20背离衬底基板10的一侧制作多条导线30，使每组导电电极20中的一列导电电极与至少一条导线30相连，从而实现向目标组的导电电极20通电。其中，制作导线30可采用掩膜工艺。

基于上述制造方法，作为一种可能的实现方式，请参见图10a～图10h，制作导电电极20和制作导线30的步骤可包括如下具体的步骤：在衬底基板10的一侧依次制作第一导电薄膜20′和第二导电薄膜30′，如图10a～图10b，其中，第一导电薄膜20′的材料为待形成导电电极20的材料，第二导电薄膜30′的材料为待形成导线30的材料；在第二导电薄膜30′背向衬底基板10的一侧制作光刻胶层90，如图10c所示；采用半灰阶掩膜对光刻胶层90进行图案化，图案化后的光刻胶层中，全部保留部分对应衬底基板10的待形成导线30的区域，半保留部分对应衬底基板10的待形成导电电极20的区域，如图10d所示；以该光刻胶层90为掩膜，刻蚀第二导电薄膜30′和第一导电薄膜20′，形成导电电极20，如图10e所示；利用灰化工艺，去除光刻胶层90的半保留部分，暴露出第二导电薄膜30′的待刻蚀部分的表面，如图10f所示；以光刻胶层90的全部保留部分为掩膜，刻蚀第二导电薄膜30′，形成导线30，如图10g所示；最后去除剩余的光刻胶层，如图10h所示。通过采用半灰阶掩膜工艺制作导电电极20和导线30，实现了仅使用一道掩膜工艺就能制备导电电极20和导线30，从而节省了工艺步骤。

当采用半灰阶掩膜工艺时，位于同一列的相邻的两个导电电极20之间的导线30下方将留有未被刻蚀的第一导电薄膜20′，该残留的第一导电薄膜20′可能在通电情况下发热。针对这一情况，可以使导线30材料的电阻率小于第一导电薄膜材料的电阻率，优选地，使导线30材料的电阻率远小于第一导电薄膜材料的电阻率，从而使位于残留第一导电薄膜上方的导线形成对残留第一导电薄膜的短路，使得在残留第一导电薄膜上通过的电流极小，因而由残留第一导电薄膜产生的热量也非常微弱，从而避免非导电电极20覆盖的区域对应的子像素材料40，由于残留的第一导电薄膜在传导电流时发热而蒸发。

在本实施例所提供的制造方法中，请参见图9，可在制作导电电极20之前，预先在衬底基板10一侧待形成导电电极20的区域制作多个凹槽80，然后再在每个凹槽80内制作一个导电电极20，这样能够缩短蒸镀时导电电极20与衬底基板10上的子像素材料之间的距离。其中，凹槽80的制作可采用激光刻蚀工艺。

实施例三

基于实施例一所提供的蒸镀用基板，本实施例提供一种蒸镀方法，如图11所示，并请参见图3和图4，该蒸镀方法包括以下步骤：

S1：提供如实施例一所述的蒸镀用基板，在蒸镀用基板未设置导电电极20的一面上沉积子像素材料40。

在上述步骤中，所沉积的子像素材料40具体可为红色子像素材料、蓝色子像素材料、绿色子像素材料或者其他颜色的子像素材料。

另外，沉积可为液相沉积(Liquid-Phase Deposition，简称LPD)、化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PVD)等工艺。基于节约沉积材料的考虑，可选用液相沉积。

S2：将该蒸镀用基板置于待蒸镀基板50的一侧，使该蒸镀用基板沉积有子像素材料40的一面朝向待蒸镀基板50，并且使蒸镀用基板和待蒸镀基板50之间保持一定的间隙。

在上述步骤中，蒸镀用基板和待蒸镀基板50之间在蒸镀时所保持间隙可由实际工艺的需求情况而定。一般来说，该间隙不宜过大，否则会造成子像素材料在蒸发过程中扩散程度过大，影响所蒸镀的子像素的质量。

S3：对该蒸镀用基板和待蒸镀基板50进行对位，使该蒸镀用基板的一组导电电极20正对待蒸镀基板50的待蒸镀子像素材料的区域。

S4：向相应的一组导电电极20通电，使导电电极20发热，促使与该组导电电极20对应的子像素材料蒸发至待蒸镀基板50的待蒸镀子像素材料的区域上，形成所需要的子像素的材料膜层图案。

上述蒸镀方法无需使用传统蒸镀方法所需要的FMM，因此也就消除了FMM对高PPI的实现的限制。若要采用上述蒸镀方法实现高PPI的OLED显示面板的制备，仅需制备配套的蒸镀用基板即可，该配套的蒸镀用基板上的导电电极20的大小应与所要实现的PPI对应的子像素的大小相匹配。

此外，请参见图5～图6，假设蒸镀所使用的蒸镀用基板包括N组导电电极20，N≥2，在经过步骤S1～S4，在待蒸镀基板上形成所需要的子像素之后，本实施例中的蒸镀方法还可包括如下过程：重复步骤S2～S4，每次循环之前，更换一个新的待蒸镀基板50，将其余N-1组导电电极20所对应的子像素材料对应蒸发至N-1块待蒸镀基板上。其中，每次对蒸镀用基板和待蒸镀基板进行对位时，使对应有子像素材料的一组导电电极20正对待蒸镀基板的待蒸镀子像素材料的区域。也就是说，当上述蒸镀用基板完成对一块待蒸镀基板的某种颜色的子像素的蒸镀后，该蒸镀用基板还可用于蒸镀其他待蒸镀基板的同样颜色的子像素，具体过程可参见实施例一中相关部分的描述。

通过上述步骤，使得一块蒸镀用基板能够用于至少两块待蒸镀基板的同种颜色子像素的蒸镀，从而充分利用了沉积在蒸镀用基板的衬底基板10上的子像素材料40，提高了子像素材料40的利用率，节约了蒸镀成本。

以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种蒸镀用基板，其特征在于，所述蒸镀用基板包括：

衬底基板；

设置于所述衬底基板一面上的至少一组导电电极，每组所述导电电极的位置对应显示面板中同一颜色子像素的位置，所述导电电极在通电时发热。

2.根据权利要求1所述的蒸镀用基板，其特征在于，每组导电电极包括多列导电电极；所述蒸镀用基板还包括多条导线，一列所述导电电极与至少一条所述导线相连。

3.根据权利要求2所述的蒸镀用基板，其特征在于，至少一条所述导线包括：导线主体及多条导线分支；

其中，所述导线主体沿列方向延伸；所述导线分支与所述导线主体交叉设置，且沿行方向延伸；

在所述导线主体所经过的一列导电电极中，至少一个导电电极对应两条导线分支，所述两条导线分支分别位于对应导电电极的两侧。

4.根据权利要求3所述的蒸镀用基板，其特征在于，所述导线主体包括多个导线段，所述多个导线段与所述导线主体所经过的各导电电极呈交替布置，且相邻两个所述导线段之间通过位于二者之间的导电电极实现电连接。

5.根据权利要求2所述的蒸镀用基板，其特征在于，所述导电电极的电阻值大于所述导线的电阻值。

6.根据权利要求5所述的蒸镀用基板，其特征在于，所述导电电极的材料为氧化物半导体导电材料，所述导线的材料为金属。

7.根据权利要求2所述的蒸镀用基板，其特征在于，所述导线设置于所述导电电极背向所述衬底基板的一侧。

8.根据权利要求2所述的蒸镀用基板，其特征在于，所述蒸镀用基板包括至少两组所述导电电极，各组所述导电电极沿行方向在所述衬底基板上平移后能够相互重叠。

9.根据权利要求8所述的蒸镀用基板，其特征在于，所述蒸镀用基板包括三组所述导电电极，按照第一组的一列导电电极、第二组的一列导电电极和第三组的一列导电电极的次序循环排布；

第二组导电电极沿行方向朝第一组导电电极平移一个子像素的距离之后，能够与第一组导电电极重叠；

第三组导电电极沿行方向朝第一组导电电极平移两个子像素的距离之后，能够与第一组导电电极重叠。

10.根据权利要求9所述的蒸镀用基板，其特征在于，每条所述导线对应地串接一列所述导电电极。

11.根据权利要求10所述的蒸镀用基板，其特征在于，属于同一组的多列导电电极所对应的多条导线相互电连接。

12.根据权利要求1～11任一项所述的蒸镀用基板，其特征在于，所述导电电极的形状为矩形，所述导电电极的长度小于或等于其所对应的子像素的长度，所述导电电极的宽度小于或等于其所对应的子像素的宽度。

13.根据权利要求1～11任一项所述的蒸镀用基板，其特征在于，所述衬底基板上设置有多个凹槽，每个所述导电电极对应的设置于一个所述凹槽内。

14.一种蒸镀用基板的制造方法，其特征在于，所述制造方法包括以下步骤：

提供一衬底基板；

在所述衬底基板上制作至少一组导电电极，使每组所述导电电极的位置对应显示面板中同一颜色子像素的位置，且所述导电电极在通电时发热。

15.根据权利要求14所述的制造方法，其特征在于，每组导电电极包括多列导电电极；所述制造方法还包括：在所述导电电极背离所述衬底基板的一侧制作多条导线，使一列所述导电电极与至少一条所述导线相连。

16.根据权利要求15所述的制造方法，其特征在于，制作所述导电电极和制作所述导线的步骤包括：

在所述衬底基板的一侧依次制作第一导电薄膜和第二导电薄膜；

采用半灰阶掩膜工艺，刻蚀所述第二导电薄膜和所述第一导电薄膜，形成所述导电电极和所述导线。

17.根据权利要求14所述的制造方法，其特征在于，制作所述导电电极的步骤包括：

在所述衬底基板一侧待形成导电电极的区域制作多个凹槽；

在每个所述凹槽内制作一个所述导电电极。

18.一种蒸镀方法，其特征在于，所述蒸镀方法包括以下步骤：

S1：提供如权利要求1～13任一项所述的蒸镀用基板，在所述蒸镀用基板未设置导电电极的一面上沉积子像素材料；

S2：将所述蒸镀用基板置于待蒸镀基板的一侧，使所述蒸镀用基板沉积有子像素材料的一面朝向待蒸镀基板，并且使所述蒸镀用基板和待蒸镀基板之间保持一定的间隙；

S3：对所述蒸镀用基板和待蒸镀基板进行对位，使所述蒸镀用基板的一组导电电极正对待蒸镀基板的待蒸镀子像素材料的区域；

S4：向所述导电电极通电，使所述导电电极发热，促使所述导电电极对应的子像素材料蒸发至待蒸镀基板的待蒸镀子像素材料的区域上，形成所需要的子像素的材料膜层图案。

19.根据权利要求18所述的蒸镀方法，其特征在于，所述蒸镀用基板包括N组所述导电电极，N≥2；在待蒸镀基板上形成所需要的子像素之后，还包括：重复步骤S2～S4，将其余N-1组所述导电电极所对应的子像素材料对应蒸发至N-1块待蒸镀基板上，其中，每次对所述蒸镀用基板和待蒸镀基板进行对位时，使对应有子像素材料的一组导电电极正对待蒸镀基板的待蒸镀子像素材料的区域。