CN110290081B - 一种基带信号处理方法及装置 - Google Patents

Abstract

本发明提供了一种基带信号处理方法及装置，发送端首先生成变速率采样使能时钟，然后根据变速率采样率使能时钟对第一基带信号进行插值，最后利用多级级联平均滤波器对插值得到的第一数据序列进行多级级联滑动平均滤波，滤波后得到的数据序列作为最终的上采样信号发送往接收端设备，接收端利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，生成与发送端相同的变速率采样使能时钟，根据变速率采样使能时钟从滤波后得到的第二数据序列中抽取数据，抽取得到的数据序列作为最终的下采样信号。本发明可根据变速率采样使能时钟实现变速率采样，并可通过多级级联滑动平均滤波有效抑制上采样时信号的带外辐射和下采样时信号的频谱混叠。

Description

一种基带信号处理方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种基带信号处理方法及装置。

背景技术

在一般的通信系统中，符号速率是固定的一种或几种速率，这使得信号处理过程中，各级采样率之间的关系是固定的比例关系，并且，采样率之间的比例关系可以通过采样率转换的方法实现。

目前，对信号重采样都是采用对信号序列进行整数倍插值或者抽取实现，当插值与抽取采用相同的整数倍时，得到的信号序列为整数倍关系，当插值与抽取采用不同的整数倍时，得到的信号序列为整数倍或非整数倍关系，最终将插值或抽取的信号序列经过低通滤波器得到采样后的基带信号。

目前关于上采样和下采样的实现方法较为单一，多数局限于整数倍插值和抽取，虽然可以对插值和抽取采用不同的整数倍关系实现非整数倍的重采样，但是对于插值或者抽取过程中只能采取固定整数倍数重采样，并且对重采样信号的滤波问题上，对带外抑制程度较低，导致上采样后信号的带外辐射非常严重，而下采样时又不能很好的抑制频谱混叠，实践程度并不理想。

发明内容

有鉴于此，本发明提供了一种基带信号处理方法及装置，用以解决现有技术在采样时，对于插值或者抽取过程中只能采取固定整数倍数重采样，并且在重采样信号的滤波问题上，对带外抑制程度较低，导致上采样后信号的带外辐射非常严重，而下采样时又不能很好的抑制频谱混叠的问题，其技术方案如下：

一种基带信号处理方法，应用于发送端设备，所述方法包括：

根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟；

根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，其中，所述第一基带信号为一数据序列；

利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号；其中，所述上采样信号用于发送往接收端设备。

其中，所述根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟，包括：

初始化相位累加器和变速率采样使能时钟；

根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加；

在每次累加后，判断所累加器的累加值是否大于所述相位周期；

若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；

若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

其中，所述第一数据序列缓存于所述发送端设备的指定存储器中；

则根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，包括：

根据所述发送端设备的工作时钟以及所述变速率采样使能时钟，从所述指定存储器中读取数据，读取的所有数据组成所述第一数据序列。

其中，所述根据所述发送端设备的工作时钟以及所述变速率采样率使能时钟，从所述指定存储器中读取数据，包括：

当所述发送端设备的工作时钟出现上升沿时，若所述变速率采样率使能时钟为低电平，则将前一次读取的数据的存储地址确定为目标存储，若所述变速率采样率使能时钟为高电平，则将前一次读取的数据的存储地址的下一存储地址确定为所述目标存储地址；

读取所述目标存储地址处的数据。

其中，所述利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，包括：

初始化预先建立的计数器和所述多级级联平均滤波器；

根据所述发送端设备的工作时钟，控制所述计数器进行计数，其中，每当所述工作时钟出现上升沿时，所述计数器的计数值加1；

当所述计数器的计数值小于或等于时间系数时，依次获取所述第一数据序列中的数据，并利用所述多级级联平均滤波器按第一滤波方式对获取的数据进行滤波，其中，所述时间系数根据预设的相位周期和预设的变速率采样频率确定；

当所述计数器的计数值大于所述时间系数时，从所述第一数据序列中未进行滤波的数据中依次获取数据，并利用所述多级级联平均滤波器按第二滤波方式对获取的数据进行滤波；

其中，所述多级级联平均滤波器由多个平均滤波器级联而成，第一级平均滤波器的输入数据为所述第一数据序列中的数据，其它级平均滤波器中的任一级平均滤波器的输入为其前一级平均滤波器输出的数据，最后一级平均滤波器输出的数据为最终的滤波后的数据；

其中，采用所述第一滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，并利用归一化系数对累加值进行归一化；采用所述第二滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，将累加值减去该级平均滤波器对应的目标历史累加值，利用所述归一化系数对减去所述目标历史累加值后的数据进行归一化；

其中，所述目标历史累加值为与当前时刻的时间间隔为所述时间系数的历史累加值；所述归一化系数根据所述变速率采样频率和所述发送端设备的时钟工作频率确定。

一种基带信号处理方法，应用于接收端设备，所述方法包括：

利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列，其中，所述第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号；

生成变速率采样使能时钟，所述变速率采样使能时钟与所述发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同；

根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号。

其中，所述根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，包括：

根据所述接收端设备的工作时钟和所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据。

其中，所述根据所述接收端设备的工作时钟和所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，包括：

当所述接收端设备的工作时钟出现上升沿时，若所述变速率采样使能时钟为高电平，则从所述滤波后的数据序列中抽取对应的数据，若所述变速率采样使能时钟为低电平，则不从所述滤波后的数据序列中抽取对应的数据。

一种基带信号处理装置，应用于发送端设备，所述装置包括：时钟生成模块、数据插值模块和数据滤波模块；

所述时钟生成模块，用于根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟；

所述数据插值模块，用于根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，其中，所述第一基带信号为一数据序列；

所述数据滤波模块，用于利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号；其中，所述上采样信号用于发送往接收端设备。

一种基带信号处理装置，应用于接收端设备，所述装置包括：数据滤波模块、时钟生成模块和数据抽取模块；

所述数据滤波模块，用于利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列，其中，所述第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号；

所述时钟生成模块，用于生成变速率采样使能时钟，所述变速率采样使能时钟与所述发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同；

所述数据抽取模块，用于根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号。

经由上述方案可知，本发明提供的基带信号处理方法及装置，对于发送端，首先生成变速率采样使能时钟，然后根据变速率采样率使能时钟对第一基带信号进行插值，最后利用多级级联平均滤波器对插值得到的第一数据序列进行多级级联滑动平均滤波，滤波后得到的数据序列作为最终的上采样信号发送往接收端设备，对于接收端，利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，生成与发送端相同的变速率采样使能时钟，根据变速率采样使能时钟从滤波后得到的第二数据序列中抽取数据，抽取的数据序列作为最终的下采样信号，经由上述过程可知，本发明提供的基带信号处理方法及装置可根据变速率采样使能时钟实现变速率采样，并可通过多级级联平均滤波有效抑制上采样时信号的带外辐射和下采样时信号的频谱混叠。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的应用于发送端设备的基带信号处理方法的流程示意图；

图2为本发明实施例提供的单级平均滤波器的幅频特性图；

图3为本发明实施例提供的三级平均滤波器的幅频特性图；

图4为本发明实施例提供的利用多级级联平均滤波器对第一数据序列进行多级滑动平均滤波，获得滤波后的数据序列的流程示意图；

图5为本发明实施例提供的应用于接收端设备的基带信号处理方法的流程示意图；

图6为本发明实施例提供的应用于发送端设备的基带信号处理装置的结构示意图；

图7为本发明实施例提供的应用于接收端设备的基带信号处理装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了针对基带信号实现变速率采样，并在滤波问题上，有效抑制上采样时的带外辐射和下采样时的频谱混叠，本案发明人进行了深入研究，最终提出了一种基带信号处理方法，接下来通过下述实施例对本发明提供的基带信号处理方法进行介绍。

请参阅图1，示出了本发明实施例提供的基带信号处理方法的流程示意图，该方法应用于发送端设备，该方法可以包括：

步骤S101：根据发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟。

在本实施例中，可预设一相位周期phi_cycle，使其与发送端设备的工作时钟成正比，比值k小于频率步进的分辨率，并设定变速率采样频率f_s，然后根据变速率采样频率f_s、发送端设备的时钟工作频率f和相位周期phi_cycle确定相位步进phaseshift，具体的：

f/phi_cycle＝k＝f_s/phaseshift (1)

根据发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟的过程可以包括：初始化相位累加器和变速率采样使能时钟；根据发送端设备的工作时钟，控制累加器以相位步进进行相位累加；在每次累加后，判断累加器的累加值是否大于相位周期；若累加器的累加值小于或等于相位周期，则将变速率采样使能时钟置低，然后执行根据发送端设备的工作时钟，控制累加器以相位步进进行相位累加；若累加器的累加值大于预设的相位周期时，将变速率采样使能时钟置高，并将累加器的当前累加值减去相位周期，然后执行根据发送端设备的工作时钟，控制累加器以相位步进进行相位累加，经过上述过程便可生成变速率采样使能时钟。

需要说明的是，在初始化时，可将累加器的累加值初始化为0，并将变速率采样使能时钟初始化为0。另外，发送端设备的工作时钟为上升沿触发，即，每当发送端设备的工作时钟出现上升沿时，累加器以相位步进进行相位累加，在每次累加后，将累加值与相位周期的关系进行判断，以确定是将变速率采样使能时钟置高还是置低。

步骤S102：根据变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列。

其中，第一基带信号为待处理基带信号，其为一数据序列。

在本实施例中，发送端设备接收到第一基带信号后，可将第一基带信号缓存至指定存储器，比如缓存RAM或者缓存buffer。

具体的，根据变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列的过程可以包括：根据发送端设备的工作时钟以及变速率采样率使能时钟，从指定存储器中读取数据，读取的所有数据组成第一数据序列。

进一步的，根据发送端设备的工作时钟以及变速率采样率使能时钟，从指定存储器中读取数据的过程可以包括：当发送端设备的工作时钟出现上升沿时，若变速率采样率使能时钟为低电平，则将前一次读取的数据的存储地址确定为目标存储，若变速率采样率使能时钟为高电平，则将前一次读取的数据的存储地址的下一存储地址确定为目标存储地址，然后读取目标存储地址处的数据。也就是说，变速率采样率使能时钟高电平有效，当变速率采样率使能时钟为高电平时，更新存储地址。

步骤S103：利用多级级联平均滤波器对第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号。

其中，最终的上采样信号发送往接收端设备。

平均滤波器的冲击响应公式如下：

其中，D为平均滤波器的阶数。

平均滤波器的频率响应为：

其中，Sa(x)＝sin(x)/x为抽样函数，且Sa(0)＝1，所以平均滤波器在ω＝0处的幅度值为D，即，H(e^j0)＝D，其幅频特性如图2所示。

从图2可以看出，随着频率的增大，旁瓣电平不断减小，其中，第一旁瓣电平为：

当D>>1时，

所以第一旁瓣电平为

其相对主瓣的衰减为

经由上述频谱分析可知，单级平均滤波器的旁瓣电平是比较大的，只比主瓣低13.46dB，然而，这个阻带衰减是不能满足一般工程要求的，一般工程要求为35dB-50dB之间，为了满足工程要求，本实施例采用多级级联平均滤波器对第一数据序列进行滤波，即采用多级级联滑动平均滤波的方式对第一数据序列进行滤波。可选的，多级级联平均滤波器可以但不限为三级级联平均滤波器，请参阅图3，示出了三级级联平均滤波器的幅频特性图。

另外，为了避免高频分量失真，要使有用信号频率应尽量靠近零频，并且不能占据主瓣整个带宽的大部分频带，因此，在变速率插值前可先进行固定倍数的插值滤波。平均滤波器的阶数D通过速率变换比确定，若速率变换比为整数，平均滤波器的阶数D即为速率变换比，若速率变换比不是整数，考虑系统的频偏容限，对速率变换比向下取整作为平均滤波器的阶数D。

本发明实施例提供的基带信号处理方法，首先生成变速率采样使能时钟，然后根据变速率采样率使能时钟对第一基带信号进行插值，最后利用多级级联平均滤波器对插值得到的第一数据序列进行多级级联滑动平均滤波，滤波后得到的数据序列作为最终的上采样信号发送往接收端设备，本发明提供的基带信号处理方法可根据变速率采样使能时钟实现变速率上采样，并可通过多级级联平均滤波有效抑制上采样时信号的带外辐射。

以下对上述实施例中的“步骤S103：利用多级级联平均滤波器对第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号”进行介绍。

请参阅图4，示出了利用多级级联平均滤波器对第一数据序列进行多级滑动平均滤波，获得滤波后的数据序列的过程可以包括：

步骤S401、初始化预先建立的计数器和多级级联平均滤波器。

步骤S402、根据发送端设备的工作时钟，控制计数器进行计数。

发送端设备的工作时钟上升沿触发，计数器的初始计数值为0，每当工作时钟出现上升沿时，计数器的计数值加1。

步骤S403、当计数器的计数值小于或等于时间系数时，依次获取第一数据序列中的数据，并利用多级级联平均滤波器按第一滤波方式对获取的数据进行滤波。

在本实施例中，可每隔预设时间周期，进行一次计数值的判断，即判断计数值是否大于时间系数，只要计数值不大于时间系数，就一直利用多级级联平均滤波器按第一滤波方式对获取的数据进行滤波，直至计数值大于时间系数。

其中，时间系数times_filter根据预设的相位周期phi_cycle和变速率采样频率f_s确定，具体的：

即，用相位周期phi_cycle除以变速率采样频率f_s后向上取整即得到时间系数times_filte。r

其中，多级级联平均滤波器由多个平均滤波器级联而成，第一级平均滤波器的输入数据为第一数据序列中的数据，其它级平均滤波器中的任一级平均滤波器的输入为其前一级平均滤波器输出的数据，最后一级平均滤波器输出的数据为最终的滤波后的数据。

需要说明的是，采用第一滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，并利用归一化系数对累加值进行归一化，归一化后的数据输入下一级的平均滤波器。需要说明的是，任一级平均滤波器在对输入数据进行累加时，是将当前输入的数据与前一次的累加结果相加。

其中，归一化系数可通过变速率采样频率f_s和发送端设备的时钟工作频率f确定，具体的，可用变速率采样频率f_s除以发送端设备的时钟工作频率f，相除得到结果作为归一化系数。需要说明的是，利用归一化系数对累加值进行归一化的过程即为用归一化系数与累加值相乘，相乘得到的结果即为归一化结果。

步骤S404、当计数器的计数值大于时间系数时，从第一数据序列中未进行滤波的数据中依次获取数据，并利用多级级联平均滤波器按第二滤波方式对获取的数据进行滤波。

需要说明的是，采用第二滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，将累加值减去该级平均滤波器对应的目标历史累加值，利用归一化系数对减去目标历史累加值后的数据进行归一化，归一化后的数据输入下一级平均滤波器，目标历史累加值为与当前时刻的时间间隔为时间系数times_filter的历史累加值。

下面通过一具体实例对上述滤波过程进行说明：

假设第一数据序列为{1,0,1,0,1,1,0,0,1,1}，多级级联平均滤波器为三级级联平均滤波器，则对第一数据序列进行滤波的过程为：

初始化计数器和三级级联平均滤波器，具体的，计数器的初始计数值为0，每级平均滤波器的累加初始值和归一化初始值均为0；

根据发送端设备的工作时钟，控制计数器进行计数；

当计数器的计数值小于时间系数时，按第一滤波方式对数据进行滤波：

获取第一数据序列中的第一数据“1”输入第一级平均滤波器，第一级平均滤波器对输入数据“1”进行累加(0+1＝1)，然后对累计值“1”进行归一化(即归一化系数*累加值1＝归一化的数据a₁₁)，归一化后的数据a₁₁输入第二级平均滤波器，第二级平均滤波器针对第一级平均滤波器的输出数据a₁₁进行累加(0+a₁₁＝a₁₁)，然后对累加值a₁₁进行归一化(即归一化系数*累加值a₁₁＝归一化的数据a₁₂)，归一化后的数据a₁₂输入第三级平均滤波器，第三级平均滤波器针对第二级平均滤波器的输出数据a₁₂进行累加(0+a₁₂＝a₁₂)，然后对累计值a₁₂进行归一化(即归一化系数*累加值a₁₂＝归一化的数据a₁₃)，a₁₃即为第一数据序列中的第一个数“1”对应的滤波值，若此时计数器的计数值依然小于时间系数，则获取第一数据序列中的第二个数“0”输入第一级平均滤波器，第一级平均滤波器对0进行累加，由于前一次的累加结果为1，因此，对0进行累加后的累加值为0+1＝1，然后将累加值进行归一化，归一化后的数据输入下一级的平均滤波器，以此类推。

假设按上述的滤波方式处理完第一数据序列中的第5个数据后，计数器的计数值大于时间系数，则从第6个数据1开始，按第二滤波方式对数据进行滤波：

将第一数据序列中的第6个数据“1”输入第一级平均滤波器，第一级平均滤波器对输入数据“1”进行累加(1+s₅，s₅为截止到第5个数的累加结果，即前5个数的累加结果)，然后用累加值减去该滤波器对应的目标历史累加值，利用归一化系数对减去目标历史累加值后的数据进行归一化，归一化后的数据a₆₁输入第二级平均滤波器；第二级平均滤波器针对第一级平均滤波器的输出数据数据a₆₁进行累加，即a₆₁+前5个归一化结果的累加值(a₁₁+a₂₁+a₃₁+a₄₁+a₅₁)，然后用累加值减去该滤波器对应的目标历史累加值，利用归一化系数对减去目标历史累加值后的数据进行归一化，归一化后的数据a₆₂输入第三级平均滤波器；第三级平均滤波器针对第二级平均滤波器的输出数据数据a₆₂进行累加，即a₆₂+前5个归一化结果的累加值(a₁₂+a₂₂+a₃₂+a₄₂+a₅₂)，然后用累加值减去该滤波器对应的目标历史累加值，利用归一化系数对减去目标历史累加值后的数据进行归一化，归一化后的数据a₆₃即为第一数据序列中的第6个数“1”对应的滤波值，采用同样的方式可获得第7～10个数的滤波值。

在本实施例中，发送端设备可以为基于FPGA(xc6vsx315t-1ff1759)的设备，多级平均滤波器中的每个平均滤波器可通过一个累加器和一个寄存器实现，利用累加器对输入数据进行累加，利用寄存器对累加器的累加值进行归一化。

本发明实施例还提供了一种基带信号处理方法，该方法应用于与上述发送端设备相对应的接收端设备，请参阅图5，示出了该基带信号处理的方法的流程示意图，可以包括：

步骤S501：利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列。

其中，第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号。

需要说明的是，利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波的过程与上述利用多级级联平均滤波器对第一数据序列进行多级级联滑动平均滤波的过程类似，本实施例在此不作赘述。

步骤S502：生成变速率采样使能时钟。

该变速率采样使能时钟与发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同。需要说明的是，生成变速率采样使能时钟的实现过程与上述实施例中生成变速率采样使能时钟的实现过程类似，本实施例在此不作赘述。

步骤S503：根据接收端设备生成的变速率采样使能时钟，从第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号。

具体的，根据接收端设备生成的变速率采样使能时钟，从第二数据序列中抽取数据地过程可以包括：根据接收端设备的工作时钟和接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据。其中，接收端设备的工作时钟与发送端设备的工作时钟相同。

进一步的，根据接收端设备的工作时钟和接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据的过程可以包括：当接收端设备的工作时钟出现上升沿时，若变速率采样使能时钟为高电平，则从滤波后的数据序列中抽取对应的数据，若变速率采样使能时钟为低电平，则不从滤波后的数据序列中抽取对应的数据。

本发明实施例提供的基带信号处理方法，可利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，生成与发送端相同的变速率采样使能时钟，根据变速率采样使能时钟从滤波后得到的第二数据序列中抽取数据，抽取的数据序列作为最终的下采样信号，经由上述过程可知，本发明提供的基带信号处理方法及装置可根据变速率采样使能时钟实现变速率采样，并可通过多级级联平均滤波有效抑制下采样时信号的频谱混叠。

下面对本发明实施例提供的基带信号处理装置进行描述，下文描述的基带信号处理装置与上文描述的基带信号处理方法可相互对应参照。

请参阅图6示出了本发明实施例提供的基带信号处理装置的一结构示意图，该装置应用于发送端设备，该装置可以包括：时钟生成模块601、数据插值模块和数据滤波模块；

时钟生成模块601，用于根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟。

数据插值模块602，用于根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，其中，所述第一基带信号为一数据序列。

数据滤波模块603，用于利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号；其中，所述上采样信号用于发送往接收端设备。

本发明实施例提供的基带信号处理装置，首先生成变速率采样使能时钟，然后根据变速率采样率使能时钟对第一基带信号进行插值，最后利用多级级联平均滤波器对插值得到的第一数据序列进行多级级联滑动平均滤波，滤波后得到的数据序列作为最终的上采样信号发送往接收端设备，本发明实施例提供的基带信号处理装置可根据变速率采样使能时钟实现变速率采样，并可通过多级级联平均滤波有效抑制上采样时信号的带外辐射。

在一种可能的实现方式中，上述实施例中的时钟生成模块601可以包括：初始化子模块、累加子模块、判断子模块和时钟生成子模块。

所述初始化子模块，用于初始化相位累加器和变速率采样使能时钟。

所述累加子模块，用于根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加。

所述判断子模块，用于在每次累加后，判断所累加器的累加值是否大于所述相位周期。

所述时钟生成子模块，用于若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

在一种可能的实现方式中，上述实施例中的第一基带信号缓存于所述发送端设备的指定存储器中，则数据插值模块602，具体用于根据所述发送端设备的工作时钟以及所述变速率采样使能时钟，从所述指定存储器中读取数据，读取的所有数据组成所述第一数据序列。

在一种可能的实现方式中，上述的数据插值模块602可以包括：存储地址确定子模块和数据读取子模块。

存储地址确定子模块，用于当所述发送端设备的工作时钟出现上升沿时，若所述变速率采样率使能时钟为低电平，则将前一次读取的数据的存储地址确定为目标存储，若所述变速率采样率使能时钟为高电平，则将前一次读取的数据的存储地址的下一存储地址确定为所述目标存储地址。

数据读取子模块，用于读取所述目标存储地址处的数据。

在一种可能的实现方式中，上述实施例中的数据滤波模块603包括：初始化子模块、计数子模块、第一滤波子模块和第二滤波子模块。

始化子模块，用于初始化预先建立的计数器和所述多级级联平均滤波器；

计数子模块，用于根据所述发送端设备的工作时钟，控制所述计数器进行计数，其中，每当所述工作时钟出现上升沿时，所述计数器的计数值加1。

第一滤波子模块，用于当所述计数器的计数值小于或等于时间系数时，依次获取所述第一数据序列中的数据，并利用所述多级级联平均滤波器按第一滤波方式对获取的数据进行滤波，其中，所述时间系数根据预设的相位周期和预设的变速率采样频率确定。

第二滤波子模块，用于当所述计数器的计数值大于所述时间系数时，从所述第一数据序列中未进行滤波的数据中依次获取数据，并利用所述多级级联平均滤波器按第二滤波方式对获取的数据进行滤波。

其中，所述多级级联平均滤波器由多个平均滤波器级联而成，第一级平均滤波器的输入数据为所述第一数据序列中的数据，其它级平均滤波器中的任一级平均滤波器的输入为其前一级平均滤波器输出的数据，最后一级平均滤波器输出的数据为最终的滤波后的数据。

其中，采用所述第一滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，并利用归一化系数对累加值进行归一化；采用所述第二滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，将累加值减去该级平均滤波器对应的目标历史累加值，利用所述归一化系数对减去所述目标历史累加值后的数据进行归一化。

其中，所述目标历史累加值为与当前时刻的时间间隔为所述时间系数的历史累加值；所述归一化系数根据所述变速率采样频率和所述发送端设备的时钟工作频率确定。

请参阅图7示出了本发明实施例提供的基带信号处理装置的另一结构示意图，该装置应用于接收端设备，该装置可以包括：数据滤波模块701、时钟生成模块702和数据抽取模块703。

数据滤波模块701，用于利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列，其中，所述第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号；

时钟生成模块702，用于生成变速率采样使能时钟，所述变速率采样使能时钟与所述发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同；

数据抽取模块703，用于根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号。

本发明实施例提供的基带信号处理装置，可利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，生成与发送端相同的变速率采样使能时钟，根据变速率采样使能时钟从滤波后得到的第二数据序列中抽取数据，抽取的数据序列作为最终的下采样信号，经由上述过程可知，本发明实施例提供的基带信号处理方法及装置可根据变速率采样使能时钟实现变速率采样，并可通过多级级联平均滤波有效抑制下采样时信号的频谱混叠。

在一种可能的实现方式中，上述实施例中的数据抽取模块703，具体用于根据所述接收端设备的工作时钟和所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据。

在一种可能的实现方式中，数据抽取模块703，具体用于当所述接收端设备的工作时钟出现上升沿时，若所述变速率采样使能时钟为高电平，则从所述滤波后的数据序列中抽取对应的数据，若所述变速率采样使能时钟为低电平，则不从所述滤波后的数据序列中抽取对应的数据。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种基带信号处理方法，其特征在于，应用于发送端设备，所述方法包括：

根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟；

根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，其中，所述第一基带信号为一数据序列；

利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号；其中，所述上采样信号用于发送往接收端设备；

其中，所述根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟，包括：

预设一相位周期phi_cycle，使其与发送端设备的工作时钟成正比，比值k小于频率步进的分辨率，设定变速率采样频率f_s，根据变速率采样频率f_s、发送端设备的时钟工作频率f和相位周期phi_cycle确定相位步进phaseshift，具体的：

f/phi_cycle＝k＝f_s/phaseshift

初始化相位累加器和变速率采样使能时钟；

根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加；

在每次累加后，判断所累加器的累加值是否大于所述相位周期；

若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；

若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

2.根据权利要求1所述的基带信号处理方法，其特征在于，所述第一基带信号缓存于所述发送端设备的指定存储器中；

则根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，包括：

根据所述发送端设备的工作时钟以及所述变速率采样使能时钟，从所述指定存储器中读取数据，读取的所有数据组成所述第一数据序列。

3.根据权利要求2所述的基带信号处理方法，其特征在于，所述根据所述发送端设备的工作时钟以及所述变速率采样率使能时钟，从所述指定存储器中读取数据，包括：

当所述发送端设备的工作时钟出现上升沿时，若所述变速率采样率使能时钟为低电平，则将前一次读取的数据的存储地址确定为目标存储，若所述变速率采样率使能时钟为高电平，则将前一次读取的数据的存储地址的下一存储地址确定为目标存储地址；

读取所述目标存储地址处的数据。

4.根据权利要求1所述的基带信号处理方法，其特征在于，所述利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，包括：

初始化预先建立的计数器和所述多级级联平均滤波器；

根据所述发送端设备的工作时钟，控制所述计数器进行计数，其中，每当所述工作时钟出现上升沿时，所述计数器的计数值加1；

当所述计数器的计数值小于或等于时间系数时，依次获取所述第一数据序列中的数据，并利用所述多级级联平均滤波器按第一滤波方式对获取的数据进行滤波，其中，所述时间系数根据预设的相位周期和预设的变速率采样频率确定；

当所述计数器的计数值大于所述时间系数时，从所述第一数据序列中未进行滤波的数据中依次获取数据，并利用所述多级级联平均滤波器按第二滤波方式对获取的数据进行滤波；

其中，所述多级级联平均滤波器由多个平均滤波器级联而成，第一级平均滤波器的输入数据为所述第一数据序列中的数据，其它级平均滤波器中的任一级平均滤波器的输入为其前一级平均滤波器输出的数据，最后一级平均滤波器输出的数据为最终的滤波后的数据；

其中，采用所述第一滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，并利用归一化系数对累加值进行归一化；采用所述第二滤波方式滤波时，任一级平均滤波器用于对输入的数据进行累加，将累加值减去该级平均滤波器对应的目标历史累加值，利用所述归一化系数对减去所述目标历史累加值后的数据进行归一化；

其中，所述目标历史累加值为与当前时刻的时间间隔为所述时间系数的历史累加值；所述归一化系数根据所述变速率采样频率和所述发送端设备的时钟工作频率确定。

5.一种基带信号处理方法，其特征在于，应用于接收端设备，所述方法包括：

利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列，其中，所述第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号；

生成变速率采样使能时钟，所述变速率采样使能时钟与所述发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同；

根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号；

其中，所述发送端设备生成的变速率采样使能时钟，包括：

预设一相位周期phi_cycle，使其与发送端设备的工作时钟成正比，比值k小于频率步进的分辨率，设定变速率采样频率f_s，根据变速率采样频率f_s、发送端设备的时钟工作频率f和相位周期phi_cycle确定相位步进phaseshift，具体的：

f/phi_cycle＝k＝f_s/phaseshift

初始化相位累加器和变速率采样使能时钟；

根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加；

在每次累加后，判断所累加器的累加值是否大于所述相位周期；

若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；

若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

6.根据权利要求5所述的基带信号处理方法，其特征在于，所述根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，包括：

根据所述接收端设备的工作时钟和所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据。

7.根据权利要求6所述的基带信号处理方法，其特征在于，所述根据所述接收端设备的工作时钟和所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，包括：

当所述接收端设备的工作时钟出现上升沿时，若所述变速率采样使能时钟为高电平，则从所述滤波后的数据序列中抽取对应的数据，若所述变速率采样使能时钟为低电平，则不从所述滤波后的数据序列中抽取对应的数据。

8.一种基带信号处理装置，其特征在于，应用于发送端设备，所述装置包括：时钟生成模块、数据插值模块和数据滤波模块；

所述时钟生成模块，用于根据所述发送端设备的工作时钟以及预设的相位步进和相位周期，生成变速率采样使能时钟；

所述数据插值模块，用于根据所述变速率采样率使能时钟对第一基带信号进行插值，插值后得到第一数据序列，其中，所述第一基带信号为一数据序列；

所述数据滤波模块，用于利用多级级联平均滤波器对所述第一数据序列进行多级级联滑动平均滤波，滤波后得到数据序列作为最终的上采样信号；其中，所述上采样信号用于发送往接收端设备；

其中，所述时钟生成模块，具体用于预设一相位周期phi_cycle，使其与发送端设备的工作时钟成正比，比值k小于频率步进的分辨率，设定变速率采样频率f_s，根据变速率采样频率f_s、发送端设备的时钟工作频率f和相位周期phi_cycle确定相位步进phaseshift，具体的：

f/phi_cycle＝k＝f_s/phaseshift

初始化相位累加器和变速率采样使能时钟；

根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加；

在每次累加后，判断所累加器的累加值是否大于所述相位周期；

若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；

若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

9.一种基带信号处理装置，其特征在于，应用于接收端设备，所述装置包括：数据滤波模块、时钟生成模块和数据抽取模块；

所述数据滤波模块，用于利用多级级联平均滤波器对第二基带信号进行多级级联滑动平均滤波，滤波后得到第二数据序列，其中，所述第二基带信号为发送端设备对第一基带信号进行变速率插值和多级级联滑动平均滤波后得到的基带信号；

所述时钟生成模块，用于生成变速率采样使能时钟，所述变速率采样使能时钟与所述发送端设备生成的变速率采样使能时钟的频率、相位、周期和占空比相同；

所述数据抽取模块，用于根据所述接收端设备生成的变速率采样使能时钟，从所述第二数据序列中抽取数据，抽取出的数据组成的数据序列作为最终的下采样信号；

其中，所述发送端设备生成的变速率采样使能时钟，包括：

预设一相位周期phi_cycle，使其与发送端设备的工作时钟成正比，比值k小于频率步进的分辨率，设定变速率采样频率f_s，根据变速率采样频率f_s、发送端设备的时钟工作频率f和相位周期phi_cycle确定相位步进phaseshift，具体的：

f/phi_cycle＝k＝f_s/phaseshift

初始化相位累加器和变速率采样使能时钟；

根据所述发送端设备的工作时钟，控制所述累加器以所述相位步进进行相位累加，其中，每当所述工作时钟出现上升沿时，所述累加器进行累加；

在每次累加后，判断所累加器的累加值是否大于所述相位周期；

若所述累加器的累加值小于或等于所述相位周期，则将所述变速率采样使能时钟置低；

若所述累加器的累加值大于所述预设的相位周期时，将所述变速率采样使能时钟置高，并将所述累加器的当前累加值减去所述相位周期。

Images