CN110288939B - 基于控制串行传输的led显示屏恒流驱动芯片 - Google Patents

基于控制串行传输的led显示屏恒流驱动芯片 Download PDF

Info

Publication number
CN110288939B
CN110288939B CN201910331160.7A CN201910331160A CN110288939B CN 110288939 B CN110288939 B CN 110288939B CN 201910331160 A CN201910331160 A CN 201910331160A CN 110288939 B CN110288939 B CN 110288939B
Authority
CN
China
Prior art keywords
data
output
control
register
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910331160.7A
Other languages
English (en)
Other versions
CN110288939A (zh
Inventor
陈章进
李梦杰
邓良
陈旭东
王文磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN201910331160.7A priority Critical patent/CN110288939B/zh
Publication of CN110288939A publication Critical patent/CN110288939A/zh
Application granted granted Critical
Publication of CN110288939B publication Critical patent/CN110288939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及了一种基于控制串行传输的LED显示屏恒流驱动芯片，它包含了控制数据移位寄存器、控制数据处理器、列数据移位寄存器、列数据缓存器、列数据输出器、N位恒流源以及电流调节模块；该驱动芯片将包含了子空间地址信息的控制数据以串行的方式传输，通过串行化的控制数据产生控制信号，进行子空间的寻址，用以实现子空间扫描。以此来打破打破逐行逐列的限制，降低了图像数据传输的冗余率，同时提高数据传输效率。

Description

基于控制串行传输的LED显示屏恒流驱动芯片
技术领域
本发明属于LED显示驱动技术领域，尤其涉及一种基于控制串行传输的LED显示屏恒流驱动芯片。本发明在传统的LED显示屏恒流驱动芯片的基础上，通过增加控制数据移位寄存器以及控制数据处理器两个功能模块，来实现控制串行化传输；使得本发明提出的基于控制串行传输的LED显示屏恒流驱动芯片能够打破逐行逐列扫描的限制，实现子空间扫描成像方法，从而提高显示的扫描效率。
背景技术
LED显示屏本身具有亮度高、工作电压低、功耗小、易于集成且性能稳定等诸多优点。LED显示屏随着显示质量的不断提升，并结合其自身的诸多优点，发展极为迅速，被广泛应用于交通、银行、写字楼等场景；LED显示屏恒流驱动芯片通过控制LED显示屏中每一个LED灯管的发光情况，以此来驱动LED显示屏按照预定的图像进行显示。同时，LED显示屏恒流驱动芯片的出现和发展在LED显示屏中具有极其重要的作用，它显著提高了LED显示屏的显示质量及效果。
传统的LED显示屏恒流驱动芯片采用恒流驱动方式，数据通过串行方式进行逐行逐列的传输。这些特点给传统的LED显示屏恒流驱动芯片带来了数据传输效率低且控制方式单一等问题。如图1所示，是一种传统的LED显示屏恒流驱动芯片。
参见图１，该传统的LED显示屏恒流驱动芯片包含列数据移位寄存器(100)、列数据锁存器（110）、列数据输出器（120）、N位恒流源（130）以及电流调节模块（140）五个部分。
其中列数据移位寄存器（100）是一种数据串入并出的移位寄存器。它是由共用同一个串行移位时钟（S_CLK,20）的N个寄存器组成。第一个寄存器的输入数据为列数据串行输入（SDI，21），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为列数据串行输出（SDO，22）。列数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成串行数据（S_data,27）。当串行移位时钟（S_CLK,20）处于时钟上升沿时，列数据串行输入（SDI，21）将移入列数据移位寄存器（100）中；
列数据锁存器（110）是一个带控制端的锁存器。它是由具有相同锁存控制信号（LE）的N个锁存器组成。第一个锁存器的输入端接入来自列数据移位寄存器（100）中的第一个寄存器的输出；第二个锁存器的输入端接入来自列数据移位寄存器（100）中的第二个寄存器的输出；以此类推，第N个锁存器的输入端接入来自列数据移位寄存器（100）中的第N个寄存器的输出。当锁存控制信号（LE）为高电平有效时，将串行数据（S_data，27）锁存至列数据锁存器的输出端，作为列数据（col_data,26）输出。
列数据输出器（120）的输入端接入来自于列数据锁存器（110）的列数据（col_data,26）。当输出使能信号（OE，24）为低电平有效时，将列数据（col_data,26）的每一位输出到对应位置的恒流源（130）上。进而，N位恒流源（130）产生恒定电流用以驱动显示屏进行显示。
电流调节模块（140）则通过改变外接电阻（R-EXT，25）的阻值大小，改变恒定电流的大小，从而改变LED显示屏的亮度。
传统的LED显示屏恒流驱动芯片一般采用按权值扫描方式生成的灰度图像数据控制LED显示屏的显示。如图2所示，以8级灰度、分辨率为8*32的图像显示为例，说明传统的LED显示屏恒流驱动芯片的灰度扫描时序；上述图像显示实例，是以两片传统的16通道LED显示屏恒流驱动芯片级联的方式实现。同时，任意顺序的基本权值扫描都称之为有效扫描；现在以权值顺序为1-2-4输出各数据位。
参见图2，图中1-1表示第1行32列权值为1的图像数据；1-2表示第1行32列权值为2的图像数据；以此类推，1-4表示第1行32列权值为4的图像数据，2-1表示第二行32列权值为1的图像数据。
在时间点A，在串行移位时钟（S_CLK，20）的作用下，将第1行32列权值为1的图像数据输入至传统的LED显示屏恒流驱动芯片中。
在时间点B，将锁存控制信号（LE，23）置为高电平，将串行数据（S_data,27）锁存至列数据（col_data,26），用以显示数据1-1。为了保障数据锁存的正确性，应在串行移位时钟（S_CLK，20）为高电平期间，将锁存控制信号（LE，23）置为高电平；
在时间点C，数据1-1传输结束，同时开始进行数据1-2的传输；
在时间点D，数据1-1显示结束，开始进行数据1-2的显示；
在时间点E，继续进行数据1-2的传输；
在时间点F，数据1-2传输结束，开始进行数据1-4的传输；
在时间点G，数据1-2显示结束，开始进行数据1-4的显示；
在时间点K，数据1-4传输结束，开始进行第2行32列的权值为1的数据传输；
在时间点L，数据1-4显示结束，开始进行第2行32列的权值为1的数据显示；
至此，第一行的扫描全部完成。不断地进行周期扫描就可以进行下一行的扫描，最终完成整个8级灰度图像的扫描。
如图2所示，一个权值的所有数据全部传输完成用了32个串行移位时钟（S_CLK,20）；从数据1-1传输开始，到数据1-4传输结束，为一个行数据传输周期；在一个行数据传输周期224个串行移位时钟（S_CLK，20）里，完成了8级灰度图像的一行32列图像数据的扫描；同时，图2也揭示权值扫描中的一个重要的特性：时间冗余。在时间段D-F以及H-K，产生了时间冗余。在一个行周期的224个串行移位时钟（S_CLK,20）里，共有128个时钟是冗余的，冗余率达4/7，接近于57.14%。数据的传输效率影响扫描性能；如果消除或者减少时间冗余，或是提高帧率，将会使得扫描性能得以提高。
发明内容
本发明的目的在于针对已有技术存在的不足，提供一种基于控制串行传输的LED显示屏恒流驱动芯片。它将包含了子空间地址信息的控制数据以串行的方式传输，通过串行化的控制数据产生控制信号，进行子空间的寻址，用以实现子空间扫描。以此来打破打破逐行逐列的限制，同时提高数据传输效率。
为了实现上述功能，本发明采用以下的技术方案：
如图3所示，是一种基于控制串行传输的LED显示屏恒流驱动芯片，包括了控制数据移位寄存器（310）、控制数据处理器（320）、列数据移位寄存器（330）、列数据缓存器（340）、列数据输出器（350）、N位恒流源（360）以及电流调节模块（370）；其特征在于：
1、 所述控制数据移位寄存器（310），其输入为控制数据串行输入（SCI，43），输出为控制数据串行输出（SDO，22）；
2、 所述控制数据处理器（320），其输入为来自控制数据移位寄存器（310）并行输出的控制串行数据（SC_data,43）、来自于控制数据移位寄存器输出的片选地址（addr，46），输出为命中信号（Hit，44）、控制命令（Ctrl_cmd,49）以及输出至控制数据移位寄存器中的片选地址输出（addr_n，47）；
3、 所述列数据移位寄存器（330），其输入为列数据串行输入（SDI，21），输出为列数据串行输出（SDO，22）；
4、 所述列数据缓存器（340），其输入为从列数据移位寄存器并行输出的串行数据（S_data,27）情况输出为列数据（Col_data，26）；
5、 所述列数据输出器（350），其输入为列数据（Col_data，26），输出为用于恒流驱动的列数据输出；
6、 所述控制数据处理器（320），由一个控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；由片选地址数据（addr，46）以及缓存使能信号（Latch_en,45）经过与门后，输出命中信号（Hit，44）；多路选通器（323）在缓存使能信号（Latch_en，45）的选择控制下，选择片选地址数据（addr，46）或是片选地址数据加一后的数据作为片选地址输出（addr_n,47）；控制命令数据（Ctrl_cmd，49）由控制数据缓存单元的相应位置进行输出；
7、 所述控制数据移位寄存器（310）、控制数据处理器（320）中的控制数据缓存单元（321）、列数据移位寄存器（330）以及列数据缓存器（340）具有同一全局同步时钟（CLK，41）；
8、 所述全局同步时钟（CLK，41）相较于传统电路中的串行移位时钟（S_CLK，20），不仅用于数据的移位，同时也还具有同步时钟的功能；
上述的控制数据移位寄存器（310）是一种数据串入并出的移位寄存器。它是由共用同一个全局同步时钟（CLK,41）的N个寄存器组成。第一个寄存器的输入数据为控制数据串行输入（SCI，43），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为控制数据串行输出（SCO，42）。控制数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成控制串行数据（SC_data,43）。当串行移位时钟（CLK,41）处于时钟上升沿时，列控制数据串行输入（SCI，43）将移入控制数据移位寄存器（310）中；
如图4所示，上述控制数据处理器（320）是由控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；控制数据移位寄存器中移入的作为片选地址数据（addr，46）与缓存使能信号（Latch_en,45）一同作用，用于生成命中信号（Hit，44）；当片选地址数据（addr，46）各位数据均为1且缓存使能信号（Latch_en,45）高电平有效时，将命中信号（Hit，44）置为高电平。否则，当片选地址数据（addr，46）或者缓存使能信号（Latch_en，45）至少有一个不满足条件时，将命中信号（Hit，44）置为低电平。多路选通器（323）将在缓存使能信号的作用下，选择片选地址数据（addr，46）或是片选地址数据加“1”的结果数据作为片选地址输出数据（addr_n,47）存回到控制数据移位寄存器（310）中的相应位置；当缓存使能信号为低电平时，多路选通器选择片选地址输入数据（addr，46）作为片选地址输出数据（addr，47），表示不进行片选地址数据加“1”的操作；当缓存使能信号为高电平时，多路选通器将选择片选地址数据（addr，46）加“1”后的结果数据作为片选地址输出数据（addr_n,47），表示进行片选地址数据加“1”的操作；
上述的控制数据处理器（320）中的控制数据缓存单元（321）是由具有相同缓存使能信号（Latch_en,45）的N个寄存器组成的。第一个寄存器器的输入端接入来自控制数据移位寄存器（310）中的第一个寄存器的输出；第二个寄存器的输入端接入来自控制数据移位寄存器（310）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自控制数据移位寄存器（310）中的第N个寄存器的输出。当缓存使能信号（Latch_en,45）为高电平有效时，将控制串行数据（SC_data，43）存至控制数据缓存单元（320），用以输出控制命令数据(Ctrl_cmd,47)。
上述的列数据移位寄存器（330），是一种数据串入并出的移位寄存器。它是由共用同一个全局同步时钟（CLK,41）的N个寄存器组成。第一个寄存器的输入数据为列数据串行输入（SDI，21），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为列数据串行输出（SDO，22）。列数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成串行数据（S_data,27）。当全局同步时钟（CLK,41）处于时钟上升沿时，列数据串行输入（SDI，21）将移入列数据移位寄存器（330）中；
上述的列数据缓存器（340）是由具有相同控制端的N个寄存器组成的。该控制端为控制数据处理器中产生的命中信号（Hit，44）；列数据缓存器（340）的第一个寄存器的输入端接入来自列数据移位寄存器（330）中的第一个寄存器的输出；第二个寄存器的输入端接入来自列数据移位寄存器（330）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自列数据移位寄存器（330）中的第N个寄存器的输出。当命中信号（Hit，44）为高电平有效时，将串行数据（S_data，27）存至列数据缓存器（340）的输出端，作为列数据（col_data,26）输出；否则，当命中信号为低电平时，则不进行列数据缓存；
上述的列数据输出器（350）的输入端接入来自于列数据缓存器（340）的列数据（col_data,26）。当输出使能信号（OE，24）为低电平有效时，将列数据（col_data,26）的每一位输出到对应位置的恒流源（130）上。进而，N位恒流源（130）产生恒定电流用以驱动显示屏进行显示；
电流调节模块（140）则通过改变外接电阻（R-EXT，25）的阻值大小，改变恒定电流的大小，从而改变LED显示屏的亮度。
本发明与现有技术相比，具有以下实质特点及优点：
本发明通过在传统LED显示屏恒流驱动芯片的基础上，增加了控制数据移位寄存器以及控制数据处理器，将包含了子空间地址信息的控制数据以串行的方式传输，通过串行化控制数据产生控制信号，进行子空间的寻址，用以实现子空间扫描。使得本发明提出的一种基于控制串行传输的LED显示屏恒流驱动芯片打破打破逐行逐列的限制，提高数据传输效率。
同时，本发明提出的芯片架构，可实现兼容传统LED显示屏恒流驱动芯片的功能。当需要实现兼容功能时，只需将控制数据串行输入（SCI，43）接VCC端，此时控制数据串行输入（SCI，43）为全1。同时，当列数据未传满一行，缓存使能信号（Latch_en，45）始终为低电平，片选地址数据不进行加1的操作，因此级联芯片的片选地址数据都始终满足条件。同时由于缓存使能信号（Latch_en,45）为低电平，因此命中信号（Hit，44）被置为低电平；当列数据传满一行时，将缓存使能信号（Latch_en,45）置高电平，此时Hit信号置为高电平。
附图说明
图1 是传统的LED显示屏恒流驱动芯片结构图；
图2 是图1所示的传统的LED显示屏恒流驱动芯片的灰度扫描时序图（以显示图像的灰度为8级灰度，分辨率为8*32为例进行说明）；
图3 是本发明突出的基于控制串行传输的LED显示屏恒流驱动芯片结构图；
图4 是图3所示的基于控制串行传输的LED显示屏恒流驱动芯片中的控制数据处理器的内部功能结构图；
图5是实施用例一中本发明提出的驱动芯片构成的单元面板结构示意图（以一片芯片级联作为一个单元面板）；
图6是实施用例一中本发明提出的基于控制串行传输的LED显示屏恒流驱动芯片的灰度扫描时序图（以显示图像的灰度为8级灰度，分辨率为8*32为例进行说明）；
图7是实施用例二中本发明提出的驱动芯片构成的单元面板结构示意图（以两片芯片级联作为一个单元面板）；
图8 是实施用例一中本发明提出的基于控制串行传输的LED显示屏恒流驱动芯片的灰度扫描时序图（以显示图像的灰度为8级灰度，分辨率为8*64为例进行说明）。
具体实施方式
本发明的优选实施例，结合附图详述如下：
实施例一：
参见图1-图8，本基于控制串行传输的LED显示屏恒流驱动芯片，包括了控制数据移位寄存器（310）、控制数据处理器（320）、列数据移位寄存器（330）、列数据缓存器（340）、列数据输出器（350）、N位恒流源（360）以及电流调节模块（370）；其特征在于：
包含了控制数据移位寄存器（310），其输入为控制数据串行输入（SCI，43），输出为控制数据串行输出（SDO，22）；包含了控制数据处理器（320），其输入为来自控制数据移位寄存器（310）并行输出的控制串行数据（SC_data,43）、来自于控制数据移位寄存器输出的片选地址（addr，46），输出为命中信号（Hit，44）、控制命令（Ctrl_cmd,49）以及输出至控制数据移位寄存器中的片选地址输出（addr_n，47）；包含了列数据移位寄存器（330），其输入为列数据串行输入（SDI，21），输出为列数据串行输出（SDO，22）；包含了列数据缓存器（340），其输入为从列数据移位寄存器并行输出的串行数据（S_data,27）情况输出为列数据（Col_data，26）；包含了列数据输出器（350），其输入为列数据（Col_data，26），输出为用于恒流驱动的列数据输出；所述的控制数据处理器（320），由一个控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；由片选地址数据（addr，46）以及缓存使能信号（Latch_en,45）经过与门后，输出命中信号（Hit，44）；多路选通器（323）在缓存使能信号（Latch_en，45）的选择控制下，选择片选地址数据（addr，46）或是片选地址数据加一后的数据作为片选地址输出（addr_n,47）；控制命令数据（Ctrl_cmd，49）由控制数据缓存单元的相应位置进行输出；所述的控制数据移位寄存器（310）、控制数据处理器（320）中的控制数据缓存单元（321）、列数据移位寄存器（330）以及列数据缓存器（340）具有同一全局同步时钟（CLK，41）；所述的全局同步时钟（CLK，41）相较于传统电路中的串行移位时钟（S_CLK，20），不仅用于数据的移位，同时也还具有同步时钟的功能；
实施例二：
本实施例与实施例一基本相同，特别之处如下：
所述的控制数据处理器（320）是由控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；控制数据移位寄存器中移入的作为片选地址数据（addr，46）与缓存使能信号（Latch_en,45）一同作用，用于生成命中信号（Hit，44）；当片选地址数据（addr，46）各位数据均为1且缓存使能信号（Latch_en,45）高电平有效时，将命中信号（Hit，44）置为高电平；否则，当片选地址数据（addr，46）或者缓存使能信号（Latch_en，45）至少有一个不满足条件时，将命中信号（Hit，44）置为低电平；多路选通器（323）将在缓存使能信号的作用下，选择片选地址数据（addr，46）或是片选地址数据加“1”的结果数据作为片选地址输出数据（addr_n,47）存回到控制数据移位寄存器（310）中的相应位置；当缓存使能信号为低电平时，多路选通器选择片选地址输入数据（addr，46）作为片选地址输出数据（addr，47），表示不进行片选地址数据加“1”的操作；当缓存使能信号为高电平时，多路选通器将选择片选地址数据（addr，46）加“1”后的结果数据作为片选地址输出数据（addr_n,47），表示进行片选地址数据加“1”的操作；同时，该电路结构可实现兼容传统LED显示屏恒流驱动芯片的功能。当需要实现兼容功能时，只需将控制数据串行输入（SCI，43）接VCC端，此时控制数据串行输入（SCI，43）为全1；同时，当列数据未传满一行，缓存使能信号（Latch_en，45）始终为低电平，片选地址数据不进行加1的操作，因此级联芯片的片选地址数据都始终满足条件；同时由于缓存使能信号（Latch_en,45）为低电平，因此命中信号（Hit，44）被置为低电平；当列数据传满一行时，将缓存使能信号（Latch_en,45）置高电平，此时Hit信号置为高电平；
所述的列数据移位寄存器（330），是一种数据串入并出的移位寄存器；它是由共用同一个全局同步时钟（CLK,41）的N个寄存器组成。第一个寄存器的输入数据为列数据串行输入（SDI，21），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为列数据串行输出（SDO，22）；列数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成串行数据（S_data,27）；当全局同步时钟（CLK,41）处于时钟上升沿时，列数据串行输入（SDI，21）将移入列数据移位寄存器（330）中；
所述的列数据缓存器（340）是由具有相同控制端的N个寄存器组成的；该控制端为控制数据处理器中产生的命中信号（Hit，44）；列数据缓存器（340）的第一个寄存器的输入端接入来自列数据移位寄存器（330）中的第一个寄存器的输出；第二个寄存器的输入端接入来自列数据移位寄存器（330）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自列数据移位寄存器（330）中的第N个寄存器的输出；当命中信号（Hit，44）为高电平有效时，将串行数据（S_data，27）存至列数据缓存器（340）的输出端，作为列数据（col_data,26）输出；否则，当命中信号为低电平时，则不进行列数据缓存；
所述的控制数据缓存单元（321）是由具有相同缓存使能信号（Latch_en,45）的N个寄存器组成的；第一个寄存器器的输入端接入来自控制数据移位寄存器（310）中的第一个寄存器的输出；第二个寄存器的输入端接入来自控制数据移位寄存器（310）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自控制数据移位寄存器（310）中的第N个寄存器的输出；当缓存使能信号（Latch_en,45）为高电平有效时，将控制串行数据（SC_data，43）存至控制数据缓存单元（320），用以输出控制命令数据(Ctrl_cmd,47)；
实施例三：
如图6所示，本实施用例将16位控制数据串行输入作为一组数据，其中第0位到第7位用来存放片选地址数据（addr，46）；第9-11位作为存放控制命令cmd；第12-15位用来存放控制命令数据cmd_data;
以一片基于控制串行传输的LED显示屏16通道恒流驱动芯片作为一块显示屏单元面板。通过使用两块上述的单元面板级联显示8级灰度、分辨率为8*32的图像为例，进行说明该芯片的功能特性；同时，将分辨率8*32的图像在逻辑上分为两个子空间显示，左边8*16的图像在子空间0显示，右边8*16的图像在子空间1中显示。将任意顺序的权值扫描都称之为有效扫描；其中子空间0采用权值4-1-2的顺序进行扫描，子空间1采用权值1-4-2的顺序进行扫描；
参见图6，图中0-1-4表示子空间0的第1行16列权值为4的图像数据；1-1-1表示第子空间1的第1行16列权值为1的图像数据；以此类推，1-1-4表示子空间1的第1行16列权值为4的图像数据，0-1-1表示子空间0的第1行16列权值为1的图像数据，0-1-2表示子空间0的第1行16列权值为2的图像数据，1-1-2表示子空间1的第1行16列权值为2的图像数据。
在时间点A，在全局同步时钟（CLK，41）的作用下，将子空间0的第1行16列权值为4的图像数据（数据0-1-4）输入至基于控制串行传输的LED显示屏恒流驱动芯片中。
在时间点B，此时将缓存使能信号（Latch_en,45）置为高电平，使得子空间0的命中信号Hit_b0置为高电平；
在时间点C，子空间0中数据0-1-4传输结束，同时开始进行数据1-1-1的传输；子空间1开始传入从子空间0中传输的数据0-1-4；
在时间点D，将串行数据（S_data,27）缓存至列数据（col_data,26），用以显示数据0-1-4；
在时间点E，子空间0中，数据1-1-1传输结束，开始进行数据1-1-4的传输；同时子空间1中数据0-1-4传输结束，开始进行数据1-1-1传输；
在时间点F，为了保证图像显示的正确性，此时间点子空间0不进行任何有效数据的传输；同时，子空间1中数据1-1-1传输结束，开始进行数据1-1-4传输；
在时间点G，在子空间1开始进行数据1-1-1的显示；
在时间点H，子空间0开始进行数据0-1-1的传输，此时，子空间1中传输的数据为无效数据；
在时间点J，子空间0数据0-1-1传输结束，开始进行数据0-1-2的传输；子空间1开始进行数据0-1-1的传输；
以此类推，在时间点N，子空间0中，数据1-1-2传输结束，开始进行第二行数据的传输；
在时间点O，在子空间1中，数据1-1-2传输结束，开始进行第二行数据的传输；
在时间点P，在子空间0中，数据0-1-2显示结束，开始进行第二行数据的显示；
在时间点Q，在子空间1中，数据1-1-2显示结束，开始进行第二行数据的显示；
至此，第一行扫描全部完成，从时间点A开始，到时间点N 结束，为一个行数据传输周期，在一个行数据传输周期的112个全局同步时钟（CLK，41）中传输完成一行32列的所有数据；在不断地进行重复的行数据传输周期的扫描，便可进行下一行的扫描，直至完成8级灰度、分辨率为8*32的图像扫描显示；由图6我们可以看出，传输完成8级灰度的32列的图像数据需要112个时钟，其中只有16个时钟是冗余的，冗余率仅为1/7；相比于传统的LED显示屏恒流驱动芯片，本发明提出的芯片结构大大降低了数据传输的时间冗余；同时，同样完成8级灰度、分辨率为8*32图像中1行32列的数据传输，传统的LED显示屏恒流驱动芯片需要224个时钟进行传输，而本发明提出的芯片结构，则只需要112个时钟即可传输完成，使得传输的效率提高为传统芯片结构的两倍；
实施例四：
如图7所示，本实施用例以两片基于控制串行传输的LED显示屏16通道恒流驱动芯片构成一块显示屏单元面板。将32位控制数据串行输入作为一组数据，其中每16位控制数据控制一片芯片；分别将控制每一片芯片的控制串行输入的16位数据进行功能设定，第0位到第7位用来存放片选地址数据（addr，46）；第9-11位作为存放控制命令cmd；第12-15位用来存放控制命令数据cmd_data;本实施用例中，将一块单元面板作为一个子空间，因此每32位数据中用于子空间选择的片选地址数据（addr，46）保持一致；当第32个全局同步时钟（CLK，41）上升沿到来时，将缓存使能信号（Latch_en，45）置为高电平，当片选地址（addr，46）有效时，将命中信号（Hit，44）置为高电平，使得两片芯片同时选中，即将相应的子空间选中。
下面通过显示8级灰度、分辨率为8*64的图像为例，进行说明该芯片的功能特性；其中，将分辨率8*64图像的左边8*32的图像用于子空间0的显示，右边8*32的图像用于子空间1的显示；将任意顺序的权值扫描都称之为有效扫描；其中子空间0采用权值4-1-2的顺序进行扫描，子空间1采用权值1-4-2的顺序进行扫描；
参见图8，图中0-1-4表示子空间0的第1行32列权值为4的图像数据；1-1-1表示第子空间1的第1行32列权值为1的图像数据；以此类推，1-1-4表示子空间1的第1行32列权值为4的图像数据，0-1-1表示子空间0的第1行32列权值为1的图像数据，0-1-2表示子空间0的第1行32列权值为2的图像数据，1-1-2表示子空间1的第1行32列权值为2的图像数据。
在时间点A，在全局同步时钟（CLK，41）的作用下，将子空间0的第1行16列权值为4的图像数据（数据0-1-4）输入至基于控制串行传输的LED显示屏恒流驱动芯片中。
在时间点B，此时将缓存使能信号（Latch_en,45）置为高电平，使得子空间0的命中信号Hit_b0置为高电平；
在时间点C，子空间0中数据0-1-4传输结束，同时开始进行数据1-1-1的传输；子空间1开始传入从子空间0中传输的数据0-1-4；
在时间点D，将串行数据（S_data,27）缓存至列数据（col_data,26），用以显示数据0-1-4；
在时间点E，子空间0中，数据1-1-1传输结束，开始进行数据1-1-4的传输；同时子空间1中数据0-1-4传输结束，开始进行数据1-1-1传输；
在时间点F，为了保证图像显示的正确性，此时间点子空间0不进行任何有效数据的传输；同时，子空间1中数据1-1-1传输结束，开始进行数据1-1-4传输；
在时间点G，在子空间1开始进行数据1-1-1的显示；
在时间点H，子空间0开始进行数据0-1-1的传输，此时，子空间1中传输的数据为无效数据；
在时间点J，子空间0数据0-1-1传输结束，开始进行数据0-1-2的传输；子空间1开始进行数据0-1-1的传输；
以此类推，在时间点N，子空间0中，数据1-1-2传输结束，开始进行第二行数据的传输；
在时间点O，在子空间1中，数据1-1-2传输结束，开始进行第二行数据的传输；
在时间点P，在子空间0中，数据0-1-2显示结束，开始进行第二行数据的显示；
在时间点Q，在子空间1中，数据1-1-2显示结束，开始进行第二行数据的显示；
至此，第一行扫描全部完成，从时间点A开始，到时间点N 结束，为一个行数据传输周期，在一个行数据传输周期的112个全局同步时钟（CLK，41）中传输完成一行32列的所有数据；在不断地进行重复的行数据传输周期的扫描，便可进行下一行的扫描，直至完成8级灰度、分辨率为8*32的图像扫描显示；由图8我们可以看出，传输完成8级灰度的64列的图像数据需要224个时钟，其中只有32个时钟是冗余的，冗余率仅为1/7；相比于传统的LED显示屏恒流驱动芯片，本发明提出的芯片结构大大降低了数据传输的时间冗余；同时，同样使用224个时钟，传统的LED显示屏恒流驱动芯片只进行了32列的图像数据传输，而本发明提出的芯片结构，则只实现了64列图像数据的传输；由此可见，本发明提出的芯片结构相对于传统的芯片使得传输效率提高了两倍。
以上所述，仅为本发明的较佳实施用例，并不用以限制本发明。凡在本发明的精神和原则内所作出的修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于控制串行传输的LED显示屏恒流驱动芯片，其中包括了控制数据移位寄存器（310）、控制数据处理器（320）、列数据移位寄存器（330）、列数据缓存器（340）、列数据输出器（350）、N位恒流源（360）以及电流调节模块（370）；其特征在于：
（1）所述控制数据移位寄存器（310），输入为控制数据串行输入（SCI，43），输出为控制数据串行输出（SCO，42）；
（2）所述控制数据处理器（320），输入为来自控制数据移位寄存器（310）并行输出的控制串行数据（SC_data,43）、来自于控制数据移位寄存器输出的片选地址数据（addr，46），输出为命中信号（Hit，44）、控制命令（Ctrl_cmd,49）以及输出至控制数据移位寄存器中的片选地址输出数据（addr_n，47）；
（3）所述列数据移位寄存器（330），输入为列数据串行输入（SDI，21），输出为列数据串行输出（SDO，22）；
（4）所述的列数据缓存器（340），输入为从列数据移位寄存器并行输出的串行数据（S_data,27）情况输出为列数据（Col_data，26）；
（5）所述列数据输出器（350），输入为列数据（Col_data，26），输出为用于恒流驱动的列数据输出；
（6）所述控制数据处理器（320），由一个控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；由片选地址数据（addr，46）以及缓存使能信号（Latch_en,45）经过与门后，输出命中信号（Hit，44）；多路选通器（323）在缓存使能信号（Latch_en，45）的选择控制下，选择片选地址数据（addr，46）或是片选地址数据加一后的数据作为片选地址输出数据（addr_n,47）；控制命令数据（Ctrl_cmd，49）由控制数据缓存单元的相应位置进行输出；
（7）所述控制数据移位寄存器（310）、控制数据处理器（320）中的控制数据缓存单元（321）、列数据移位寄存器（330）以及列数据缓存器（340）具有同一全局同步时钟（CLK，41）；
（8）所述全局同步时钟（CLK，41），不仅用于数据的移位，同时也还具有同步时钟的功能。
2.根据权利要求1所述基于控制串行传输的LED显示屏恒流驱动芯片，其特征在于：所述的控制数据移位寄存器（310）是一种数据串入并出的移位寄存器；它是由共用同一个全局同步时钟（CLK,41）的N个寄存器组成；第一个寄存器的输入数据为控制数据串行输入（SCI，43），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为控制数据串行输出（SCO，42）；控制数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成控制串行数据（SC_data,43）；当串行移位时钟（CLK,41）处于时钟上升沿时，控制数据串行输入（SCI，43）将移入控制数据移位寄存器（310）中。
3.根据权利要求1所述基于控制串行传输的LED显示屏恒流驱动芯片，其特征在于：所述的控制数据处理器（320）是由控制数据缓存单元（321）、与门（322）、多路选通器（323）以及一个加“1”加法器（324）组成；控制数据移位寄存器中移入的作为片选地址数据（addr，46）与缓存使能信号（Latch_en,45）一同作用，用于生成命中信号（Hit，44）；当片选地址数据（addr，46）各位数据均为1且缓存使能信号（Latch_en,45）高电平有效时，将命中信号（Hit，44）置为高电平；否则，当片选地址数据（addr，46）或者缓存使能信号（Latch_en，45）至少有一个不满足条件时，将命中信号（Hit，44）置为低电平；多路选通器（323）将在缓存使能信号的作用下，选择片选地址数据（addr，46）或是片选地址数据加“1”的结果数据作为片选地址输出数据（addr_n,47）存回到控制数据移位寄存器（310）中的相应位置；当缓存使能信号为低电平时，多路选通器选择片选地址数据（addr，46）作为片选地址输出数据（addr_n，47），表示不进行片选地址数据加“1”的操作；当缓存使能信号为高电平时，多路选通器将选择片选地址数据（addr，46）加“1”后的结果数据作为片选地址输出数据（addr_n,47），表示进行片选地址数据加“1”的操作；同时，该所述的控制数据处理器（320）电路结构可实现兼容传统LED显示屏恒流驱动芯片的功能；当需要实现兼容功能时，只需将控制数据串行输入（SCI，43）接VCC端，此时控制数据串行输入（SCI，43）为全1；同时，当列数据未传满一行，缓存使能信号（Latch_en，45）始终为低电平，片选地址数据不进行加1的操作，因此级联芯片的片选地址数据都始终满足条件；同时由于缓存使能信号（Latch_en,45）为低电平，因此命中信号（Hit，44）被置为低电平；当列数据传满一行时，将缓存使能信号（Latch_en,45）置高电平，此时Hit信号置为高电平。
4.根据权利要求1所述基于控制串行传输的LED显示屏恒流驱动芯片，其特征在于：所述的列数据移位寄存器（330），是一种数据串入并出的移位寄存器；它是由共用同一个全局同步时钟（CLK,41）的N个寄存器组成；第一个寄存器的输入数据为列数据串行输入（SDI，21），输出接入到第二个寄存器的输入端；第二个寄存器的输出端接入到第三个寄存器的输出端；以此类推，最后一个寄存器的输出作为列数据串行输出（SDO，22）；列数据移位寄存器的输出按照第一个寄存器的输出为最低位，最后一个寄存器的输出为最高位，构成串行数据（S_data,27）；当全局同步时钟（CLK,41）处于时钟上升沿时，列数据串行输入（SDI，21）将移入列数据移位寄存器（330）中。
5.根据权利要求1所述基于控制串行传输的LED显示屏恒流驱动芯片，其特征在于：所述的列数据缓存器（340）是由具有相同控制端的N个寄存器组成的；该控制端为控制数据处理器中产生的命中信号（Hit，44）；列数据缓存器（340）的第一个寄存器的输入端接入来自列数据移位寄存器（330）中的第一个寄存器的输出；第二个寄存器的输入端接入来自列数据移位寄存器（330）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自列数据移位寄存器（330）中的第N个寄存器的输出；当命中信号（Hit，44）为高电平有效时，将串行数据（S_data，27）存至列数据缓存器（340）的输出端，作为列数据（Col_data，26）输出；否则，当命中信号为低电平时，则不进行列数据缓存。
6.根据权利要求3所述基于控制串行传输的LED显示屏恒流驱动芯片，其特征在于：所述的控制数据缓存单元（321）是由具有相同缓存使能信号（Latch_en,45）的N个寄存器组成的；第一个寄存器的输入端接入来自控制数据移位寄存器（310）中的第一个寄存器的输出；第二个寄存器的输入端接入来自控制数据移位寄存器（310）中的第二个寄存器的输出；以此类推，第N个寄存器的输入端接入来自控制数据移位寄存器（310）中的第N个寄存器的输出；当缓存使能信号（Latch_en,45）为高电平有效时，将控制串行数据（SC_data，43）存至控制数据缓存单元（321），用以输出控制命令数据(Ctrl_cmd,47)。
CN201910331160.7A 2019-04-24 2019-04-24 基于控制串行传输的led显示屏恒流驱动芯片 Active CN110288939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910331160.7A CN110288939B (zh) 2019-04-24 2019-04-24 基于控制串行传输的led显示屏恒流驱动芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910331160.7A CN110288939B (zh) 2019-04-24 2019-04-24 基于控制串行传输的led显示屏恒流驱动芯片

Publications (2)

Publication Number Publication Date
CN110288939A CN110288939A (zh) 2019-09-27
CN110288939B true CN110288939B (zh) 2021-04-09

Family

ID=68001655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910331160.7A Active CN110288939B (zh) 2019-04-24 2019-04-24 基于控制串行传输的led显示屏恒流驱动芯片

Country Status (1)

Country Link
CN (1) CN110288939B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117392944B (zh) * 2023-12-06 2024-03-15 杭州视芯科技股份有限公司 显示屏驱动电路、方法及装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171407A (ja) * 1996-12-10 1998-06-26 Toshiba Lighting & Technol Corp 情報表示装置
JP2001022298A (ja) * 1999-07-05 2001-01-26 Seiko Instruments Inc 表示パネルおよび表示装置
CN1611997A (zh) * 2003-10-10 2005-05-04 恩益禧电子股份有限公司 显示设备的数据驱动电路及其驱动方法
CN101262729A (zh) * 2008-04-11 2008-09-10 深圳市联德合微电子有限公司 一种发光二极管恒流驱动电路
CN102682700A (zh) * 2012-05-16 2012-09-19 深圳市摩西尔电子有限公司 一种led恒流驱动芯片及其输出电流控制方法
CN102708803A (zh) * 2012-06-27 2012-10-03 重庆邮电大学 实现led恒流驱动器灰度等级可控的方法及恒流驱动器
CN202584690U (zh) * 2012-05-16 2012-12-05 深圳市摩西尔电子有限公司 一种led显示屏恒流驱动控制系统
CN103594058A (zh) * 2013-12-02 2014-02-19 广东威创视讯科技股份有限公司 一种led显示屏驱动电路
CN205722740U (zh) * 2016-05-11 2016-11-23 深圳市明微电子股份有限公司 一种led单双色屏的驱动电路及驱动芯片
CN108962132A (zh) * 2017-05-27 2018-12-07 杭州视芯科技有限公司 Led显示装置及其主控制器和控制方法
CN208433204U (zh) * 2018-05-15 2019-01-25 杭州视芯科技有限公司 Led显示装置及行驱动电路
CN208580563U (zh) * 2018-08-13 2019-03-05 深圳市奥拓电子股份有限公司 Led驱动芯片及led显示屏

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171407A (ja) * 1996-12-10 1998-06-26 Toshiba Lighting & Technol Corp 情報表示装置
JP2001022298A (ja) * 1999-07-05 2001-01-26 Seiko Instruments Inc 表示パネルおよび表示装置
CN1611997A (zh) * 2003-10-10 2005-05-04 恩益禧电子股份有限公司 显示设备的数据驱动电路及其驱动方法
CN101262729A (zh) * 2008-04-11 2008-09-10 深圳市联德合微电子有限公司 一种发光二极管恒流驱动电路
CN102682700A (zh) * 2012-05-16 2012-09-19 深圳市摩西尔电子有限公司 一种led恒流驱动芯片及其输出电流控制方法
CN202584690U (zh) * 2012-05-16 2012-12-05 深圳市摩西尔电子有限公司 一种led显示屏恒流驱动控制系统
CN102708803A (zh) * 2012-06-27 2012-10-03 重庆邮电大学 实现led恒流驱动器灰度等级可控的方法及恒流驱动器
CN103594058A (zh) * 2013-12-02 2014-02-19 广东威创视讯科技股份有限公司 一种led显示屏驱动电路
CN205722740U (zh) * 2016-05-11 2016-11-23 深圳市明微电子股份有限公司 一种led单双色屏的驱动电路及驱动芯片
CN108962132A (zh) * 2017-05-27 2018-12-07 杭州视芯科技有限公司 Led显示装置及其主控制器和控制方法
CN208433204U (zh) * 2018-05-15 2019-01-25 杭州视芯科技有限公司 Led显示装置及行驱动电路
CN208580563U (zh) * 2018-08-13 2019-03-05 深圳市奥拓电子股份有限公司 Led驱动芯片及led显示屏

Also Published As

Publication number Publication date
CN110288939A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN110310591B (zh) Led显示屏显示数据分割方法及系统
TWI385633B (zh) 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
US5295174A (en) Shifting circuit and shift register
JP2011070212A (ja) 信号処理装置及び方法とその信号処理装置を含む表示装置
CN113129828A (zh) 显示装置及其驱动方法
JPS6145369A (ja) デジタルイメ−ジフレ−ムプロセツサ
CN104717485A (zh) 一种基于fpga的vga接口裸眼3d显示系统
JP4968778B2 (ja) 表示制御用半導体集積回路
CN110288939B (zh) 基于控制串行传输的led显示屏恒流驱动芯片
JP2009531742A (ja) 高速ラスタライザ
US11074854B1 (en) Driving device and operation method thereof
CN214377606U (zh) 一种Mini-LED显示屏拼接显示驱动系统
JPH05307368A (ja) 多階調アクティブマトリックス液晶駆動回路
CN112634824A (zh) 一种Mini-LED显示屏拼接显示驱动系统及驱动显示方法
JPWO2006134853A1 (ja) 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路
JP5202084B2 (ja) タイミングコントローラ、画像信号線駆動回路および画像表示装置
JPH0540456A (ja) 表示装置
JPH075834A (ja) 液晶表示装置
US11114007B2 (en) Display panel for precharging according to data signal and display panel driving method thereof
JP2019101263A (ja) バックライト装置および表示装置
JPH08137446A (ja) 液晶表示装置の駆動回路
JP2008164653A (ja) 表示制御用半導体集積回路
CN116129794A (zh) 一种led驱动芯片带写存储器反压机制的控制电路
JPH1195728A (ja) 液晶表示制御装置
JP2021173939A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant