CN110288938B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110288938B
CN110288938B CN201910100945.3A CN201910100945A CN110288938B CN 110288938 B CN110288938 B CN 110288938B CN 201910100945 A CN201910100945 A CN 201910100945A CN 110288938 B CN110288938 B CN 110288938B
Authority
CN
China
Prior art keywords
terminal
thin film
film transistor
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910100945.3A
Other languages
English (en)
Other versions
CN110288938A (zh
Inventor
桥本和幸
渡边英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of CN110288938A publication Critical patent/CN110288938A/zh
Application granted granted Critical
Publication of CN110288938B publication Critical patent/CN110288938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种显示设备，包括像素电路。像素电路包括发光二极管、第一薄膜晶体管、电容和第一自适应电压源。发光二极管具有第一电极及第二电极，第一薄膜晶体管耦接于发光二极管，电容耦合在第一薄膜晶体管的第一端和控制端之间，第一自适应电压源耦接于第一薄膜晶体管，用以固定第一薄膜晶体管的第一端与第二端之间的电压，且第一薄膜晶体管的控制端用于接收数据电压。

Description

显示设备
技术领域
本发明是关于一种显示设备，尤指一种具有高亮度均匀性的显示设备。
背景技术
显示设备已广泛用于各种应用中，例如智能电话，个人计算器和电子书阅读器。然而，根据应用方式，可以选择不同类型的显示设备。在不同类型的显示设备中，发光二极管(LED)显示设备，例如迷你发光二极管显示设备，微发光二极管显示设备和有机发光二极管显示设备是较为广泛应用的。通常这些显示设备包括多个电流驱动器，每个驱动器控制像素中的发光单元的亮度。
然而随着发光二极管制程和环境温度的变化，发光二极管的正向电压会改变，导致电流驱动器中晶体管的漏极-源极电压不稳定。同时，电流驱动器本身会消耗功率，这限制了显示设备的功率效率。为了让电流驱动器中具有较小的晶体管漏极-源极电压变化，反而使得晶体管的控制更复杂且困难。
发明内容
本发明提供一种显示设备，包括至少一个像素电路。至少一个像素电路的像素电路包括发光二极管、薄膜晶体管、电容及自适应电压源。发光二极管具有第一电极及第二电极。薄膜晶体管耦接于发光二极管，薄膜晶体管具有第一端、第二端以及控制端，用于接收数据电压。电容耦合在薄膜晶体管第一端和控制端之间。自适应电压源耦接于薄膜晶体管，用以固定薄膜晶体管的第一端与第二端之间的电压。
本发明还提供一种显示设备，包括至少一个像素电路。至少一个像素电路的像素电路包括发光二极管、多个薄膜晶体管及至少一电容。多个薄膜晶体管耦接于发光二极管，每个薄膜晶体管由相对应的控制信号控制。至少一电容，每个电容耦接于多个薄膜晶体管中对应的薄膜晶体管的第一端和控制端之间。
附图说明
图1是实施例的显示设备的示意图。
图2是还一实施例的像素电路的示意图。
图3是还一实施例的像素电路的示意图。
图4是还一实施例的像素电路的示意图。
图5是还一实施例的像素电路的示意图。
图6是还一实施例的像素电路的示意图。
图7是图6像素电路的实施例的电压-电流图。
图8是图6像素电路的还一实施例的电压-电流图。
图9是还一实施例的像素电路的示意图。
附图标记说明：10-显示设备；100、200、300、400、500、600、700-像素电路；12-显示面板；14-数据驱动器；16-扫描驱动器；18-扫描线；20-数据线；110、410、610、710-发光二极管；120、150、420、450、；MA1至MAn、MB1至MBn、MAN1至MANN-薄膜晶体管；130、C1至CN-电容；140、260、360、460、560-自适应电压源；142、264、364、464、564-运算放大器；262、362、462、562-恒压源；366、566-开关；VA1、VA2-自适应电压；PVDD、PVSS-系统电压；Vds-预定电压；Vref-参考电压；Va-第一电压；Vb-第二电压；DL-点线；AL-曲线。
具体实施方式
图1是实施例的显示设备10的示意图。显示设备10包括显示面板12，数据驱动器14和扫描驱动器16。显示面板12包括像素阵列。像素阵列界定显示设备10的主动区，且包括至少一个像素电路100。
像素电路100包括发光二极管(LED)110，第一薄膜晶体管(TFT)120，电容130，第二薄膜晶体管150和自适应电压源140。发光二极管110可以是有机发光二极管(OLED)，微型发光二极管或量子点发光二极管(QLED)，但不限于此。
第一薄膜晶体管120耦接于发光二极管110，第一薄膜晶体管120具有第一端、第二端和控制端，第一薄膜晶体管120的控制端可以接收数据电压。如图1所示，数据电压可以由第二薄膜晶体管150传输。第二薄膜晶体管150具有第一端，第二端和控制端。第二薄膜晶体管150的第一端耦接于数据线20，第二薄膜晶体管150的第二端耦接于第一薄膜晶体管120的控制端，第二薄膜晶体管150的控制端耦接于扫描线18。数据线20由数据驱动器14控制，扫描线18由扫描驱动器16控制。当扫描驱动器16通过扫描线18发送相应的信号开启第二薄膜晶体管150时，施加到数据线20的数据电压可以通过第二薄膜晶体管150传输到第一薄膜晶体管120的控制端。
电容130耦接在第一薄膜晶体管120的第一端和控制端之间，用于存储接收的数据电压。自适应电压源140耦接于第一薄膜晶体管120的第二端，并且可以固定第一薄膜晶体管120的第一端与第二端之间的电压，即第一薄膜晶体管120的漏极-源极电压可以固定。由于在驱动发光二极管110时可以固定所述的第一薄膜晶体管120的漏极-源极电压，因此可以简化发光二极管110的控制并且可以提高显示设备10的发光均匀性。
在还一个实施例中，像素电路100也可以应用于背光板，终端用户可以根据需要添加更多其他组件，但不限于此。为了简化说明，以下实施例使用显示设备10作为示例。
如图1所示，第一薄膜晶体管120是P型薄膜晶体管。发光二极管110具有第一电极和第二电极。在一些实施例中，例如，在本实施例中，第一电极可以是发光二极管110的阳极，第二电极可以是发光二极管110的阴极。然而，在一些其他实施例中，第一电极可以是发光二极管110的阴极，第二电极可以是发光二极管110的阳极。自适应电压源140的第一节点耦接于发光二极管110的第二电极以提供自适应电压VA1，自适应电压源140的第二节点耦接于第一薄膜晶体管120的第二端。第一薄膜晶体管120的第一端可以接收第一系统电压PVDD，第一薄膜晶体管120的第二端耦接于发光二极管110的第一电极。
在这种情况下，自适应电压源140可以将自适应电压VA1提供给发光二极管110的第二电极以代替向发光二极管110的第二电极提供第二系统电压。自适应电压源140可以在第一薄膜晶体管120的第二端感测电压VS，并在电压VS改变时调节自适应电压VA1，所以可以将电压VS拉回到预定的电平，因而可以固定第一薄膜晶体管120的第一端和第二端之间的电压。
例如，如图1所示，自适应电压源140可以包括第一运算放大器(OPA)142。第一运算放大器142具有第一输入端、第二输入端和输出端。第一运算放大器142的第一输入端耦接至第一薄膜晶体管120的第二端，第一运算放大器142的第二输入端接收参考电压Vref，且第一运算放大器142的输出端耦接于发光二极管110的第二电极，用以提供自适应电压VA1。
在这情况下，当第一薄膜晶体管120的第二端的电压VS改变时，自适应电压源140也将改变其输出电压，即自适应电压VA1，以保持电压VS与参考电压Vref相同。在一些实施例中，参考电压Vref可以是系统的基本固定的电压，固定电压可以是正电压，负电压或实质上接地电压，但不限于此。固定电压可以是接地电压，自适应电压源140提供的自适应电压VA1可为负电压，即低于接地电压，第一薄膜晶体管120的第二端由自适应电压源140虚拟接地，虚拟接地的概念是等电位电压。也就是说，假设第一运算放大器142的输入阻抗实际上是无穷大，则第一运算放大器142的第一输入端和第二输入端之间的电压差将实质上等于零，因此第一运算放大器142的第一输入端和第二输入端的电压实质上是相同的。
在一些实施例中，像素电路100还可以包括另一自适应电压源以提供另一自适应电压以替换第一系统电压PVDD。
图2是还一实施例的像素电路200的示意图。像素电路200可以替换像素电路100以应用于显示设备10。像素电路200和像素电路100具有类似的结构。然而，像素电路200还包括自适应电压源260用于提供自适应电压VA2。
自适应电压源260包括恒压源262和第二运算放大器264。恒压源262具有第一端和第二端。恒压源262的第一端耦接于第一薄膜晶体管120的第一端。在本实施例中，恒压源262的第一端的电压可高于第二端的电压，并可以根据第一薄膜晶体管120所需的漏极-源极电压来决定预定电压Vds。
在这种情况下，由于第二运算放大器264的第一输入端将通过第一运算放大器142和第二运算放大器264虚拟接地，因此第一薄膜晶体管120的第一端和第二端之间的电压可以进一步由恒压源262固定。
在一些实施例中，像素电路200可以仅使用自适应电压源260，并且可以移除自适应电压源140。
图3为还一实施例的像素电路300的示意图。像素电路300可以替换像素电路100应用于显示设备10。
像素电路300的自适应电压源360的第一节点耦接于发光二极管110的第一电极，自适应电压源360的第二节点耦接于第一薄膜晶体管120的第一端以提供自适应电压VA2。而且，第一薄膜晶体管120的第二端耦合到发光二极管110的第一电极，并且发光二极管110的第二电极接收第二系统电压PVSS。
在这种情况下，自适应电压VA2可以高于第二系统电压PVSS。也就是说，自适应电压源360可以将自适应电压VA2提供给第一薄膜晶体管120的第一端以代替提供第一系统电压PVDD给第一薄膜晶体管120的第一端。此外，第二系统电压PVSS可以是正恒定电压，负恒定电压或接地参考电压。自适应电压源360可以感测第一薄膜晶体管120的第二端的电压VS，并且当电压VS改变时调节自适应电压VA2，使得电压VS可以被拉回到预定电平，由此可固定第一薄膜晶体管120的第一端和第二端之间的电压。
如图3所示，自适应电压源360包括恒压源362，第一运算放大器364和开关366。恒压源362具有第一端和第二端。恒压源362的第一端耦接于第一薄膜晶体管120的第一端。恒压源362的第一端的电压可高于恒压源362的第二端的电压，可以根据第一薄膜晶体管120所需的漏极-源极电压来决定预定电压Vds。
第一运算放大器364具有第一输入端，第二输入端和输出端。第一运算放大器364的第二输入端耦接于第一薄膜晶体管120的第二端。恒压源362的第二端耦接于开关366，可以在第一运算放大器364的输出端和参考电压端之间切换，以在像素电路300的扫描期间提供第一参考电压Vref，并在像素电路300的驱动期间，在恒压源362的第二端和第一运算放大器364的输出端之间建立电连接。在扫描期间，第二薄膜晶体管150会开启以从数据线20发送数据信号以开启第一薄膜晶体管120。此外，在扫描期间之后的驱动期间，第二薄膜晶体管150将被关闭并停止将数据信号传输到第一薄膜晶体管120。
也就是说，当第一薄膜晶体管120的第二端的电压VS改变时，自适应电压源360将改变其输出电压VA2，使得第一薄膜晶体管120的第一端和第二端之间的电压可以固定，简化了像素电路300的电压控制并改善了显示设备10的发光均匀性。
在一些实施例中，第一薄膜晶体管120也可以由N型晶体管实现。图4为还一实施例的像素电路400的示意图。
像素电路400包括发光二极管410，第一薄膜晶体管420，电容430，自适应电压源440，第二薄膜晶体管450和自适应电压源460。像素电路400可以替换像素电路100应用于显示设备10。
在像素电路400中，第一薄膜晶体管420是N型薄膜晶体管。自适应电压源440的第一节点可耦接于发光二极管410的第一电极以提供自适应电压VA2，并且自适应电压源440的第二节点可以耦接于第一薄膜晶体管420的第二端。第一薄膜晶体管420的第一端可接收自适应电压VA1，第一薄膜晶体管420的第二端可耦接于发光二极管410的第二电极。
在这种情况下，自适应电压VA2可高于第二系统电压PVSS。也就是说，自适应电压源440可以将自适应电压VA2提供给发光二极管410的第一电极以代替提供第一系统电压PVDD给发光二极管410的第一电极。自适应电压源440可以在第一薄膜晶体管420的第二端感测电压VS，并当电压VS改变时可调节自适应电压VA2，使得电压VS可以被拉回到预定电平，由此可以固定第一薄膜晶体管420的第一端和第二端之间的电压。
例如，如图4所示，自适应电压源440包括第一运算放大器442。第一运算放大器442具有第一输入端，第二输入端和输出端。第一运算放大器442的第一输入端耦接于第一薄膜晶体管420的第二端，第一运算放大器442的第二输入端接收参考电压Vref，第一运算放大器442的输出端耦接于发光二极管410的电极用于提供自适应电压VA2。也就是说，如果参考电压Vref是系统的接地电压，则可以认为第一薄膜晶体管420的第二端实质上接地。
此外如图4所示，自适应电压源460可以提供自适应电压VA1以代替第二系统电压PVSS。自适应电压源460包括恒压源462和第二运算放大器464，恒压源462具有第一端和第二端，并且恒压源462的第二端耦接于第一薄膜晶体管420的第一端。恒压源462的第一端电压可以高于恒压源462的第二端电压。预设电压Vds可以根据第一薄膜晶体管420所需的漏极-源极电压来决定。
第二运算放大器464具有第一输入端，第二输入端和输出端。第二运算放大器464的第一输入端耦接于恒压源462的第一端，第二运算放大器464的第二输入端耦接于第一薄膜晶体管420的第二端。第二运算放大器464的输出端耦接于到第二运算放大器464的第一输入端。
在这种情况下，由于第二运算放大器464的第一输入端将通过第一和第二运算放大器442和464虚拟接地，所以第一薄膜晶体管420的第二端的电压VS可以通过恒压源462进一步固定。
在一些实施例中，由于自适应电压源440能够将电压VS固定在第一薄膜晶体管420的第二端，因此像素电路400可简单的通过从像素电路400移除自适应电压源460而仅根据系统要求使用自适应电压源440。在这种情况下，第一薄膜晶体管420的第一端可以接收第二系统电压PVSS。
图5是还一实施例的像素电路200的示意图。像素电路500可以替换像素电路100以应用于显示设备10。
在像素电路500中，第一薄膜晶体管420是N型薄膜晶体管。自适应电压源560的第一节点耦接于发光二极管410的第二电极，并且自适应电压源560的第二节点耦接于第一薄膜晶体管420的第一端以提供自适应电压VA1。发光二极管410的第一电极可接收第一系统电压PVDD，并且发光二极管410的第二电极可耦接于第一薄膜晶体管420的第二端。
在这情况下，第一系统电压PVDD可高于自适应电压VA1。也就是说，自适应电压源560可以将自适应电压VA1提供给第一薄膜晶体管420的第一端以代替将第二系统电压PVSS提供给第一薄膜晶体管420的第一端。自适应电压源560可以感测到在第一薄膜晶体管420的第二端电压VS，并且当电压VS改变时调节自适应电压VA1，使得电压VS可以被拉回到预定电平，由此可以固定第一薄膜晶体管420的第一端和第二端之间的电压。
例如，自适应电压源560可以包括恒压源562，第一运算放大器564和开关566。恒压源562具有第一端和第二端，恒压源562的第二端耦接于第一薄膜晶体管420的第一端。恒压源562第一端的电压可以高于恒压源562第二端的电压。并可根据第一薄膜晶体管420所需的漏极-源极电压来决定预设电压Vds。
第一运算放大器564具有第一输入端，第二输入端和输出端，第一运算放大器564的第二输入端耦接至第一薄膜晶体管420的第二端。第一运算放大器564的输出端耦接于第一运算放大器564的第一输入端。开关566可进行切换以将恒压源562的第一端电连接到第一运算放大器564的输出端或参考电压端，用于在像素电路500的扫描期间提供参考电压Vref，并在像素电路500的驱动期间，在恒压源562的第一端和第一运算放大器564的输出端之间建立电连接。
也就是说，当第一薄膜晶体管420第二端的电压VS改变时，自适应电压源560将改变其输出电压VA1，使得第一薄膜晶体管420的第一端和第二端之间的电压可以固定，简化了像素电路500的电压控制并改善了显示设备10的发光均匀性。
图6为还一实施例的像素电路600的示意图。像素电路600可根据系统要求替换像素电路100以应用于显示设备10。
像素电路600包括发光二极管610，多个第一薄膜晶体管MA1至MAN，以及电容C1至CN，其中N是大于的整数。N个第一薄膜晶体管MA1至MAN耦接于发光二极管610，并且每个第N个第一薄膜晶体管MA1至MAN由相对应的控制信号控制。电容C1至CN耦接于相对应的第一薄膜晶体管MA1至MAN的第一端和控制端之间，用于存储接收的数据电压。然而，在一些实施例中，如果对应的第一薄膜晶体管MA1至MAN具有足够寄生的电容以保持数据电压，则可以省略一些电容C1至CN。在这种情况下，根据系统要求，像素电路600可以包括少于N个电容，而不是包括N个电容C1至CN。
在图6中，N个第一薄膜晶体管MA1至MAN是P型晶体管。在这情况下，发光二极管610具有第一电极和第二电极。第一薄膜晶体管MA1至MAN中每个薄膜晶体管都具有第一端，第二端和控制端。多个第一薄膜晶体管MA1至MAN中每个薄膜晶体管的第一端都接收第一系统电压PVDD，多个第一薄膜晶体管MA1至MAN中每个薄膜晶体管的第二端都耦接于发光二极管610的第一电极，并且多个第一薄膜晶体管MA1至MAN中的每个控制端都接收相对应的数据信号。发光二极管610的第二电极接收第二系统电压PVSS。
在一些实施例中，像素电路600还可包括第二薄膜晶体管MB1至MBN。第二薄膜晶体管MB1至MBN中的每个第二薄膜晶体管都具有第一端，第二端和控制端。每个第二薄膜晶体管MB1至MBN的第一端耦接于传输相对应数据信号的数据线，每个第二薄膜晶体管MB1至MBN的第二端耦接于相对应的第一薄膜晶体管MA1至MAN的控制端，每个第二薄膜晶体管MB1至MBN的控制端耦接于对应的扫描线。
当像素电路600应用于显示设备10，数据线20可以由数据驱动器14控制，并且扫描线18可以由扫描驱动器16控制。也就是说，当扫描驱动器16通过扫描线18发送相对应的信号开启薄膜晶体管MB1到MBN时，数据线20上的数据信号可以通过第二薄膜晶体管MB1到MBN传输到第一薄膜晶体管MA1至MAN的控制端。
在一些实施例中，第一薄膜晶体管MA1至MAN的通道宽长比可以实质上相同，并且第一薄膜晶体管MA1至MAN可以被独立地控制，而信道是薄膜晶体管(例如本实施例的第一薄膜晶体管)其源极(Source)跟漏极(Drain)之间，跟闸极(gate)有重迭的半导体层区域。例如，为了呈现特定灰度级，可以开启第一组第一薄膜晶体管，并且可以关闭第二组第一薄膜晶体管。也就是说，可开启一些第一薄膜晶体管，而关闭一些第一薄膜晶体管。由于第一薄膜晶体管MA1至MAN可以在开启时产生具有实质上相同强度的电流，因此通过控制多个第一薄膜晶体管MA1至MAN开启的数量，就可以调节由像素电路600呈现的灰度级。
在这情况下，像素电路600能够利用N个第一薄膜晶体管MA1至MAN线性生成(N+1)个灰度级。然而，在一些实施例中，利用N个第一薄膜晶体管MA1至MAN，像素电路600可以产生较少的灰度级，因此可以根据人类视觉的特性以任意方式控制亮度呈现平滑的亮度转变。在这种情况下，可通过系统预定的对照表来决定要开启的第一薄膜晶体管MA1至MAN的数量。
而且，为了在像素电路600中让相同数量的第一薄膜晶体管提供更多的灰度级，第一薄膜晶体管MA1至MAN的通道宽长比可以不同。例如，多个第一薄膜晶体管MA1至MAN的第n个第一薄膜晶体管MAn的信道宽长比可以实质上是第(n-1)个第一薄膜晶体管M(n-1)A的通道宽长比的两倍，其中n是大于1的整数。
在这种情况下，由第n个第一薄膜晶体管MAn产生的电流将是第(n-1)个第一薄膜晶体管MA(n-1)产生的电流的两倍。因此，通过开启不同组的第一薄膜晶体管MA1至MAN，像素电路600将能够以线性方式产生最多2N个灰度级。然而，为了使亮度转变满足人类视觉特性，可使用较少的灰度级来提供任意的亮度转变。
此外，在一些实施例中，为了以更有效的方式执行预设的亮度转变，一些第一薄膜晶体管可以具有相同的尺寸，而另一些第一薄膜晶体管可以具有不同的尺寸。也就是说，根据要呈现的亮度转变，可相对应地预先决定第一薄膜晶体管的尺寸以及要开启哪些第一薄膜晶体管以呈现相应的灰度级。
由于像素电路600可以利用多个第一薄膜晶体管MA1至MAN产生更多灰度级，因此可以容易地控制数据信号而无需进一步微调，简化了像素电路600的电压控制并提高了显示设备10的发光均匀性。
在前述实施例中，像素电路600可以接收具有两个数据电压的数据信号，用于开启和关闭第一薄膜晶体管MA1至MAN。然而，在一些其他实施例中，像素电路600可以接收具有更多阶电压的数据信号，使得第一薄膜晶体管MA1至MAN以不同的电压开启以产生不同的电流，从而产生更多的灰度级。
图7是像素电路600实施例的电压-电流图。在这种情况下，由第一组第一薄膜晶体管接收的数据信号可以处于第一电压Va，以开启第一组第一薄膜晶体管。第一组第一薄膜晶体管中的每一个薄膜晶体管会开启并产生第一电流。由第二组第一薄膜晶体管MA1至MAN接收的数据信号处于第二电压Vb，以开启第二组第一薄膜晶体管。第二组第一薄膜晶体管中的每一个薄膜晶体管会开启并产生不同于第一电流的第二电流。
因此，通过调整接收第一电压Va的第一薄膜晶体管的数量和接收第二电压Vb的第一薄膜晶体管的数量，如果第一薄膜晶体管MA1至MAN都具有相同的尺寸，像素电路600在发送至少一阶电压Va和Vb的数据信号时即可以产生(N+1)个电流电平。也就是说，利用电压Va和Vb，像素电路600的N个第一薄膜晶体管MA1至MAN能够沿着图7中所示的点线DL以线性方式产生(N+1)个灰度级。
另外，如果总共有M(M>1)阶的电压应用于像素电路600，也就是说，如果每个第一薄膜晶体管可以被M个相异电压控制以呈现M个相异状态，则像素电路600的N个第一薄膜晶体管MA1至MAN将能够产生K个线性灰度级，并且K等于(N+M-1)！/[N！(M-1)！]。因此，与前面第一薄膜晶体管仅具有两种状态(开或关)而仅能产生(N+1)个灰度级的实施例相比，K个线性灰度级可远大于(N+1)个灰度级。
然而，在一些实施例中，也可以由像素电路600提供满足人类视觉特性的灰度级。例如，当将具有电压Va或Vb的数据信号发送到第一组和第二组的第一薄膜晶体管时，可通过用预定的对照表选择适当数量的第一组和第二组薄膜晶体管MA1至MAN以不同的灰度级满足图7所示的曲线AL。然而，为了满足具有电压Va和Vb的曲线上的每两个灰度级之间的不规则差异，由像素电路600的N个第一薄膜晶体管MA1至MAN产生的灰度级的数量将小于(N+1)。也就是说，若要呈现具有电压Va和Vb的(N+1)个灰度级，并且要满足每两个灰度级之间的不规则差异，像素电路600将需要更多的第一薄膜晶体管。
而且，应用具有不同电压的数据信号的方法可以应用于具有不同尺寸的多个第一薄膜晶体管MA1至MAn。图8为还一实施例的像素电路600的电压-电流图。如图8所示，多个第一薄膜晶体管MA1至MAn都具有不同的尺寸。例如，第n个第一薄膜晶体管MAn的信道宽长比实质上是第(n-1)个第一薄膜晶体管MA(n-1)的通道宽长比的两倍，其中n可以是从2到N的任意整数。在这情况下，当发送具有至少一阶的电压Va和Vb的数据信号时，可以产生2N个线性灰度级。此外，如果总共有M阶个电压应用于像素电路600，也就是说，如果可以控制每一个第一薄膜晶体管呈现M个相异状态，则像素电路600的N个第一薄膜晶体管MA1至MAN将能够生成MN个灰度级。
此外，在一些实施例中，如果显示设备10呈现的图像的帧速率相当高(例如，高于120fps)，则显示设备10可以使像素电路600在两个连续帧中呈现两个不同的灰度级，利用视觉暂留而在两个不同的灰度级之间产生中间灰度级。
在图6中，像素电路600中的多个第一薄膜晶体管MA1至MAN为P型晶体管，然而，在一些其他实施例中，多个第一薄膜晶体管MA1至MAN也可以为N型晶体管。图9为还一实施例的像素电路700。像素电路600和700具有类似的结构，然而，像素电路700的多个第一薄膜晶体管MAN1至MANN为N型晶体管。
在这种情况下，发光二极管710具有第一电极和第二电极，并且发光二极管710的第一电极可以接收第一系统电压PVDD。第一薄膜晶体管MAN1至MANN中的每个薄膜晶体管都具有第一端，第二端和控制端。多个第一薄膜晶体管MAN1至MANN中每个薄膜晶体管的第一端接收第二系统电压PVSS，多个第一薄膜晶体管MAN1至MANN中每个薄膜晶体管的第二端耦接于发光二极管710的第二电极，并且多个第一薄膜晶体管MAN1至MANN中每个薄膜晶体管的控制端接收相对应的数据信号。这样就可以用与前述实施例相同的原理操作像素电路700。
综上所述，实施例提供的显示设备可包括自适应电压源，用于固定薄膜晶体管的漏极-源极电压以进行电流驱动，从而可以提高显示设备的亮度均匀性，以及简化像素电路的电压控制。而且，利用并联电流驱动薄膜晶体管，像素电路可以更简单的方式产生更多灰度级而无需微调数据信号。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种显示设备，其特征在于，包括：
至少一个像素电路，所述至少一个像素电路包括：
发光二极管，具有第一电极及第二电极；
第一薄膜晶体管，耦接于所述发光二极管，所述第一薄膜晶体管具有第一端、第二端以及控制端，所述第一薄膜晶体管的所述第一端用于接收第一系统电压或第二自适应电压，所述第一薄膜晶体管的所述第二端耦接于所述发光二极管的所述第一电极，所述第一薄膜晶体管的所述控制端用于接收数据电压；
电容，耦合在所述第一薄膜晶体管的所述第一端和所述控制端之间；及
第一自适应电压源，耦接于所述第一薄膜晶体管，用以固定所述第一薄膜晶体管的所述第一端与所述第二端之间的电压，所述第一自适应电压源的第一节点耦接于所述发光二极管的所述第二电极，用于提供第一自适应电压，所述第一自适应电压源的第二节点耦接于所述第一薄膜晶体管的所述第二端；
其中：
所述第一薄膜晶体管是P型薄膜晶体管；及
所述第一系统电压和所述第二自适应电压高于所述第一自适应电压。
2.如权利要求1所述的显示设备，其特征在于，所述第一自适应电压源包括：
第一运算放大器，具有第一输入端，第二输入端及输出端，所述第一运算放大器的所述第一输入端耦接于所述第一薄膜晶体管的所述第二端，第一运算放大器的所述第二输入端用以接收参考电压，并且所述第一运算放大器的所述输出端耦接于所述发光二极管的所述第二电极以提供所述第一自适应电压。
3.如权利要求2所述的显示设备，其特征在于，所述像素电路还包括第二自适应电压源，用于提供所述第二自适应电压，所述第二自适应电压源包括：
恒压源，具有第一端及第二端，所述恒压源的所述第一端耦接于所述第一薄膜晶体管的所述第一端，其中所述恒压源的所述第一端的电压高于所述恒压源的所述第二端的电压；及
第二运算放大器，具有第一输入端，第二输入端及输出端，所述第二运算放大器的所述第一输入端耦接于所述恒压源的所述第二端，所述第二运算放大器的所述第二输入端耦接于所述第一薄膜晶体管的所述第二端，及所述第二运算放大器的所述输出端耦接于所述第二运算放大器的所述第一输入端。
4.一种显示设备，其特征在于，包括：
至少一个像素电路，所述至少一个像素电路包括：
发光二极管，具有第一电极及第二电极，所述发光二极管的所述第二电极用以接收第二系统电压；
第一薄膜晶体管，耦接于所述发光二极管，所述第一薄膜晶体管具有第一端、第二端以及控制端，所述第一薄膜晶体管的所述第二端耦接于所述发光二极管的所述第一电极，而所述第一薄膜晶体管的控制端用于接收数据电压；
电容，耦合在所述第一薄膜晶体管的所述第一端和所述控制端之间；及
第一自适应电压源，耦接于所述第一薄膜晶体管，用以固定所述第一薄膜晶体管的所述第一端与所述第二端之间的电压，所述第一自适应电压源的第一节点耦接于所述发光二极管的所述第一电极，所述第一自适应电压源的第二节点耦接所述第一薄膜晶体管的所述第一端，用以提供第一自适应电压；
其中：
所述第一薄膜晶体管是P型薄膜晶体管；及
所述第一自适应电压高于所述第二系统电压。
5.如权利要求4所述的显示设备，其特征在于，所述第一自适应电压源包括：恒压源，具有第一端及第二端，所述恒压源的所述第一端耦接于所述第一薄膜晶体管的所述第一端，其中所述恒压源的所述第一端的电压高于所述恒压源的所述第二端的电压；
第一运算放大器，具有第一输入端，第二输入端及输出端，所述第一运算放大器的所述第二输入端耦接于所述第一薄膜晶体管的所述第二端，及所述第一运算放大器的所述输出端耦接于所述第一运算放大器的所述第一输入端；及
开关，用以在所述恒压源的所述第二端和参考电压端之间建立电连接，所述参考电压端用以在所述像素电路的扫描期间提供第一参考电压，并且在所述像素电路的驱动期间在所述恒压源的所述第二端与所述第一运算放大器的所述输出端之间建立电连接。
6.一种显示设备，其特征在于，包括：
至少一个像素电路，所述至少一个像素电路包括：
发光二极管，具有第一电极及第二电极；
第一薄膜晶体管，耦接于所述发光二极管，所述第一薄膜晶体管具有第一端、第二端以及控制端，所述第一薄膜晶体管的所述第一端用以接收第二系统电压或第二自适应电压，所述第一薄膜晶体管的所述第二端耦接于所述发光二极管的所述第二电极，所述第一薄膜晶体管的所述控制端用于接收数据电压；
电容，耦合在所述第一薄膜晶体管的所述第一端和所述控制端之间；及
第一自适应电压源，耦接于所述第一薄膜晶体管，用以固定所述第一薄膜晶体管的所述第一端与所述第二端之间的电压，所述第一自适应电压源的第一节点耦接于所述发光二极管的所述第一电极以提供第一自适应电压，所述第一自适应电压源的第二节点耦接于所述第一薄膜晶体管的所述第二端；
其中：
所述第一薄膜晶体管是N型薄膜晶体管；及
所述第一自适应电压高于所述第二系统电压和所述第二自适应电压。
7.如权利要求6所述的显示设备，其特征在于所述第一自适应电压源包括：
恒压源，具有第一端和第二端，所述恒压源的所述第二端耦接于所述第一薄膜晶体管的所述第一端以提供所述第一自适应电压，其中所述恒压源的所述第一端的电压高于所述恒压源的所述第二端的电压；及
第一运算放大器，具有第一输入端，第二输入端和输出端，所述第一运算放大器的所述第一输入端耦接于所述恒压源的所述第一端，所述第一运算放大器的所述第二输入端耦接于所述第一薄膜晶体管的所述第二端，所述第一运算放大器的所述输出端耦接于所述第二运算放大器的所述第一输入端。
8.如权利要求7所述的显示设备，特征在于，还包括第二自适应电压源，用于提供所述第二自适应电压，所述第二自适应电压源包括：
第二运算放大器，具有第一输入端，第二输入端和输出端，所述第二运算放大器的所述第一输入端耦接于所述第一薄膜晶体管的所述第二端，所述第二运算放大器的所述第二输入端用于接收参考电压，所述第二运算放大器的所述输出端耦接于所述发光二极管的所述第一电极以提供所述第二自适应电压。
9.一种显示设备，其特征在于，包括：
至少一个像素电路，包括：
发光二极管，具有第一电极及第二电极；
第一薄膜晶体管，耦接于所述发光二极管，所述第一薄膜晶体管具有第一端、第二端以及控制端，所述发光二极管的所述第一电极用以接收第一系统电压，所述发光二极管的所述第二电极耦接于所述第一薄膜晶体管的所述第二端，所述发光二极管的控制端用于接收数据电压；
电容，耦合在所述第一薄膜晶体管的所述第一端和所述控制端之间；及
第一自适应电压源，耦接于所述第一薄膜晶体管，用以固定所述第一薄膜晶体管的所述第一端与所述第二端之间的电压，所述第一自适应电压源的第一节点耦接于所述发光二极管的所述第二电极，所述第一自适应电压源的第二节点耦接于所述第一薄膜晶体管的所述第一端，以提供第一自适应电压；
其中：
所述第一薄膜晶体管是N型薄膜晶体管；及
所述第一系统电压高于所述第一自适应电压。
10.如权利要求9所述的显示设备，其特征在于，所述第一自适应电压源包括：
恒压源，具有第一端和第二端，所述恒压源的所述第二端耦接于所述第一薄膜晶体管的所述第一端，其中所述恒压源的所述第一端的电压高于所述恒压源的所述第二端的电压；
第一运算放大器，具有第一输入端，第二输入端和输出端，所述第一运算放大器的所述第二输入端耦接于所述第一薄膜晶体管的所述第二端，所述第一运算放大器的所述输出端耦接于所述第一运算放大器的所述第一输入端；及
开关，用以在所述恒压源的所述第一端和参考电压端之间建立电连接，所述参考电压端用以在所述像素电路的扫描期间提供参考电压，并且在所述像素电路的驱动期间在所述恒压源的所述第一端与所述第一运算放大器的所述输出端之间建立电连接。
CN201910100945.3A 2018-03-14 2019-01-31 显示设备 Active CN110288938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/921,647 2018-03-14
US15/921,647 US10475374B2 (en) 2018-03-14 2018-03-14 Display device

Publications (2)

Publication Number Publication Date
CN110288938A CN110288938A (zh) 2019-09-27
CN110288938B true CN110288938B (zh) 2021-02-09

Family

ID=67905942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910100945.3A Active CN110288938B (zh) 2018-03-14 2019-01-31 显示设备

Country Status (2)

Country Link
US (1) US10475374B2 (zh)
CN (1) CN110288938B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473658B2 (ja) * 1996-07-18 2003-12-08 アルプス電気株式会社 指紋読取り装置
FR2857146A1 (fr) * 2003-07-03 2005-01-07 Thomson Licensing Sa Dispositif d'affichage d'images a matrice active
EP1499165B1 (en) * 2003-07-07 2007-09-12 Rohm Co., Ltd. Load driving device and portable apparatus utilizing such driving device
WO2006038174A2 (en) * 2004-10-01 2006-04-13 Chen-Jean Chou Light emitting device display and drive method thereof
CN101231815B (zh) * 2007-01-23 2010-09-22 立锜科技股份有限公司 有机发光面板的节能控制电路与方法
US20090187925A1 (en) * 2008-01-17 2009-07-23 Delta Electronic Inc. Driver that efficiently regulates current in a plurality of LED strings
TWI437908B (zh) 2011-05-17 2014-05-11 Leadtrend Tech Corp 具電流平衡功能的驅動電路
US9875697B2 (en) 2011-08-30 2018-01-23 Magnachip Semiconductor, Ltd. Parallel constant current LED driving units for driving a LED string and method of performing the same
CN102915713B (zh) * 2012-10-08 2015-03-25 合肥京东方光电科技有限公司 一种栅极电压温度补偿电路及补偿方法、显示装置
KR102166063B1 (ko) * 2013-12-31 2020-10-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102320316B1 (ko) * 2014-12-01 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
KR102364010B1 (ko) * 2014-12-24 2022-02-17 엘지디스플레이 주식회사 과전류 제어장치 및 이를 포함하는 유기발광 표시장치
CN106328061B (zh) * 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法

Also Published As

Publication number Publication date
US20190287451A1 (en) 2019-09-19
CN110288938A (zh) 2019-09-27
US10475374B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US10818228B2 (en) Pixel circuit, method for driving pixel circuit and display panel
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
CN104871233B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
JP2689916B2 (ja) アクティブマトリクス型電流制御型発光素子の駆動回路
US11227548B2 (en) Pixel circuit and display device
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN109119029B (zh) 像素电路及其驱动方法、显示装置和电子设备
KR20040081367A (ko) 전류구동장치
US10553159B2 (en) Pixel circuit, display panel and display device
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
US11514844B2 (en) Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN108281112A (zh) 像素驱动电路及其控制方法、显示面板和显示装置
CN112970055A (zh) 像素电路、显示装置、像素电路的驱动方法及电子设备
JPWO2019159651A1 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN115798411A (zh) 显示面板及其驱动方法、显示装置
CN114446251A (zh) 驱动电路、背光模组以及显示面板
CN115294939A (zh) 像素电路
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
US7864074B2 (en) Data driver used in a current-driving display device
CN109473066B (zh) 显示面板
CN110288938B (zh) 显示设备
CN108154850B (zh) 像素电路
CN117813645A (zh) 驱动电路、背光模组及其驱动方法、显示装置
CN111063298B (zh) 像素驱动电路和显示装置
CN111785201B (zh) 一种像素驱动电路及其驱动方法、显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant