CN110286860A - 信息处理方法、信息处理系统和电子设备 - Google Patents

信息处理方法、信息处理系统和电子设备 Download PDF

Info

Publication number
CN110286860A
CN110286860A CN201910582969.7A CN201910582969A CN110286860A CN 110286860 A CN110286860 A CN 110286860A CN 201910582969 A CN201910582969 A CN 201910582969A CN 110286860 A CN110286860 A CN 110286860A
Authority
CN
China
Prior art keywords
signal
time interval
read command
command signal
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910582969.7A
Other languages
English (en)
Other versions
CN110286860B (zh
Inventor
李帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201910582969.7A priority Critical patent/CN110286860B/zh
Publication of CN110286860A publication Critical patent/CN110286860A/zh
Application granted granted Critical
Publication of CN110286860B publication Critical patent/CN110286860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Abstract

本公开提供了一种信息处理方法，包括：根据处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和指定存储单元经由第二信号线发送存储数据到处理装置所需要的第二时间间隔，确定处理装置向存储装置写入数据时使用的延迟时间参数，存储装置包括驱动单元和至少一个存储单元；经由第一信号线向驱动单元发送写入命令信号，驱动单元用于接收写入命令信号，并将写入命令信号发送到至少一个存储单元中的指定存储单元；基于延迟时间参数，经由第二信号线向指定存储单元发送数据信号，使处理装置向指定存储单元内写入与数据信号相匹配的写入数据。本公开还提供了一种信息处理系统和电子设备。

Description

信息处理方法、信息处理系统和电子设备
技术领域
本公开涉及一种信息处理方法、信息处理系统和电子设备。
背景技术
在电子设备开机的过程中，需要对所有的存储单元初始化。其中，一项耗时的工作就是对存储单元进行训练，以确定向存储单元发送数据信号和命令地址信号的延迟时间参数。
现有技术往往是通过多次以不同的延迟时间参数向存储单元写入数据，并从该存储单元中读取数据，分别比较多次中每一次读取得到的数据与写入数据是否一致来确定延迟时间参数。现有技术中确定延迟时间参数的方法过于耗时，导致开机时间较长。
发明内容
本公开的一个方面提供了一种信息处理方法，包括：确定处理装置向存储装置写入数据时使用的延迟时间参数，所述存储装置包括驱动单元和至少一个存储单元；经由第一信号线向所述驱动单元发送写入命令信号，其中，所述驱动单元用于接收所述写入命令信号，并将所述写入命令信号发送到所述至少一个存储单元中的指定存储单元；基于所述延迟时间参数，经由第二信号线向所述指定存储单元发送数据信号，使所述处理装置向所述指定存储单元内写入与所述数据信号相匹配的写入数据，其中，所述确定所述延迟时间参数包括：根据所述处理装置经由所述第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的第二时间间隔，确定所述延迟时间参数。
可选地，根据所述处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的时间间隔，确定所述延迟时间参数包括：经由所述第一信号线向所述驱动单元发送读取命令信号，所述读取命令信号用于请求获得所述指定存储单元中的存储数据；确定从发送所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔；确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔；以及基于所述第二时间间隔和所述第一时间间隔之间的差值，确定所述延迟时间参数。
可选地，确定从发出所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔包括：确定从发出所述读取命令信号到接收到所述驱动单元发送的反馈信号的第三时间间隔，其中，所述第一信号线包括多个子信号线，所述反馈信号包括所述驱动单元根据接收到的某个子信号线上的信号生成的信号，所述反馈信号经由第三信号线传输到所述处理装置；基于该子信号线长度与所述第三信号线长度的比例关系以及所述第三时间长度，确定所述第一时间间隔。
可选地，确定从发出所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔：根据所述第一信号线的长度确定所述第一时间间隔。
可选地，所述确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔包括：确定所述处理装置从发出所述读取命令信号到接收所述存储数据的第四时间间隔；获取从发出所述读取命令信号到所述指定存储单元响应于所述读取命令信号开始向所述处理装置发送所述存储数据的响应时间间隔；以及基于所述第四时间间隔与所述响应时间间隔之间的差值，确定所述第二时间间隔。
可选地，所述获取从发出所述读取命令信号到所述指定存储单元响应于所述读取命令信号开始向所述处理装置发送所述存储数据的响应时间间隔包括：获取所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元的传输时间间隔；以及获得所述指定存储单元从接收到所述读取命令信号到响应于所述读取命令信号开始向所述处理装置发送所述存储数据的延迟时间间隔；将所述第一时间间隔、所述传输时间间隔和所述延迟时间间隔的和作为所述响应时间间隔。
可选地，所述基于所述第一时间间隔和所述第二时间间隔之间的差值，确定所述延迟时间参数包括：获取所述指定存储单元所规定的接收到的数据信号与写入命令信号之间的标准延迟时间；计算所述第一时间间隔和所述第二时间间隔的第一差值，并且计算所述第一差值与传输时间间隔的第二差值，所述传输时间间隔包括所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元所需要的时间间隔；将所述标准延迟时间与所述第二差值的第三差值作为所述延迟时间参数。
本公开的另一个方面提供了一种信息处理系统，应用于处理装置，所述装置包括：获得模块，用于确定处理装置向存储装置写入数据时使用的延迟时间参数，所述存储装置包括驱动单元和至少一个存储单元；第一发送模块，用于经由第一信号线向所述驱动单元发送写入命令信号，其中，所述驱动单元用于接收所述写入命令信号，并将所述写入命令信号发送到所述至少一个存储单元中的指定存储单元；第二发送模块，用于基于所述延迟时间参数，经由第二信号线向所述指定存储单元发送数据信号，使所述处理装置向所述指定存储单元内写入与所述数据信号相匹配的写入数据，其中，所述获得模块包括：获得子模块，用于根据所述处理装置经由所述第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的第二时间间隔，确定所述延迟时间参数。
可选地，获得子模块包括：发送单元，用于经由所述第一信号线向所述驱动单元发送读取命令信号，所述读取命令信号用于请求获得所述指定存储单元中的存储数据；第一确定单元，用于确定从发送所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔；第二确定单元，用于确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔；以及第三确定单元，用于基于所述第二时间间隔和所述第一时间间隔之间的差值，确定所述延迟时间参数。
本公开的另一方面提供了一种电子设备，包括：处理器；以及存储器，用于存储可执行指令，其中，当所述指令被所述处理器执行时，使得所述处理器执行上述方法。
本公开的另一方面提供了一种计算机可读存储介质，存储有计算机可执行指令，所述指令在被执行时用于实现如上所述的方法。
本公开的另一方面提供了一种计算机程序，所述计算机程序包括计算机可执行指令，所述指令在被执行时用于实现如上所述的方法。
附图说明
为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：
图1A和图1B示意性示出了根据本公开实施例的信息处理方法的应用场景；
图2示意性示出了根据本公开实施例的信息处理方法的流程图；
图3示意性示出了根据本公开实施例的确定延迟时间参数的一个示例流程图；
图4示意性示出了根据本公开实施例的确定第二时间间隔的示例流程图；
图5示意性示出了根据本公开实施例确定延迟时间参数的另一个示例流程图；
图6示意性示出了根据本公开实施例的确定延迟时间参数的原理示意图；
图7示意性示出了根据本公开实施例的信息处理系统的框图；
图8示意性示出了根据本公开实施例的获得子模块的框图；以及
图9示意性示出了根据本公开实施例的电子设备的框图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。
附图中示出了一些方框图和/或流程图。应理解，方框图和/或流程图中的一些方框或其组合可以由计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而这些指令在由该处理器执行时可以创建用于实现这些方框图和/或流程图中所说明的功能/操作的装置。本公开的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。另外，本公开的技术可以采取存储有指令的计算机可读存储介质上的计算机程序产品的形式，该计算机程序产品可供指令执行系统使用或者结合指令执行系统使用。
本公开的实施例提供了一种信息处理方法，可以包括：确定处理装置向存储装置写入数据时使用的延迟时间参数，存储装置包括驱动单元和至少一个存储单元；经由第一信号线向驱动单元发送写入命令信号，其中，驱动单元用于接收写入命令信号，并将写入命令信号发送到至少一个存储单元中的指定存储单元；基于延迟时间参数，经由第二信号线向指定存储单元发送数据信号，使处理装置向指定存储单元内写入与数据信号相匹配的写入数据，其中，确定延迟时间参数包括：根据处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和指定存储单元经由第二信号线发送存储数据到处理装置所需要的第二时间间隔，确定延迟时间参数。
图1A和图1B示意性示出了根据本公开的实施例的信息处理方法的应用场景。需要注意的是，图1A和图1B所示仅为可以应用本公开实施例的场景的示例，以帮助本领域技术人员理解本公开的技术内容，但并不意味着本公开实施例不可以用于其他设备、系统、环境或场景。
如图1A所示，在该应用场景中包括处理装置例如可以是内存控制器110，存储装置例如可以是DDR4内存120。DDR4内存120包括多个DRAM(Dynamic Random Access Memory，动态随机存储器)颗粒和RCD(Register Clock Driver，寄存器时钟驱动芯片)。如图1A所示，DDR4内存120例如可以采用fly-by式拓扑结构。
内存控制器110能够与DDR4内存120通信，例如可以从DDR4内存120的DRAM中读取数据，以及可以向DDR4内存120的DRAM中写入数据。
如图1A所示，内存控制器110从DDR4内存120读取数据时，内存控制器110通过CA(command/address，命令地址复用)信号线向DDR4内存120发送读取命令信号，以及DDR4内存120通过DQ信号(即数据信号)线向内存控制器110发送数据。内存控制器110向DDR4内存120的某一个DRAM写入数据时，内存控制器110通过DQ信号线向DDR4内存120发送数据信号，并通过CA信号线向DDR4内存120的寄存器时钟驱动芯片(RCD)发送写入命令信号，由RCD将写入命令信号发送到相应的DRAM，从而使DDR4内存120存储内存控制器110发送的写入数据。
根据本公开的实施例，如图1B所示，为了保证DDR4内存120中的某一个DRAM能够正确地写入内存控制器110发送的写入数据，应当确定内存控制器110向DDR4内存120发送写入数据时使用的延迟时间参数T。延迟时间参数T为经由CA信号线向DDR4内存120发送写入命令信号的时刻和经由DQ信号线向DDR4内存120发送数据信号的时刻之间的延迟时间。内存控制器110根据该延迟时间参数，依次向DDR4内存120发送写入命令信号和数据信号，使得该DRAM接收到数据信号的时刻和接收到CA信号的时刻之间的延迟时间WL不小于DRAM的标定延迟时间参数WL*。其中，DRAM的标定延迟时间参数WL*为DRAM的生产厂商所标定的为了保证DRAM写入正确的写入数据，DRAM接收到数据信号的时刻和接收到CA信号的时刻之间的时间差的最小值。如图1B所示，内存控制器110在时钟信号(clk)的上升沿时刻向DDR4120依次发送CA信号和DQ信号，发送CA信号的时刻和发送DQ信号的时刻之间存在的时间差为延迟时间参数T。
本公开提供了一种信息处理方法，该方法能够快速地确定内存控制器110向DDR4内存120发送写入数据时所使用的延迟时间参数T，从而减少开机时间。根据本公开的实施例，确定延迟时间参数T可以包括：根据内存控制器110经由CA信号线传输读取命令信号到RCD所需要的第一时间间隔和指定的DRAM经由数据信号线发送存储数据到内存控制器110所需要的第二时间间隔，确定所述延迟时间参数。
图2示意性示出了根据本公开的实施例的信息处理方法的流程图。
如图2所示，该方法可以包括操作S210～S230。
在操作S210，确定处理装置向存储装置写入数据时使用的延迟时间参数，存储装置包括驱动单元和至少一个存储单元。其中，确定延迟时间参数可以包括：根据处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和指定存储单元经由第二信号线发送存储数据到处理装置所需要的第二时间间隔，确定延迟时间参数。
例如在图1A所示的情景中，DDR4内存120包括的驱动单元和至少一个存储单元分别可以是RCD和多个DRAM颗粒。
根据本公开的实施例，如图1A所示，可以根据内存控制器110经由CA信号线传输读取命令信号到RCD所需要的第一时间间隔T1和DRAM 130经由数据信号线发送存储数据到内存控制器110所需要的第二时间间隔T5来确定延迟时间参数T。
根据本公开的实施例，该方法能够根据第一时间间隔和第二时间间隔确定出延迟时间参数，而不需要像现有技术那样需要进行多次写入数据和读取数据的试验，从而大大降低了开机时间。
图3示意性示出了根据本公开实施例的根据处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和指定存储单元经由第二信号线发送存储数据到处理装置所需要的时间间隔，确定所述延迟时间参数的流程图。
如图3所示，该方法可以包括操作S310～S340。
在操作S310，经由第一信号线向驱动单元发送读取命令信号，读取命令信号用于请求获得指定存储单元中的存储数据。
例如在图1A所示的情景中，内存控制器110经由CA信号线向RCD发送请求读取指定存储单元DRAM 130中的存储数据的读取命令信号。
接下来，在操作S320，确定从发送读取命令信号到驱动单元接收到读取命令信号的第一时间间隔T1。
根据本公开的实施例，例如可以根据第一信号线的长度确定所述第一时间间隔T1。例如在图1A所示的情景中，可以根据CA信号线的长度l1确定第一时间间隔T1。第一时间间隔T1例如可以等于ω×l1/C，其中，ω表示与CA信号线的材料相关的传输系数，C表示光速，单位为m/s。
根据本公开的另一实施例，确定从发出读取命令信号到驱动单元接收到读取命令信号的第一时间间隔包括：确定从发出读取命令信号到接收到驱动单元发送的反馈信号的第三时间间隔。其中，第一信号线包括多个子信号线，反馈信号包括驱动单元根据接收到的某个子信号线上的信号生成的信号。反馈信号经由第三信号线传输到处理装置。然后基于该子信号线长度和第三信号线长度的比例关系以及第三时间长度，确定所述第一时间间隔。
根据本公开的实施例，根据子信号线长度和第三信号线长度的比例关系确定第一时间间隔的方法，得到的计算结果比较准确。
例如在图1A所示的情景中，CA信号线例如可以包括22个子信号线A0～A21，RCD例如可以根据接收到某个子信号线上的信号生成反馈信号，并将反馈信号发送到内存控制器110。具体地，例如可以是RCD对CA信号线中A0子信号线采样获得的是高电平信号，则RCD通过第三信号线向内存控制器110发送高电平信号。如图1A所示，内存控制器110发出读取命令信号到接收到驱动单元(RCD)发送的反馈信号的第三时间间隔TP可以等于T1+T2。
接下来，获得A0子信号线和第三信号线长度的比例关系，并基于比例关系和第三时间长度，确定第一时间间隔T1。例如A0子信号线的长度为l1和第三信号线的长度为l2，例如：
从而根据如下公式计算得到第一时间间隔T1。
接下来，在操作S330，确定指定存储单元响应于驱动单元发送的读取命令信号经由第二信号线发送存储数据到处理装置所需要的第二时间间隔。
图4示意性示出了根据本公开实施例的确定第二时间间隔的流程图。例如，如图4所示，可以根据指定存储单元响应于驱动单元发送的读取命令信号经由第二信号线发送存储数据到处理装置所需要的第二时间间隔
如图4所示，该方法可以包括操作S410～S430。
在操作S410，确定处理装置从发出读取命令信号到接收存储数据的第四时间间隔。
例如在图1A所示的情景中，确定内存控制器110从发出读取命令信号到接收到存储数据的第四时间间隔TQ。根据本公开的实施例，例如在图1A所示的情景中，内存控制器110例如可以根据时钟信号来确定第四时间间隔TQ。
接下来，在操作S420，获取从发出读取命令信号到指定存储单元响应于读取命令信号开始向处理装置所述存储数据的响应时间间隔。
根据本公开的实施例，获取从发出读取命令信号到指定存储单元响应于读取命令信号开始向处理装置所述存储数据的响应时间间隔可以包括：获取驱动单元将接收到的读取命令信号传输到指定存储单元的传输时间间隔；获得指定存储单元从接收到读取命令信号到响应于读取命令信号开始向处理装置发送存储数据的延迟时间间隔；以及将第一时间间隔、传输时间间隔和延迟时间间隔的和作为所述响应时间间隔。
例如在图1A所示的情景中，获取RCD将接收到的读取命令信号传输到DRAM 130的传输时间间隔T3，获取RCD将DRAM 130接收到该读取命令信号后的读延时T4，将第一时间间隔T1、传输时间间隔和延迟时间间隔T3和延迟时间间隔T4作为响应时间间隔。
根据本公开的实施例，传输时间间隔T3可以是根据DDR4内存120标准定义的尺寸而确定的。T4为DRAM的读延迟，是预先设定的固定值。
在操作S430，基于所述第四时间间隔与所述响应时间间隔之间的差值，确定所述第二时间长度。例如在上述的情景中，第二时间间隔T5可以等于TQ-T1+T3+T4。
返回参考图3，在操作S340，基于所述第二时间间隔和所述第一时间间隔之间的差值，确定所述延迟时间参数T。
图5示意性示出了根据本公开实施例的基于第一时间间隔和第二时间间隔之间的差值，确定延迟时间参数的流程图。
如图5所示，该方法包括操作S510～S530。
在操作S510，获取指定存储单元所规定的接收到的数据信号与写入命令信号之间的标准延迟时间。
例如在结合图1A所描述的应用场景中，获取DRAM 130规定的接收到的数据信号与写入命令信号之间的标准延迟时间为WL*。
在操作S520，计算第一时间间隔和传输时间间隔的时间和，并且计算所述第二时间间隔与该时间和的第一差值，传输时间间隔包括驱动单元将接收到的读取命令信号传输到指定存储单元所需要的时间间隔。
例如在上述情景中，计算第一时间间隔T1和传输时间间隔T3的时间和T1+T3，并且计算第二时间间隔T5与T1+T3的第一差值T5-(T1+T3)。
接下来，在操作S530，将标准延迟时间与第一差值之间的第二差值作为延迟时间参数。
例如在上述情景中，可以将WL*-(T5-(T1+T3))作为延迟时间参数。
下面结合图1A和图6进一步说明根据本公开实施例的确定延迟时间参数的方法。
如图1A所示，实线箭头的方向示意性示出了根据本公开实施例的内存控制器110与DRAM通信的示意图。
如图1A所示，内存控制器110向DRAM 130写入数据的过程为：内存控制器110通过CA信号线向RCD发送写入命令信号(该过程需要的时间例如可以是T1)，RCD经过DDR4内存120内部的信号线将写入命令信号发送到DRAM 130(该过程需要的时间例如为T3)，以及内存控制器110通过数据信号线向DRAM 130发送写入到DRAM 130的存储数据(该过程需要的时间例如为T5)。
如图1A所示，内存控制器110从DRAM 130读取存储数据的过程为：内存控制器110通过CA信号线向RCD发送读取命令信号(该过程需要的时间例如可以是T1)，RCD经过DDR4内存120内部的信号线将读取命令信号发送到DRAM 130(该过程需要的时间例如为T3)，以及DRAM 130经过读延迟时间T4后，DRAM 130通过数据信号线发送存储数据到内存控制器110(该过程需要的时间例如为T5)。
如图6所示，例如内存控制器110在Tm时刻向DRAM 130发送写入命令信号，并且在Tn时刻向DRAM 130发送写入该DRAM 130的存储数据，而DRAM 130在Ta时刻接收到该写入命令信号，并且在Tb时刻接收到该存储数据。如图6所示，为了确保是DRAM 130能够写入正确的存储数据，Tb与Ta之间的时间间隔应当不小于WL*。
根据本公开的实施例，Tb-Tn为内存控制器110经由数据信号线向DRAM发送存储数据需要的时间，该时间与DRAN经由数据信号线向内存控制器110发送存储数据需要的时间相等，即Tb-Tn＝T5。类似地，Ta-Tm＝T1+T3。因此，Tb-Ta-Tn-Tm＝T5-(T1+T3)。其中，Tn-Tm为需要确定的延迟时间参数。为了使得内存控制器与DRAM之间的读取和写入速度较快，Tb-Ta可以等于WL*，从而Tn-Tm可以等于WL*-(T5-(T1+T3))。
在操作S220，经由第一信号线向驱动单元发送写入命令信号，其中，驱动单元用于接收写入命令信号，并将写入命令信号发送到至少一个存储单元中的指定存储单元。
例如，在图1所示的情景中，CA信号线向RCD发送写入命令信号。RCD将该写入命令信号发送到指定存储单元DRAM 130中。
在操作S230，基于延迟时间参数，经由第二信号线向指定存储单元发送数据信号，使处理装置向指定存储单元内写入与数据信号相匹配的写入数据。
例如延迟时间参数可以是WL*-(T5-(T1+T3))，根据WL*-(T5-(T1+T3))，经由数据信号线向DRAM 130发送数据信号，使得内存控制器110向DRAM内写入与数据信号相匹配的写入数据。
根据本公开的实施例，例如在图1A所示的情景中，DDR4内存120例如采用fly-by拓扑结构，RCD与每一个DRAM颗粒之间的信号线长度不同，例如可以分别按照图3所描述的方法分别确定每一个DRAM对应的延迟时间参数，或者也可以与RCD之间的信号线最长的DRAM对应的延迟时间参数。根据本公开的实施例，例如在每一个DRAM颗粒与内存控制器110之间的数据信号线等长的情况下，只要保证与RCD之间的信号线最长的DRAM的接收到写入命令信号的时刻和数据信号的时刻之间的时间差不小于WL*便可以保证其他的DRAM颗粒接收到写入命令信号的时刻和数据信号的时刻之间的时间差不小于WL*。
图7示意性示出了根据本公开的实施例的信息处理系统700的框图。
如图7所示，信息处理系统700包括获得模块710、第一发送模块720和第二发送模块730。其中，获得模块710包括获得子模块711。
具体地，获得模块710，用于确定处理装置向存储装置写入数据时使用的延迟时间参数，所述存储装置包括驱动单元和至少一个存储单元。其中，获得子模块711，例如执行上文参考图2描述的操作S210，用于根据所述处理装置经由所述第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的第二时间间隔，确定所述延迟时间参数。
第一发送模块720，例如执行上文参考图2描述的操作S220，用于经由第一信号线向所述驱动单元发送写入命令信号，其中，所述驱动单元用于接收所述写入命令信号，并将所述写入命令信号发送到所述至少一个存储单元中的指定存储单元。
第二发送模块730，例如执行上文参考图2描述的操作S230，用于基于所述延迟时间参数，经由第二信号线向所述指定存储单元发送数据信号，使所述处理装置向所述指定存储单元内写入与所述数据信号相匹配的写入数据。
图8示意性示出了根据本公开的实施例的获得子模块711的框图。
如图8所示，获得子模块711包括发送单元810、第一确定单元820、第二确定单元830和第三确定单元840。
发送单元810，例如执行上文参考图3描述的操作S310，用于经由所述第一信号线向所述驱动单元发送读取命令信号，所述读取命令信号用于请求获得所述指定存储单元中的存储数据.
第一确定单元820，例如执行上文参考图3描述的操作S320，用于确定从发送所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔.
第二确定单元830，例如执行上文参考图3描述的操作S330，用于确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔.
第三确定单元840，例如执行上文参考图3描述的操作S340，用于基于所述第一时间间隔和所述第二时间间隔之间的差值，确定所述延迟时间参数。
根据本公开的实施例，第一确定单元包括：第一确定子单元，用于确定从发出所述读取命令信号到接收到所述驱动单元发送的反馈信号的第三时间间隔，其中，所述第一信号线可以包括多个子信号线，所述反馈信号包括所述驱动单元根据接收到的某个子信号线上的信号生成的信号，所述反馈信号经由第三信号线传输到所述处理装置；以及第二确定子单元，用于基于该子信号线长度与所述第三信号线长度的比例关系以及所述第三时间长度，确定所述第一时间间隔。
根据本公开的实施例，第一确定单元可以包括：第三确定子单元，用于根据所述第一信号线的长度确定所述第一时间间隔。
根据本公开的实施例，第二确定单元包括：第四确定子单元，例如执行上文参考图4描述的操作S410，用于确定处理装置从发出读取命令信号到接收存储数据的第四时间间隔；第一获取子单元，例如执行上文参考图4描述的操作S420，用于获取从发出读取命令信号到指定存储单元响应于读取命令信号开始向处理装置所述存储数据的响应时间间隔；第五确定子单元，例如执行上文参考图4描述的操作S430，用于基于所述第四时间间隔与所述响应时间间隔之间的差值，确定所述第二时间间隔。
根据本公开的实施例，获取从发出所述读取命令信号到所述指定存储单元响应于所述读取命令信号开始向所述处理装置发送所述存储数据的响应时间间隔包括：获取所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元的传输时间间隔；以及获得所述指定存储单元从接收到所述读取命令信号到响应于所述读取命令信号开始向所述处理装置发送所述存储数据的延迟时间间隔；将所述第一时间间隔、所述传输时间间隔和所述延迟时间间隔的和作为所述响应时间间隔。
根据本公开的实施例，第三确定单元包括：第二获取子单元，例如执行上文参考图5描述的操作S510，用于获取所述指定存储单元所规定的接收到的数据信号与写入命令信号之间的标准延迟时间，第一计算子单元，，例如执行上文参考图5描述的操作S520，用于计算所述第一时间间隔和传输时间间隔的时间和，并且计算所述第二时间间隔与所述时间和的第一差值，所述传输时间间隔包括所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元所需要的时间间隔；第二计算子单元，，例如执行上文参考图5描述的操作S530，用于将所述标准延迟时间与所述第一差值之间的第二差值作为所述延迟时间参数。
根据本公开的实施例的模块、子模块、单元、子单元中的任意多个、或其中任意多个的至少部分功能可以在一个模块中实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以被拆分成多个模块来实现。根据本公开实施例的模块、子模块、单元、子单元中的任意一个或多个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以通过对电路进行集成或封装的任何其他的合理方式的硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，根据本公开实施例的模块、子模块、单元、子单元中的一个或多个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
例如，获得模块710、第一发送模块720和第二发送模块730中的任意多个可以合并在一个模块中实现，或者其中的任意一个模块可以被拆分成多个模块。或者，这些模块中的一个或多个模块的至少部分功能可以与其他模块的至少部分功能相结合，并在一个模块中实现。根据本公开的实施例，获得模块710、第一发送模块720和第二发送模块730中的至少一个可以至少被部分地实现为硬件电路，例如现场可编程门阵列(FPGA)、可编程逻辑阵列(PLA)、片上系统、基板上的系统、封装上的系统、专用集成电路(ASIC)，或可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、硬件以及固件三种实现方式中任意一种或以其中任意几种的适当组合来实现。或者，获得模块710、第一发送模块720和第二发送模块730中的至少一个可以至少被部分地实现为计算机程序模块，当该计算机程序模块被运行时，可以执行相应的功能。
图9示意性示出了根据本公开实施例的电子设备的方框图。图9示出的电子设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图9所示，电子设备900包括处理器910、计算机可读存储介质920。该电子设备900可以执行根据本公开实施例的方法。处理器910可以从计算机可读存储介质920中读取存储数据，和/或向计算机可读存储介质920中写入存储数据。
具体地，处理器910例如可以包括通用微处理器、指令集处理器和/或相关芯片组和/或专用微处理器(例如，专用集成电路(ASIC))，等等。处理器910还可以包括用于缓存用途的板载存储器。处理器910可以是用于执行根据本公开实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。
计算机可读存储介质920，例如可以是非易失性的计算机可读存储介质，具体示例包括但不限于：磁存储装置，如磁带或硬盘(HDD)；光存储装置，如光盘(CD-ROM)；存储器，如随机存取存储器(RAM)或闪存；等等。
计算机可读存储介质920可以包括计算机程序921，该计算机程序921可以包括代码/计算机可执行指令，其在由处理器910执行时使得处理器910执行根据本公开实施例的方法或其任何变形。
计算机程序921可被配置为具有例如包括计算机程序模块的计算机程序代码。例如，在示例实施例中，计算机程序921中的代码可以包括一个或多个程序模块，例如包括921A、模块921B、……。应当注意，模块的划分方式和个数并不是固定的，本领域技术人员可以根据实际情况使用合适的程序模块或程序模块组合，当这些程序模块组合被处理器910执行时，使得处理器910可以执行根据本公开实施例的方法或其任何变形。
根据本发明的实施例，获得模块710、第一发送模块720和第二发送模块730中的至少一个可以实现为参考图9描述的计算机程序模块，其在被处理器910执行时，可以实现上面描述的相应操作。
本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本公开实施例的方法。
根据本公开的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。
尽管已经参照本公开的特定示例性实施例示出并描述了本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。

Claims (10)

1.一种信息处理方法，包括：
确定处理装置向存储装置写入数据时使用的延迟时间参数，所述存储装置包括驱动单元和至少一个存储单元；
经由第一信号线向所述驱动单元发送写入命令信号，其中，所述驱动单元用于接收所述写入命令信号，并将所述写入命令信号发送到所述至少一个存储单元中的指定存储单元；
基于所述延迟时间参数，经由第二信号线向所述指定存储单元发送数据信号，使所述处理装置向所述指定存储单元内写入与所述数据信号相匹配的写入数据，
其中，所述确定所述延迟时间参数包括：
根据所述处理装置经由所述第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的第二时间间隔，
确定所述延迟时间参数。
2.根据权利要1所述的方法，其中，所述根据所述处理装置经由第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的时间间隔，确定所述延迟时间参数包括：
经由所述第一信号线向所述驱动单元发送读取命令信号，所述读取命令信号用于请求获得所述指定存储单元中的存储数据；
确定从发送所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔；
确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔；以及
基于所述第二时间间隔和所述第一时间间隔之间的差值，确定所述延迟时间参数。
3.根据权利要2所述的方法，其中，所述确定从发出所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔包括：
确定从发出所述读取命令信号到接收到所述驱动单元发送的反馈信号的第三时间间隔，其中，所述第一信号线包括多个子信号线，所述反馈信号包括所述驱动单元根据接收到的某个子信号线上的信号生成的信号，所述反馈信号经由第三信号线传输到所述处理装置；
基于该子信号线长度与所述第三信号线长度的比例关系以及所述第三时间长度，确定所述第一时间间隔。
4.根据权利要求2所述的方法，其中，所述确定从发出所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔：根据所述第一信号线的长度确定所述第一时间间隔。
5.根据权利要求2所述的方法，其中，所述确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔包括：
确定所述处理装置从发出所述读取命令信号到接收所述存储数据的第四时间间隔；
获取从发出所述读取命令信号到所述指定存储单元响应于所述读取命令信号开始向所述处理装置发送所述存储数据的响应时间间隔；以及
基于所述第四时间间隔与所述响应时间间隔之间的差值，确定所述第二时间间隔。
6.根据权利要求5所述的方法，其中，所述获取从发出所述读取命令信号到所述指定存储单元响应于所述读取命令信号开始向所述处理装置发送所述存储数据的响应时间间隔包括：
获取所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元的传输时间间隔；以及
获得所述指定存储单元从接收到所述读取命令信号到响应于所述读取命令信号开始向所述处理装置发送所述存储数据的延迟时间间隔；
将所述第一时间间隔、所述传输时间间隔和所述延迟时间间隔的和作为所述响应时间间隔。
7.根据权利要求2所述的方法，其中，所述基于所述第一时间间隔和所述第二时间间隔之间的差值，确定所述延迟时间参数包括：
获取所述指定存储单元所规定的接收到的数据信号与写入命令信号之间的标准延迟时间；
计算所述第一时间间隔和传输时间间隔的时间和，并且计算所述第二时间间隔与所述时间和的第一差值，所述传输时间间隔包括所述驱动单元将接收到的所述读取命令信号传输到所述指定存储单元所需要的时间间隔；
将所述标准延迟时间与所述第一差值之间的第二差值作为所述延迟时间参数。
8.一种信息处理系统，包括：
获得模块，用于确定处理装置向存储装置写入数据时使用的延迟时间参数，所述存储装置包括驱动单元和至少一个存储单元；
第一发送模块，用于经由第一信号线向所述驱动单元发送写入命令信号，其中，所述驱动单元用于接收所述写入命令信号，并将所述写入命令信号发送到所述至少一个存储单元中的指定存储单元；
第二发送模块，用于基于所述延迟时间参数，经由第二信号线向所述指定存储单元发送数据信号，使所述处理装置向所述指定存储单元内写入与所述数据信号相匹配的写入数据，
其中，所述获得模块包括：
获得子模块，用于根据所述处理装置经由所述第一信号线传输读取命令信号到驱动单元所需要的第一时间间隔和所述指定存储单元经由第二信号线发送存储数据到所述处理装置所需要的第二时间间隔，确定所述延迟时间参数。
9.根据权利要求8所述的系统，其中，所述获得子模块包括：
发送单元，用于经由所述第一信号线向所述驱动单元发送读取命令信号，所述读取命令信号用于请求获得所述指定存储单元中的存储数据；
第一确定单元，用于确定从发送所述读取命令信号到所述驱动单元接收到所述读取命令信号的第一时间间隔；
第二确定单元，用于确定所述指定存储单元响应于所述驱动单元发送的所述读取命令信号经由所述第二信号线发送所述存储数据到所述处理装置所需要的第二时间间隔；以及
第三确定单元，用于基于所述第二时间间隔和所述第一时间间隔之间的差值，确定所述延迟时间参数。
10.一种电子设备，包括：
处理器；以及
存储器，用于存储可执行指令，其中，当所述指令被所述处理器执行时，使得所述处理器执行如权利要求1～7任意一项所述的方法。
CN201910582969.7A 2019-06-28 2019-06-28 信息处理方法、信息处理系统和电子设备 Active CN110286860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910582969.7A CN110286860B (zh) 2019-06-28 2019-06-28 信息处理方法、信息处理系统和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910582969.7A CN110286860B (zh) 2019-06-28 2019-06-28 信息处理方法、信息处理系统和电子设备

Publications (2)

Publication Number Publication Date
CN110286860A true CN110286860A (zh) 2019-09-27
CN110286860B CN110286860B (zh) 2021-06-15

Family

ID=68021434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910582969.7A Active CN110286860B (zh) 2019-06-28 2019-06-28 信息处理方法、信息处理系统和电子设备

Country Status (1)

Country Link
CN (1) CN110286860B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115080469A (zh) * 2022-05-13 2022-09-20 珠海全志科技股份有限公司 一种存储器传输时延校准方法及装置
CN115269468A (zh) * 2022-09-29 2022-11-01 北京特纳飞电子技术有限公司 状态读取指令发送方法、装置、存储设备和可读存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820299A (zh) * 2003-07-11 2006-08-16 皇家飞利浦电子股份有限公司 电泳显示单元
US20140337539A1 (en) * 2009-07-16 2014-11-13 Netlist, Inc. Memory module with distributed data buffers and method of operation
US20160048334A1 (en) * 2014-08-18 2016-02-18 Apple Inc. System and method for calibration of a memory interface
CN106154277A (zh) * 2016-06-22 2016-11-23 杨越 无人船监控区域相控阵超声波低频成像装置
CN107239367A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性双列直插式存储器模块及其操作方法
CN108027788A (zh) * 2015-09-22 2018-05-11 高通股份有限公司 在存储器控制器数字核与i/o之间具有低延迟和高密度布线的集成电路
CN108733398A (zh) * 2018-05-15 2018-11-02 联想(北京)有限公司 一种软件升级的处理方法及装置
CN108874945A (zh) * 2018-06-04 2018-11-23 联想(北京)有限公司 一种数据处理方法及电子设备
CN109213439A (zh) * 2017-06-29 2019-01-15 是德科技股份有限公司 用于减少写入延时的系统和方法
CN109427373A (zh) * 2017-08-23 2019-03-05 三星电子株式会社 存储系统及用于其的存储器模块和半导体存储器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820299A (zh) * 2003-07-11 2006-08-16 皇家飞利浦电子股份有限公司 电泳显示单元
US20140337539A1 (en) * 2009-07-16 2014-11-13 Netlist, Inc. Memory module with distributed data buffers and method of operation
US20160048334A1 (en) * 2014-08-18 2016-02-18 Apple Inc. System and method for calibration of a memory interface
CN108027788A (zh) * 2015-09-22 2018-05-11 高通股份有限公司 在存储器控制器数字核与i/o之间具有低延迟和高密度布线的集成电路
CN107239367A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 非易失性双列直插式存储器模块及其操作方法
CN106154277A (zh) * 2016-06-22 2016-11-23 杨越 无人船监控区域相控阵超声波低频成像装置
CN109213439A (zh) * 2017-06-29 2019-01-15 是德科技股份有限公司 用于减少写入延时的系统和方法
CN109427373A (zh) * 2017-08-23 2019-03-05 三星电子株式会社 存储系统及用于其的存储器模块和半导体存储器件
CN108733398A (zh) * 2018-05-15 2018-11-02 联想(北京)有限公司 一种软件升级的处理方法及装置
CN108874945A (zh) * 2018-06-04 2018-11-23 联想(北京)有限公司 一种数据处理方法及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JUNG-GON KIM; HYUN-WOO HWANG; KYOUNG-SU PARK; NO-CHEOL PARK; HYU: "Improved Air Gap Control With Acceleration Feedforward Controller Using Time Delay for Solid Immersion Lens-Based Near-Field Storage System", 《IEEE TRANSACTIONS ON MAGNETICS》 *
陆游游 陆游游: "闪存存储系统综述", 《计算机研究与发展》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115080469A (zh) * 2022-05-13 2022-09-20 珠海全志科技股份有限公司 一种存储器传输时延校准方法及装置
CN115269468A (zh) * 2022-09-29 2022-11-01 北京特纳飞电子技术有限公司 状态读取指令发送方法、装置、存储设备和可读存储介质
CN115269468B (zh) * 2022-09-29 2023-01-24 北京特纳飞电子技术有限公司 状态读取指令发送方法、装置、存储设备和可读存储介质

Also Published As

Publication number Publication date
CN110286860B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
US9489763B2 (en) Techniques for setting up and executing draw calls
CN108701081B (zh) 用于同时存取非易失性存储器的多个分区的设备和方法
US10489069B2 (en) Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system
CN101159163A (zh) 用于均衡多个存储器件上的读延迟和操作存储器件的方法
CN105723351A (zh) 对存储器控制器进行读训练
US20110072297A1 (en) Spi devices and method for transferring data between the spi devices
JP2017523488A5 (zh)
CN106133710A (zh) 用于训练存储器物理层接口的集成控制器
US8661440B2 (en) Method and apparatus for performing related tasks on multi-core processor
WO2016091069A1 (zh) 一种数据操作方法及装置
KR20220127374A (ko) 메모리 프로토콜
US9772777B2 (en) Systems and methods for improved access to flash memory devices
CN110493342B (zh) 文件传输方法、装置、电子设备及可读存储介质
CN110286860A (zh) 信息处理方法、信息处理系统和电子设备
EP3846170A1 (en) Storage device and operating method thereof
US20150279461A1 (en) Allocating memory address space between dimms using memory controllers
CN103975314A (zh) 横跨多个存储器区的强有序、装置及互斥事务的自动排序
CN108874686A (zh) 内存参数调节方法、装置及设备
CN106688015B (zh) 处理用于当解码图像时对于块的操作的参数
US9529536B2 (en) Semiconductor memory device, memory system including the same, and operating method thereof
TWI553641B (zh) 資料儲存裝置及其模式偵測方法
CN109741385A (zh) 一种图像处理系统、方法、装置、电子设备及存储介质
KR20170084538A (ko) 멀티플 버퍼를 가지는 메모리 장치 및 멀티플 버퍼를 가지는 메모리를 구동하는 방법
US8239637B2 (en) Byte mask command for memories
CN108801249A (zh) 一种惯性导航系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant