CN110277343A - 静电吸盘 - Google Patents

静电吸盘 Download PDF

Info

Publication number
CN110277343A
CN110277343A CN201910149763.5A CN201910149763A CN110277343A CN 110277343 A CN110277343 A CN 110277343A CN 201910149763 A CN201910149763 A CN 201910149763A CN 110277343 A CN110277343 A CN 110277343A
Authority
CN
China
Prior art keywords
hole
porous portion
porous
electrostatic chuck
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910149763.5A
Other languages
English (en)
Other versions
CN110277343B (zh
Inventor
片山宝
山口康介
板仓郁夫
籾山大
白石纯
西愿修一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018203741A external-priority patent/JP6922874B2/ja
Application filed by Toto Ltd filed Critical Toto Ltd
Publication of CN110277343A publication Critical patent/CN110277343A/zh
Application granted granted Critical
Publication of CN110277343B publication Critical patent/CN110277343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的目的在于提供一种静电吸盘，在设置有多孔质部的静电吸盘中，能够提高强度。提供一种静电吸盘，具备：陶瓷电介体基板，具有放置吸附对象物的第1主面、所述第1主面相反侧的第2主面、在从所述第2主面到所述第1主面的跨度上设置的穿通孔；基座板，支撑所述陶瓷电介体基板且具有连通于所述穿通孔的气体导入路；及第1多孔质部，设置于所述穿通孔，其特征为，所述第1多孔质部具有位于所述陶瓷电介体基板侧的第1区域，所述陶瓷电介体基板具有位于所述第1区域侧的第1基板区域，所述第1区域与所述第1基板区域被设置成接触，所述第1区域中的平均粒径不同于所述第1基板区域中的平均粒径。

Description

静电吸盘
技术领域
本发明的形态涉及一种静电吸盘。
背景技术
在氧化铝等的陶瓷电介体基板之间夹住电极并进行烧成而制作的陶 瓷制的静电吸盘是在内置的电极上外加静电吸附用电力，并通过静电力来吸附 硅晶片等的基板。在这样的静电吸盘中，在陶瓷电介体基板的表面与吸附对象 物即基板的背面之间流入氦(He)等惰性气体，对吸附对象物即基板的温度进 行控制。
例如，在化学汽相沉积(CVD(Chemical Vapor Deposition))装置、 溅射(sputtering)装置、离子注入装置、蚀刻(etching)装置等对基板进行处 理的装置中，存在处理中会带来基板的温度上升的装置。在用于这样的装置的 静电吸盘中，在陶瓷电介体基板与吸附对象物即基板之间流入He等惰性气体， 通过使惰性气体接触基板来抑制基板的温度上升。
在通过He等惰性气体来对基板温度进行控制的静电吸盘中，将用于 导入He等惰性气体的孔(气体导入路)设置于陶瓷电介体基板及支撑陶瓷电介 体基板的基座板。另外，在陶瓷电介体基板上设置连通于基座板的气体导入路 的穿通孔。由此，从基座板的气体导入路导入的惰性气体，通过陶瓷电介体基 板的穿通孔而被引导至基板的背面。
在此，在装置内对基板进行处理时，有时会发生从装置内的等离子体 朝向金属制的基座板的放电(电弧放电)。基座板的气体导入路及陶瓷电介体基 板的穿通孔有可能容易成为放电的路径。于是，存在如下技术，通过在基座板 的气体导入路及陶瓷电介体基板的穿通孔中设置多孔质部，从而提高对电弧放 电的抗性(绝缘强度等)。例如，在专利文献1中公开有如下静电吸盘，通过在 气体导入路内设置陶瓷烧结多孔体，将陶瓷烧结多孔体的构造及膜孔作为气体 流路，从而提高在气体导入路内的绝缘性。另外，在专利文献2中公开有如下 静电吸盘，在气体扩散用空隙内设置有由陶瓷多孔体所构成且用于防止放电的 处理气体流路用的放电防止构件。另外，在专利文献3中公开有如下静电吸盘， 作为如氧化铝这样的多孔质电介体而设置电介体插入物，从而降低电弧放电。 在这样的具有多孔质部的静电吸盘中，要求降低电弧放电及提高强度。
专利文献1：日本国特开2010-123712号公报
专利文献2：日本国特开2003-338492号公报
专利文献3：日本国特开平10-50813号公报
发明内容
本发明是基于这样的问题的认知而进行的，所要解决的技术问题是提 供一种静电吸盘，在设置有多孔质部的静电吸盘中，能够降低电弧放电及提高 强度。
第1发明为一种静电吸盘，具备：陶瓷电介体基板，具有放置吸附对 象物的第1主面、所述第1主面相反侧的第2主面、在从所述第2主面到所述 第1主面的跨度上设置的穿通孔；基座板，支撑所述陶瓷电介体基板且具有连 通于所述穿通孔的气体导入路；及第1多孔质部，设置于所述穿通孔，其特征 为，在将从所述基座板朝向所述陶瓷电介体基板的方向作为第1方向、与所述 第1方向大致正交的方向作为第2方向时，所述第1多孔质部具有在所述第2 方向上位于所述陶瓷电介体基板侧的第1区域，所述陶瓷电介体基板具有在所 述第2方向上位于所述第1区域侧的第1基板区域，所述第1区域与所述第1 基板区域被设置成接触，所述第1区域中的平均粒径不同于所述第1基板区域 中的平均粒径。
根据该静电吸盘，由于第1区域中的平均粒径不同于第1基板区域中 的平均粒径，因此在第1多孔质部与陶瓷电介体基板的界面上，能够提高第1 多孔质部与陶瓷电介体基板的结合强度。
第2发明为如下静电吸盘，其特征为，在第1发明中，对所述陶瓷电 介体基板与所述第1多孔质部进行了一体化。
根据该静电吸盘，通过与陶瓷电介体基板进行一体化，从而将第1多 孔质部固定于陶瓷电介体基板。由此，与通过粘接剂等将第1多孔质部固定于 陶瓷电介体基板时相比，能够更加提高静电吸盘的强度。例如，能够抑制因粘 接剂的腐蚀、烧蚀等而静电吸盘发生老化。
第3发明为如下静电吸盘，其特征为，在第1或第2发明中，所述第 1基板区域中的所述平均粒径，比所述第1区域中的所述平均粒径更小。
根据该静电吸盘，在第1多孔质部与陶瓷电介体基板的界面上，能够 提高第1多孔质部与陶瓷电介体基板的结合强度。另外，由于第1基板区域中 的粒径较小，因此能够提高陶瓷电介体基板的强度，能够抑制制作时、流程中 发生的应力而产生裂纹等的风险。
第4发明为如下静电吸盘，其特征为，在第1～第3的任意一个发明 中，所述陶瓷电介体基板包含第2基板区域，所述第1基板区域位于所述第2 基板区域与所述第1多孔质部之间，所述第1基板区域中的所述平均粒径，比 所述第2基板区域中的所述平均粒径更小。
在接触第1区域而设置的第1基板区域中，例如在制造工序中的烧结 时，优选通过与第1区域之间的扩散等相互作用而提高与第1区域之间的界面 强度。另一方面，第2基板区域中，优选发挥陶瓷电介体基板的材料本来的特 性。根据该静电吸盘，通过使第1基板区域中的平均粒径比第2基板区域中的 平均粒径更小，从而能够同时实现第1基板区域中的界面强度的确保及第2基 板区域中的陶瓷电介体基板的特性。
第5发明为如下静电吸盘，其特征为，在第4发明中，所述第1区域 中的所述平均粒径，比所述第2基板区域中的所述平均粒径更小。
根据该静电吸盘，由于第1区域中的平均粒径比第2基板区域中的平 均粒径更小，因此能够提高第1区域中的机械强度。
第6发明为如下静电吸盘，其特征为，在第1、第2、第4及第5的 任意一个发明中，所述第1区域中的所述平均粒径，比所述第1基板区域中的 所述平均粒径更小。
根据该静电吸盘，在第1多孔质部与陶瓷电介体基板的界面上，能够 提高第1多孔质部与陶瓷电介体基板的结合强度。另外，由于第1区域中的平 均粒径较小，因此第1多孔质部的强度提高，所以能够抑制流程中粒子发生脱 落，能够减少颗粒。
第7发明为如下静电吸盘，其特征为，在第1～第6的任意一个发明 中，所述第1多孔质部具有：多个疏松部分，具有包含第1孔、第2孔的多个 孔；及紧密部分，具有比所述疏松部分的密度更高的密度，所述多个疏松部分 分别在所述第1方向上延伸，所述紧密部分位于所述多个疏松部分的彼此之间， 所述疏松部分具有设置在所述第1孔与所述第2孔之间的壁部，在所述第2方 向上，所述壁部的尺寸的最小值，比所述紧密部分的尺寸的最小值更小。
根据该静电吸盘，由于在第1多孔质部设置有在第1方向上延伸的疏 松部分及紧密部分，因此能够确保对电弧放电的抗性及气体流量，同时能够提 高第1多孔质部的机械强度(刚性)。
第8发明为如下静电吸盘，其特征为，在第7发明中，在所述第2方 向上，分别设置于所述多个疏松部分的所述多个孔的尺寸，比所述紧密部分的 尺寸更小。
根据该静电吸盘，由于能够充分减小多个孔的尺寸，因此能够进一步 提高对电弧放电的抗性。
第9发明为如下静电吸盘，其特征为，在第7或第8发明中，分别设 置于所述多个疏松部分的所述多个孔的纵横比为30以上、10000以下。
根据该静电吸盘，能够进一步提高对电弧放电的抗性。
第10发明为如下静电吸盘，其特征为，在第7～第9的任意一个发明 中，在所述第2方向上，分别设置于所述多个疏松部分的所述多个孔的尺寸为1 微米以上、20微米以下。
根据该静电吸盘，由于能够排列孔的尺寸为1～20微米的在1个方向 上延伸的孔，因此能够实现对电弧放电的较高的抗性。
第11发明为如下静电吸盘，其特征为，在第7～第10的任意一个发 明中，当沿着所述第1方向观察时，所述第1孔位于所述疏松部分的中心部， 在所述多个孔中，邻接于所述第1孔且围住所述第1孔的孔的数量为6个。
根据该静电吸盘，在俯视观察时，能够以较高各向同性且较高密度配 置多个孔。由此，能够确保对电弧放电的抗性及流动的气体流量，同时能够提 高第1多孔质部的刚性。
第12发明为如下静电吸盘，其特征为，在第1～第11的任意一个发 明中，还具备设置在所述第1主面与所述第2主面之间的电极，设置于所述第1 多孔质部的多孔区域与所述电极之间的第2方向的距离，比所述第1主面与所 述电极之间的第1方向的距离更长。
根据该静电吸盘，通过进一步加长设置于第1多孔质部的多孔区域与 电极之间的第2方向的距离，从而能够抑制在第1多孔质部的放电。另外，通 过进一步缩短第1主面与电极之间的第1方向的距离，从而能够加大吸附放置 于第1主面的对象物的力。
第13发明为如下静电吸盘，其特征为，在第1～第12的任意一个发 明中，还具备设置在所述第1多孔质部与所述气体导入路之间的第2多孔质部， 在所述第2方向上，所述第2多孔质部的尺寸比所述第1多孔质部的尺寸更大。
根据该静电吸盘，由于能够通过设置第2多孔质部来得到更高的绝缘 强度，因此能够更加有效地抑制电弧放电的发生。
第14发明为如下静电吸盘，其特征为，在第1～第13的任意一个发 明中，还具备设置在所述第1多孔质部与所述气体导入路之间且具有多个孔的 第2多孔质部，设置于所述第2多孔质部的多个孔的直径的平均值，比设置于 所述第1多孔质部的多个孔的直径的平均值更大。
根据该静电吸盘，由于设置有孔的直径较大的第2多孔质部，因此能 够实现气体流动的顺畅化。另外，由于孔的直径较小的第1多孔质部设置在吸 附对象物侧，因此能够更加有效地抑制电弧放电的发生。
第15发明为如下静电吸盘，其特征为，在第1～第14的任意一个发 明中，还具备设置在所述第1多孔质部与所述气体导入路之间且具有多个孔的 第2多孔质部，设置于所述第1多孔质部的所述多个孔的直径的偏差，比设置 于所述第2多孔质部的多个孔的直径的偏差更小。
根据该静电吸盘，由于设置在第1多孔质部的多个孔的直径的偏差比 设置在第2多孔质部的多个孔的直径的偏差更小，因此能够更加有效地抑制电 弧放电的发生。
第16发明为如下静电吸盘，其特征为，在第13～第15的任意一个发 明中，在所述第1方向上，所述第2多孔质部的尺寸比所述第1多孔质部的尺 寸更大。
根据该静电吸盘，由于能够得到更高的绝缘强度，因此能够更加有效 地抑制电弧放电的发生。
第17发明为如下静电吸盘，其特征为，在第13～第16的任意一个发 明中，设置于所述第2多孔质部的多个孔，比设置于所述第1多孔质部的多个 孔在3维上更为分散，在所述第1方向上穿通的孔的比例，所述第1多孔质部 比所述第2多孔质部更多。
并且，参照图10对孔在3维上分散的例子进行后述。
根据该静电吸盘，由于能够通过设置具有在3维上分散的多个孔的第 2多孔质部来得到更高的绝缘强度，因此能够更加有效地抑制电弧放电的发生。 另外，通过设置在第1方向上穿通的孔的比例较多的第1多孔质部，从而能够 实现气体流动的顺畅化。
第18发明为如下静电吸盘，其特征为，在第1～第17的任意一个发 明中，所述第1多孔质部及所述陶瓷电介体基板作为主成分而含有氧化铝，所 述陶瓷电介体基板的所述氧化铝的纯度，比所述第1多孔质部的所述氧化铝的 纯度更高。
根据该静电吸盘，确保静电吸盘的抗等离子性等性能，而且能够确保 第1多孔质部的机械强度。作为一个例子，通过使第1多孔质部含有微量的添 加物，从而促进第1多孔质部的烧结，能够确保对气孔的控制及机械强度。
根据本发明的形态，提供一种静电吸盘，在设置有多孔质部的静电吸 盘中，能够降低电弧放电及提高强度。
附图说明
图1是例示本实施方式所涉及的静电吸盘的模式化剖视图。
图2(a)及图2(b)是例示实施方式所涉及的静电吸盘的模式图。图2(c)、 (d)是用于例示其他实施方式所涉及的孔部15c的模式化剖视图。
图3(a)及图3(b)是例示实施方式所涉及的静电吸盘的第1多孔质部的 模式图。
图4是例示实施方式所涉及的静电吸盘的第1多孔质部的模式化俯视图。
图5是例示实施方式所涉及的静电吸盘的第1多孔质部的模式化俯视图。
图6(a)及图6(b)是例示实施方式所涉及的静电吸盘的第1多孔质部的 模式化俯视图。
图7(a)及图7(b)是例示实施方式所涉及的其他第1多孔质部的模式图。
图8是例示实施方式所涉及的静电吸盘的模式化剖视图。
图9(a)及图9(b)是例示实施方式所涉及的静电吸盘的模式化剖视图。
图10是例示实施方式所涉及的静电吸盘的第2多孔质部的模式化剖视图。
图11是例示实施方式所涉及的其他静电吸盘的模式化剖视图。
符号说明
11-陶瓷电介体基板；11a-第1主面；11b-第2主面；11p-第1基板区域；12 -电极；13-点；14-槽；15-穿通孔；15a-孔部；15b-孔部(第1孔部)；15c-孔部(第 2孔部)；15w-内壁；20-连接部；50-基座板；50U-上面；50a-上部；50b-下部； 51-输入路；52-输出路；53-气体导入路；55-连通路；60-粘接部；70-第2多孔 质部；70U-上面；71-陶瓷多孔体；71p-孔；72-陶瓷绝缘膜；80-吸附保持用电压； 90-第1多孔质部；90L-下面；90U-上面；90p-第1区域；91-多孔区域；91s-侧 面；93-致密区域、93s-侧面；94-疏松部分；94a～94g-第1～第7疏松部分；95 -紧密部分；96-孔；96a～96g-第1～第7孔；97-壁部；110-静电吸盘；W-对象 物；SP-空间；ROI1-评价范围；ROI2-评价范围。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。并且，在各附图中， 对于相同的构成要素标注相同符号并适当省略详细说明。
图1是例示本实施方式所涉及的静电吸盘的模式化剖视图。
如图1所示，本实施方式所涉及的静电吸盘110具备陶瓷电介体基板11、 基座板50、第1多孔质部90。
陶瓷电介体基板11是例如由烧结陶瓷形成的平板状的基体材料。例 如，陶瓷电介体基板11含有氧化铝(Al2O3)。例如，陶瓷电介体基板11由高纯 度的氧化铝所形成。陶瓷电介体基板11中的氧化铝的浓度为例如99原子％(at omic％)以上、100原子％以下。通过使用高纯度的氧化铝，能够提高陶瓷电介 体基板11的抗等离子性。陶瓷电介体基板11具有：第1主面11a，放置吸附对 象物W；及第2主面11b，位于第1主面11a的相反侧。吸附对象物W例如是 硅晶片等半导体基板。
在陶瓷电介体基板11中设置电极12。电极12设置在陶瓷电介体基板 11的第1主面11a与第2主面11b之间。电极12以插入于陶瓷电介体基板11 中的方式形成。静电吸盘110如下，通过对电极12外加吸附保持用电压80，从 而在电极12的第1主面11a侧产生电荷，利用静电力吸附保持对象物W。
在此，在本实施方式的说明中，将从基座板50朝向陶瓷电介体基板1 1的方向称为Z方向(相当于第1方向的一个例子)，将与Z方向大致正交的方 向的1个称为Y方向(相当于第2方向的一个例子)，将与Z方向、Y方向大致 正交的方向称为X方向(相当于第2方向的一个例子)。
电极12的形状是沿向陶瓷电介体基板11的第1主面11a及第2主面 11b的薄膜状。电极12是用于吸附保持对象物W的吸附电极。电极12既可以 是单极型也可以是双极型。图1所示的电极12是双极型，同一面上设置有2极 的电极12。
电极12上设置有向陶瓷电介体基板11的第2主面11b侧延伸的连接 部20。连接部20例如是与电极12导通的过孔(via)(实心型)、导通孔(Via Hole)(中空型)。连接部20还可以是通过钎焊等的适当的方法进行连接的金属 端子。
基座板50是支撑陶瓷电介体基板11的构件。陶瓷电介体基板11介 由图2(a)所示的粘接部60固定在基座板50上。例如，能够将硅酮粘接剂发 生硬化的部分作为粘接部60。
基座板50例如是金属制。基座板50例如分成铝制的上部50a与下部 50b，在上部50a与下部50b之间设置有连通路55。连通路55的一端侧连接于 输入路51，连通路55的另一端侧连接于输出路52。
基座板50也发挥静电吸盘110的温度调整的功能。例如，在对静电 吸盘110进行冷却时，从输入路51流入冷却介质，通过连通路55从输出路52 流出。由此，通过冷却介质吸收基座板50的热，能够冷却安装在其上的陶瓷电 介体基板11。另一方面，在对静电吸盘110进行保温时，也能够在连通路55内 放入保温介质。也能够将发热体内置于陶瓷电介体基板11、基座板50。通过调 整基座板50、陶瓷电介体基板11的温度，能够调整被静电吸盘110所吸附保持 的对象物W的温度。
另外，在陶瓷电介体基板11的第1主面11a侧，根据需要设置有点1 3，在点13之间设置有槽14。即，第1主面11a是凹凸面，具有凹部及凸部。 第1主面11a的凸部相当于点13，第1主面11a的凹部相当于槽14。槽14在X Y平面内连续延伸。在放置于静电吸盘110的对象物W的背面与包含槽14的第 1主面11a之间形成空间。
陶瓷电介体基板11具有连接于槽14的穿通孔15。在从第2主面11b 到第1主面11a的跨度上设置穿通孔15。即，穿通孔15从第2主面11b到第1 主面11a为止在Z方向上延伸，穿通陶瓷电介体基板11。
通过适当选择点13的高度(槽14的深度)以及点13与槽14的面积 比率、形状等，从而能够将对象物W的温度、附着于对象物W的颗粒控制在优 选的状态。
将气体导入路53设置于基座板50。气体导入路53例如以穿通基座板 50的方式被设置。气体导入路53还可以不穿通基座板50而从其他气体导入路 53的途中发生分支而设置到陶瓷电介体基板11侧。另外，气体导入路53还可 以设置在基座板50的多个部位。
气体导入路53连通于穿通孔15。即，流入气体导入路53的气体(氦 (He)等)，在通过气体导入路53之后流入穿通孔15。
流入穿通孔15的气体，在通过穿通孔15之后流入设置在对象物W 与包含槽14的第1主面11a之间的空间。由此，利用气体能够直接冷却对象物 W。
将第1多孔质部90例如能够在Z方向上设置于基座板50与陶瓷电介 体基板11的第1主面11a之间且与气体导入路53相对的位置，例如，将第1 多孔质部90设置于陶瓷电介体基板11的穿通孔15。例如，将第1多孔质部90 插入于穿通孔15。
图2(a)及图2(b)是例示实施方式所涉及的静电吸盘的模式图。 图2(a)例示第1多孔质部90的周边。图2(a)相当于图1所示的区域A的 放大图。图2(b)是例示第1多孔质部90的俯视图。
另外，图2(c)、(d)是用于例示其他实施方式所涉及的孔部15c的模式化 剖视图。
并且，为了避免变得烦杂，图2(a)、(c)、(d)中省略点13(例如，参照 图1)而进行了描绘。
在该例子中，穿通孔15具有孔部15a、孔部15b(相当于第1孔部的 一个例子)。孔部15a的一端位于陶瓷电介体基板11的第2主面11b。
另外，陶瓷电介体基板11能够具有在Z方向上位于第1主面11a与 第1多孔质部90之间的孔部15b。孔部15b连通于孔部15a，延伸至陶瓷电介 体基板11的第1主面11a。即，孔部15b的一端位于第1主面11a(槽14)。孔 部15b是连接第1多孔质部90与槽14的连接孔。孔部15b的直径(沿向X方 向的长度)比孔部15a的直径(沿向X方向的长度)更小。通过设置直径较小 的孔部15b，能够提高设置在陶瓷电介体基板11与对象物W之间的空间(例如 包含槽14的第1主面11a)的设计自由度。例如，如图2(a)所示，能够使槽 14的宽度(沿向X方向的长度)比第1多孔质部90的宽度(沿向X方向的长 度)更小。由此，例如在设置于陶瓷电介体基板11与对象物W之间的空间中， 能够抑制放电。
孔部15b的直径为例如0.05毫米(mm)以上、0.5mm以下。孔部1 5a的直径为例如1mm以上、5mm以下。并且，孔部15b还可以间接连通于孔 部15a。即，还可以设置有连接孔部15a与孔部15b的孔部15c(相对于第2孔 部的一个例子)。如图2(a)所示，能够将孔部15c设置于陶瓷电介体基板11。 如图2(c)所示，还可以将孔部15c设置于第1多孔质部90。如图2(d)所示， 还可以将孔部15c设置于陶瓷电介体基板11及第1多孔质部90。即，陶瓷电介 体基板11及第1多孔质部90中的至少任意一个，可以具有位于孔部15b与第1 多孔质部90之间的孔部15c。此时，如果将孔部15c设置于陶瓷电介体基板11， 则能够提高在孔部15c周围的强度，能够抑制在孔部15c周边发生倾斜等。因此， 能够更加有效地抑制电弧放电的发生。如果将孔部15c设置于第1多孔质部90， 则容易对孔部15c与第1多孔质部90进行对位。因此，更加容易同时实现电弧 放电的降低及气体流动的顺畅化。孔部15a、孔部15b及孔部15c例如分别呈在 Z方向上延伸的圆筒状。
此时，在X方向或Y方向上，能够使孔部15c的尺寸比第1多孔质 部90的尺寸更小，比孔部b的尺寸更大。根据本实施方式所涉及的静电吸盘1 10，通过设置在与气体导入路53相对的位置的第1多孔质部90，能够确保在孔 部15b中流动的气体的流量，同时能够提高对电弧放电的抗性。另外，由于孔 部15c的X方向或Y方向的尺寸大于孔部15b的该尺寸，因此能够将导入到尺 寸较大的第1多孔质部90的气体的大部分，介由孔部15c导入到尺寸较小的孔 部15b。即，能够实现电弧放电的降低及气体流动的顺畅化。
如上所述，陶瓷电介体基板11具有向第1主面11a开口且连通于第1 孔部15的至少1个槽14。在Z方向上，能够使孔部15c的尺寸比槽14的尺寸 更小。这样，能够介由槽14向第1主面11a侧供给气体。因此，容易向第1主 面11a的更大的范围供给气体。另外，由于孔部15c在X方向或Y方向上的尺 寸比槽14的尺寸更小，因此能够缩短气体通过孔部15c的时间。即，在实现气 体流动的顺畅化的同时能够更加有效地抑制电弧放电的发生。
如上所述，能够在陶瓷电介体基板11与基座板50之间设置粘接部6 0。在Z方向上，能够使孔部15c的尺寸比粘接部60的尺寸更小。这样，能够 提高陶瓷电介体基板11与基座板50的接合强度。另外，由于在Z方向上的孔 部15c的尺寸比粘接部60的尺寸更小，因此在实现气体流动的顺畅化的同时能 够更加有效地抑制电弧放电的发生。
在该例子中，将第1多孔质部90设置于孔部15a。因此，第1多孔质 部90的上面90U并不向第1主面11a露出。即，第1多孔质部90的上面90U 位于第1主面11a与第2主面11b之间。另一方面，第1多孔质部90的下面90 L向第2主面11b露出。
第1多孔质部90具有：多孔区域91，具有多个孔；及致密区域93， 比多孔区域91更加致密。致密区域93是孔比多孔区域91更少的区域或实质上 并不具有孔的区域。致密区域93的气孔率(百分比：％)比多孔区域91的气孔 率(％)更低。因此，致密区域93的密度(克/立方厘米：g/cm3)比多孔区域9 1的密度(g/cm3)更高。由于致密区域93比多孔区域91更致密，因此例如致 密区域93的刚性(机械强度)比多孔区域91的刚性更高。
致密区域93的气孔率例如为包含于致密区域93的空间(孔)在致密 区域93的整个体积中所占的体积比例。多孔区域91的气孔率例如为包含于多 孔区域91的空间(孔)在多孔区域91的整个体积中所占的体积比例。例如， 多孔区域91的气孔率为5％以上、40％以下，优选10％以上、30％以下，致密区 域93的气孔率为0％以上、5％以下。
第1多孔质部90呈柱状(例如圆柱状)。另外，多孔区域91呈柱状 (例如圆柱状)。致密区域93接触多孔区域91或连续于多孔区域91。如图2(b) 所示，当沿着Z方向观察时，致密区域93围住多孔区域91的外周。致密区域9 3呈围住多孔区域91的侧面91s的筒状(例如圆筒状)。换言之，多孔区域91 设置成在Z方向上穿通致密区域93。从气体导入路53流入穿通孔15的气体， 通过设置于多孔区域91的多个孔而供向槽14。
通过设置具有这样的多孔区域91的第1多孔质部90，从而能够确保 在穿通孔15中流动的气体流量，同时能够提高对电弧放电的抗性。另外，由于 第1多孔质部90具有致密区域93，因此能够提高第1多孔质部90的刚性(机 械强度)。
例如，将第1多孔质部90与陶瓷电介体基板11进行了一体化。对2 个构件进行了一体化的状态是指例如通过烧结等对2个构件进行化学结合的状 态。在2个构件之间，并不设置用于将一个构件固定于另一个构件的材料(例 如粘接剂)。即，在第1多孔质部90与陶瓷电介体基板11之间并未设置有粘接 剂等其他构件而对第1多孔质部90与陶瓷电介体基板11进行了一体化。
更具体而言，在对第1多孔质部90与陶瓷电介体基板11进行了一体 化的状态下，第1多孔质部90的侧面(致密区域93的侧面93s)接触穿通孔1 5的内壁15w，第1多孔质部90被第1多孔质部90接触的内壁15w所支撑而 固定于陶瓷电介体基板11。
例如，在成为陶瓷电介体基板11的烧结前的基体材料上设置穿通孔， 将第1多孔质部90嵌入于该穿通孔。通过在此状态下对陶瓷电介体基板11(及 嵌合的第1多孔质部90)进行烧结，从而能够对第1多孔质部90与陶瓷电介体 基板11进行一体化。
这样，通过与陶瓷电介体基板11进行一体化，从而将第1多孔质部9 0固定于陶瓷电介体基板11。由此，与通过粘接剂等将第1多孔质部90固定于 陶瓷电介体基板11时相比，能够更加提高静电吸盘110的强度。例如，不会因 粘接剂的腐蚀、烧蚀等而静电吸盘发生老化。
在对第1多孔质部90与陶瓷电介体基板进行一体化时，第1多孔质 部90外周的侧面承受来自陶瓷电介体基板的力。另一方面，为了确保气体的流 量而在第1多孔质部90设置多个孔时，第1多孔质部90的机械强度降低。因 此，在将第1多孔质部一体化于陶瓷电介体基板时，因从陶瓷电介体基板施加 于第1多孔质部90的力而第1多孔质部有可能发生破损。
与此相对，由于第1多孔质部90具有致密区域93，因此能够提高第 1多孔质部90的刚性(机械强度)，能够将第1多孔质部90一体化于陶瓷电介 体基板11。
另外，致密区域93位于形成穿通孔15的陶瓷电介体基板11的内壁1 5w与多孔区域91之间。即，在第1多孔质部90的内侧设置有多孔区域91，在 外侧设置有致密区域93。通过在第1多孔质部90的外侧设置致密区域93，从 而能够提高对从陶瓷电介体基板11施加于第1多孔质部90的力的刚性。由此， 能够容易对第1多孔质部90与陶瓷电介体基板11进行一体化。另外，例如， 在第1多孔质部90与陶瓷电介体基板11之间设置粘接构件61时，能够利用致 密区域93抑制通过第1多孔质部90内部的气体接触粘接构件61。由此，能够 抑制粘接构件61发生老化。另外，通过在第1多孔质部90的内侧设置多孔区 域91，从而抑制陶瓷电介体基板11的穿通孔15被致密区域93堵住，能够确保 气体的流量。
致密区域93的厚度(多孔区域91的侧面91s与致密区域93的侧面9 3s之间的长度L0)为例如100μm以上、1000μm以下。
第1多孔质部90的材料使用具有绝缘性的陶瓷。第1多孔质部90(各 自多孔区域91及致密区域93)含有氧化铝(Al2O3)、氧化钛(TiO2)及氧化钇 (Y2O3)中的至少任意一个。由此，能够得到第1多孔质部90的较高的绝缘强 度及较高的刚性。
例如，第1多孔质部90将氧化铝、氧化钛及氧化钇中的任意一个作 为主成分。
此时，能够使陶瓷电介体基板11的氧化铝的纯度比第1多孔质部90的氧 化铝的纯度更高。这样，能够确保静电吸盘110的抗等离子性等性能，而且能 够确保第1多孔质部90的机械强度。作为一个例子，通过使第1多孔质部90 含有微量的添加物，从而促进第1多孔质部90的烧结，能够确保对气孔的控制 及机械强度。
本说明书中，能够通过荧光X线分析、ICP-AES法(Inductively Cou pled Plasma-Atomic Emission Spectrometry：电感耦合等离子体原子发射光谱 法)等对陶瓷电介体基板11的氧化铝等的陶瓷纯度进行测定。
例如，多孔区域91的材料与致密区域93的材料相同。但是，多孔区 域91的材料与致密区域93的材料还可以不同。多孔区域91的材料的组成与致 密区域93的材料的组成还可以不同。
另外，如图2(a)所示，多孔区域91(后述的多个疏松部分94)与 电极12之间的X方向或Y方向的距离D1，比第1主面11a与电极12之间的Z 方向的距离D2更长。通过进一步加长设置于第1多孔质部90的多孔区域91与 电极12之间的X方向或Y方向的距离D1，从而能够抑制在第1多孔质部90 的放电。另外，通过进一步缩短第1主面11a与电极12之间的Z方向的距离D 2，从而能够加大吸附放置于第1主面11a的对象物W的力。
图3(a)及图3(b)是例示实施方式所涉及的静电吸盘的第1多孔 质部的模式图。
图3(a)是沿着Z方向观察的第1多孔质部90的俯视图，图3(b)是第1 多孔质部90的ZY平面上的剖视图。
如图3(a)及图3(b)所示，在该例子中，多孔区域91具有多个疏 松部分94、紧密部分95。多个疏松部分94分别具有多个孔。紧密部分95比疏 松部分94更加致密。即，紧密部分95是孔比疏松部分94更少的部分或实质上 并不具有孔的部分。紧密部分95的气孔率比疏松部分94的气孔率更低。因此， 紧密部分95的密度比疏松部分94的密度更高。紧密部分95的气孔率还可以与 致密区域93的气孔率相同。由于紧密部分95比疏松部分94更致密，因此紧密 部分95的刚性比疏松部分94的刚性更高。
1个疏松部分94的气孔率例如为包含于该疏松部分94的空间(孔) 在该疏松部分94的整个体积中所占的体积比例。紧密部分95的气孔率例如为 包含于紧密部分95的空间(孔)在紧密部分95的整个体积中所占的体积比例。 例如，疏松部分94的气孔率为20％以上、60％以下，优选30％以上、50％以下， 紧密部分95的气孔率为0％以上、5％以下。
多个疏松部分94分别在Z方向上延伸。例如，多个疏松部分94分别 呈柱状(圆柱状或多角柱状)，设置成在Z方向上穿通多孔区域91。紧密部分9 5位于多个疏松部分94的彼此之间。紧密部分95呈隔开相互邻接的疏松部分9 4的壁状。如图3(a)所示，当沿着Z方向观察时，紧密部分95设置成围住多 个疏松部分94的各自的外周。紧密部分95在多孔区域91的外周连续于致密区 域93。
设置在多孔区域91内的疏松部分94的数量为例如50个以上、1000 个以下。如图3(a)所示，当沿着Z方向观察时，多个疏松部分94彼此呈相互 大致相同的大小。例如，当沿着Z方向观察时，多个疏松部分94在多孔区域9 1内各向同性地均等地分散。例如，邻接的疏松部分94彼此的距离(即紧密部 分95的厚度)大致一定。
例如，当沿着Z方向观察时，致密区域93的侧面93s与多个疏松部 分94中最靠近侧面93s的疏松部分94之间的距离L11为100μm以上、1000μm 以下。
这样，通过在多孔区域91中设置多个疏松部分94、比疏松部分94 更致密的紧密部分95，从而与多孔区域内在3维上随机分散有多个孔的情况相 比，能够确保对电弧放电的抗性及在穿通孔15中流动的气体流量，同时能够提 高第1多孔质部90的刚性。
例如，如果多孔区域的气孔率变大，则气体的流量增加，同时对电弧放电 的抗性及刚性降低。与此相对，通过设置紧密部分95，从而即使在加大气孔率 的情况下，也能够抑制对电弧放电的抗性及刚性降低。
例如，当沿着Z方向观察时，设想包括全部多个疏松部分94的最小 的圆、椭圆或多角形。能够将该圆、椭圆或多角形的内侧作为多孔区域91而将 该圆、椭圆或多角形的外侧认为是致密区域93。
如以上说明，第1多孔质部90能够具有：多个疏松部分94，具有包 含第1孔、第2孔的多个孔96；及紧密部分95，具有比疏松部分94的密度更 高的密度。多个疏松部分94分别在Z方向上延伸。紧密部分95位于多个疏松 部分94的彼此之间。疏松部分94具有设置在孔96(第1孔)与孔96(第2孔) 之间的壁部97。在X方向或Y方向上，能够使壁部97的尺寸的最小值比紧密 部分95的尺寸的最小值更小。这样，由于在第1多孔质部90设置有在Z方向 上延伸的疏松部分94、紧密部分95，因此能够确保对电弧放电的抗性及气体流 量，同时能够提高第1多孔质部90的机械强度(刚性)。
在X方向或Y方向上，能够使分别设置于多个疏松部分94的多个孔 96的尺寸，比紧密部分95的尺寸更小。这样，由于能够充分减小多个孔96的 尺寸，因此能够进一步提高对电弧放电的抗性。
另外，能够使分别设置于多个疏松部分94的多个孔96的纵横比(纵 横尺寸比)为30以上、10000以下。这样，能够进一步提高对电弧放电的抗性。 更优选多个孔的纵横比(纵横尺寸比)的下限为100以上，上限为1600以下。
另外，在X方向或Y方向上，能够使分别设置于多个疏松部分94的 多个孔96的尺寸为1微米以上、20微米以下。这样，由于能够排列孔的尺寸为 1～20微米的在1个方向上延伸的孔，因此能够实现对电弧放电的较高的抗性。
另外，如后述的图6(a)、(b)所示，当沿着Z方向观察时，第1孔 96a位于疏松部分94的中心部，在多个孔中，邻接于第1孔96a且围住第1孔9 6a的孔96b～96g的数量可为6个。这样，在俯视观察时，能够以较高各向同性 且较高密度配置多个孔。由此，能够确保对电弧放电的抗性及流动的气体流量， 同时能够提高第1多孔质部90的刚性。
图4是例示实施方式所涉及的静电吸盘的第1多孔质部的模式化俯视 图。
图4表示沿着Z方向观察的第1多孔质部90的一部分，相当于图3(a)的 放大图。
当沿着Z方向观察时，多个疏松部分94分别呈大致六角形(大致正六角形)。 当沿着Z方向观察时，多个疏松部分94具有：第1疏松部分94a，位于多孔区 域91的中心部；及6个疏松部分94(第2～第7疏松部分94b～94g)，围住第 1疏松部分94a。
第2～第7疏松部分94b～94g邻接于第1疏松部分94a。第2～第7 疏松部分94b～94g是在多个疏松部分94中最接近第1疏松部分94a的疏松部 分94。
第2疏松部分94b及第3疏松部分94c在X方向上与第1疏松部分9 4a并排。即，第1疏松部分94a位于第2疏松部分94b与第3疏松部分94c之 间。
第1疏松部分94a的沿向X方向的长度L1(第1疏松部分94a的直 径)，比第1疏松部分94a与第2疏松部分94b之间的沿向X方向的长度L2更 长，比第1疏松部分94a与第3疏松部分94c之间的沿向X方向的长度L3更长。
并且，长度L2及长度L3分别相当于紧密部分95的厚度。即，长度 L2是第1疏松部分94a与第2疏松部分94b之间的紧密部分95沿向X方向的 长度。长度L3是第1疏松部分94a与第3疏松部分94c之间的紧密部分95沿 向X方向的长度。长度L2与长度L3大致相等。例如，长度L2是长度L3的0. 5倍以上、2.0倍以下。
另外，长度L1与第2疏松部分94b的沿向X方向的长度L4(第2 疏松部分94b的直径)大致相等，与第3疏松部分94c的沿向X方向的长度L5 (第3疏松部分95c的直径)大致相等。例如，长度L4及长度L5分别为长度L 1的0.5倍以上、2.0倍以下。
这样，第1疏松部分94a邻接于多个疏松部分94中的6个疏松部分9 4并被这些所围住。即，当沿着Z方向观察时，在多孔区域91的中心部，与1 个疏松部分94邻接的疏松部分94的数量为6个。由此，在俯视观察时，能够 以较高各向同性且较高密度配置多个疏松部分94。由此，能够确保对电弧放电 的抗性及在穿通孔15中流动的气体流量，同时能够提高第1多孔质部90的刚 性。另外，能够抑制对电弧放电的抗性的偏差、在穿通孔15中流动的气体流量 的偏差、第1多孔质部90的刚性的偏差。
疏松部分94的直径(长度L1、L4或L5等)为例如50μm以上、50 0μm以下。紧密部分95的厚度(长度L2或L3等)为例如10μm以上、100μm 以下。疏松部分94的直径比紧密部分95的厚度更大。另外，紧密部分95的厚 度比致密区域93的厚度更薄。
图5是例示实施方式所涉及的静电吸盘的第1多孔质部的模式化俯视 图。
图5表示沿着Z方向观察的第1多孔质部90的一部分。图5是1个疏松部 分94的周边的放大图。
如图5所示，在该例子中，疏松部分94具有：多个孔96；及壁部97，设 置在多个孔96的彼此之间。
多个孔96分别在Z方向上延伸。多个孔96分别呈在1个方向上延伸 的毛细管状(1维毛细管构造)，在Z方向上穿通疏松部分94。壁部97呈隔开 相互邻接的孔96的壁状。如图5所示，当沿着Z方向观察时，壁部97设置成 围住多个孔96的各自的外周。壁部97在疏松部分94的外周连续于紧密部分9 5。
设置在1个疏松部分94内的孔96的数量为例如50个以上、1000个 以下。如图5所示，当沿着Z方向观察时，多个孔96彼此呈相互大致相同的大 小。例如，当沿着Z方向观察时，多个孔96在疏松部分94内各向同性地均等 地分散。例如，邻接的孔96彼此的距离(即壁部97的厚度)大致一定。
这样，通过在疏松部分94内排列在1个方向上延伸的孔96，从而与 疏松部分内在3维上随机分散有多个孔的情况相比，能够通过较小的偏差来实 现对电弧放电的较高的抗性。
在此，对多个孔96的“毛细管状构造”进一步进行说明。
近几年，进一步推进了将半导体的高集成化为目的的电路线宽的细线化、 电路间距的细微化。对静电吸盘外加更大的功率，要求以更高水准对吸附对象 物进行温度控制。在这样的背景下，要求即使在大功率环境下也要确实地抑制 电弧放电，同时充分确保气体流量，同时以较高精度控制该流量。在本实施方 式所涉及的静电吸盘110中，在为了防止氦供给孔(气体导入路53)中的电弧 放电而以往就已经设置有的陶瓷塞子(第1多孔质部90)中，例如到数微米～ 十数微米的水准为止减小该孔径(孔96的直径)(对孔96的直径在以后进行详 细叙述)。如果到该水准为止减小直径，则有可能难以控制气体的流量。于是， 本发明中，例如，进一步对孔96的形状进行了研究，以便使其沿向Z方向。具 体而言，以往是通过较大的孔来确保流量，而且通过使其形状在3维上变复杂 来防止电弧放电。另一方面，本发明中，例如将孔96的直径到数微米～十数微 米的水准为止进行细微来防止电弧放电，相反地通过将其形状单纯化来确保流 量。即，基于完全不同于以往的思维而研究出了本发明。
并且，疏松部分94的形状并不局限于六角形，还可以是圆(或椭圆) 及其他的多角形。例如，当沿着Z方向观察时，设想包括全部以10μm以下的 间隔排列的多个孔96的最小的圆、椭圆或多角形。能够将该圆、椭圆或多角形 的内侧作为疏松部分94而将该圆、椭圆或多角形的外侧认为紧密部分95。
图6(a)及图6(b)是例示实施方式所涉及的静电吸盘的第1多孔 质部的模式化俯视图。
图6(a)及图6(b)表示沿着Z方向观察的第1多孔质部90的一部分， 是表示1个疏松部分94内的孔96的放大图。
如图6(a)所示，当沿着Z方向观察时，多个孔96具有：第1孔9 6a，位于疏松部分94的中心部；及6个孔96(第2～第7孔96b～96g)，围住 第1孔96a。第2～第7孔96b～96g邻接于第1孔96a。第2～第7孔96b～96g 是在多个孔96中最接近第1孔96a的孔96。
第2孔96b及第3孔96c在X方向上与第1孔96a并排。即，第1孔 96a位于第2孔96b与第3孔96c之间。
例如，第1孔96a的沿向X方向的长度L6(第1孔96a的直径)，比 第1孔96a与第2孔96b之间的沿向X方向的长度L7更长，比第1孔96a与第 3孔96c之间的沿向X方向的长度L8更长。
并且，长度L7及长度L8分别相当于壁部97的厚度。即，长度L7 是第1孔96a与第2孔96b之间的壁部97沿向X方向的长度。长度L8是第1 孔96a与第3孔96c之间的壁部97沿向X方向的长度。长度L7与长度L8大致 相等。例如，长度L7是长度L8的0.5倍以上、2.0倍以下。
另外，长度L6与第2孔96b的沿向X方向的长度L9(第2孔96b 的直径)大致相等，与第3孔96c的沿向X方向的长度L10(第3孔96c的直 径)大致相等。例如，长度L9及长度L10分别为长度L6的0.5倍以上、2.0倍 以下。
例如，如果孔的直径较小，则对电弧放电的抗性及刚性提高。另一方 面，如果孔的直径较大，则能够增加气体流量。孔96的直径(长度L6、L9或 L10等)为例如1微米(μm)以上、20μm以下。通过排列直径为1～20μm的 在1个方向上延伸的孔，能够通过较小的偏差来实现对电弧放电的较高的抗性。 更优选孔96的直径为3μm以上、10μm以下。
在此，对孔96的直径的测定方法进行说明。使用扫描式电子显微镜 (例如，日立高新技术公司、S-3000)通过1000倍以上的倍率取得图像。使用 市场上销售的图像解析软件，对孔96算出相当于100个圆的直径，将该平均值 作为孔96的直径。
进一步优选多个孔96的直径偏差。通过减小直径的偏差，从而能够更加精 密地抑制流动的气体的流量及绝缘强度。作为多个孔96的直径的偏差，可利用 在所述孔96的直径的算出中取得的相当于100个圆的直径的累积分布。具体而 言，应用粒度分布测定中普遍使用的累积分布50vol％时的粒径D50(中位直径) 及累积分布90vol％时的粒径D90的概念，用横轴为孔径(μm)、纵轴为相对孔 量(％)时的孔96的累积分布曲线，求出该孔径的累积分布50vol％时的孔径(相 当于D50直径)及累积分布90vol％时的孔径(相当于D90直径)。优选将多个 孔96的直径的偏差抑制为满足D50：D90≤1：2的关系的程度。
壁部97的厚度(长度L7、L8等)为例如1μm以上、10μm以下。壁 部97的厚度比紧密部分95的厚度更薄。
这样，第1孔96a邻接于多个孔96中的6个孔96并被这些所围住。 即，当沿着Z方向观察时，在疏松部分94的中心部，与1个孔96邻接的孔96 的数量为6个。由此，在俯视观察时，能够以较高各向同性且较高密度配置多 个孔96。由此，能够确保对电弧放电的抗性及在穿通孔15中流动的气体流量， 同时能够提高第1多孔质部90的刚性。另外，能够抑制对电弧放电的抗性的偏 差、在穿通孔15中流动的气体流量的偏差、第1多孔质部90的刚性的偏差。
图6(b)表示疏松部分94内的多个孔96的配置的其他例。如图6(b) 所示，在该例子中，多个孔96以第1孔96a为中心以同心圆状配置。由此，在 俯视观察时，能够以较高各向同性且较高密度配置多个孔。
并且，例如能够采用压出成形制造如以上说明的构造的第1多孔质部 90。另外，能够通过使用扫描式电子显微镜等显微镜的观察来分别测定长度L0～ L10。
对本说明书中的气孔率的评价进行说明。在此，以第1多孔质部90 中的气孔率的评价为例进行说明。
取得如图3(a)的俯视图那样的图像，通过图像解析算出在多孔区域91中 多个疏松部分94所占的比例R1。使用扫描式电子显微镜(例如，日立高新技术 公司、S-3000)取得图像。将加速电压做成15kV、倍率做成30倍而取得BSE 图像。例如，图像尺寸为1280×960像素，图像灰度为256级灰度。
使用图像解析软件(例如Win-ROOFVer6.5(三谷商事株式会社))算 出在多孔区域91中多个疏松部分94的所占比例R1。
能够如以下所述地使用Win-ROOFVer6.5算出比例R1。
将评价范围ROI1(参照图3(a))作为包含全部疏松部分94的最小圆(或 椭圆)。
进行基于单一阈值(例如0)的二值化处理，算出评价范围ROI1的面积S 1。
进行基于2个阈值(例如0及136)的二值化处理，算出评价范围ROI1内 的多个疏松部分94的合计面积S2。此时，进行疏松部分94内的填孔处理及被 认为是干扰的较小面积区域的削除(阈值：0.002以下)。另外，通过图像的亮 度、对比度来适当调整2个阈值。
作为对面积S1的面积S2的比例，算出比例R1。即，比例R1(％)＝(面 积S2)/(面积S1)×100。
实施方式中，在多孔区域91中多个疏松部分94的所占比例R1为例 如40％以上、70％以下，优选50％以上、70％以下。比例R1为例如60％左右。
取得如图5的俯视图那样的图像，通过图像解析算出在疏松部分94 中多个孔96所占的比例R2。比例R2例如相当于疏松部分94的气孔率。使用 扫描式电子显微镜(例如，日立高新技术公司、S-3000)取得图像。将加速电压 做成15kV、倍率做成600倍而取得BSE图像。例如，图像尺寸为1280×960 像素，图像灰度为256级灰度。
使用图像解析软件(例如Win-ROOFVer6.5(三谷商事株式会社))算 出在疏松部分94中多个孔96的所占比例R2。
能够如以下所述地使用Win-ROOFVer6.5算出比例R1。
将评价范围ROI2(参照图5)做成疏松部分94的形状近似六角形。评价范 围ROI2内包含设置于1个疏松部分94的全部孔96。
进行基于单一阈值(例如0)的二值化处理，算出评价范围ROI2的面积S 3。
进行基于2个阈值(例如0及96)的二值化处理，算出评价范围ROI2内 的多个孔96的合计面积S4。此时，进行孔96内的填孔处理及被认为是干扰的 较小面积区域的削除(阈值：1以下)。另外，通过图像的亮度、对比度来适当 调整2个阈值。
作为对面积S3的面积S4的比例，算出比例R2。即，比例R2(％)＝(面 积S4)/(面积S3)×100。
实施方式中，在疏松部分94中多个孔96的所占比例R2(疏松部分9 4的气孔率)为例如20％以上、60％以下，优选30％以上、50％以下。比例R2 为例如40％左右。
多孔区域91的气孔率例如为在多孔区域91中多个疏松部分94所占 的比例R1与在疏松部分94中多个孔96所占的比例R2的乘积。例如，当比例 R1为60％、比例R2为40％时，能够将多孔区域91的气孔率算出为24％左右。
通过使用具有这样的气孔率的多孔区域91的第1多孔质部90，从而 能够确保穿通孔15中流动的气体流量，同时能够提高绝缘强度。
同样，能够算出陶瓷电介体基板、第2多孔质部70的气孔率。并且， 优选对应于观察对象而将扫描式电子显微镜的倍率适当选择为例如数十倍～数 千倍的范围。
图7(a)及图7(b)是例示实施方式所涉及的其他第1多孔质部的 模式图。
图7(a)是沿着Z方向观察的第1多孔质部90的俯视图，图7(b)相当 于图7(a)的一部分的放大图。
如图7(a)及图7(b)所示，在该例子中，疏松部分94的平面形状为圆 形。像这样，疏松部分94的平面形状还可以并不是六角形。
图8是例示实施方式所涉及的静电吸盘的模式化剖视图。
图8相当于图2所示的区域B的放大图。即，图8表示第1多孔质部90(致 密区域93)与陶瓷电介体基板11的界面F1附近。并且，在该例子中，第1多 孔质部90及陶瓷电介体基板11的材料使用氧化铝。
如图8所示，第1多孔质部90具有：第1区域90p，X方向或Y方 向上位于陶瓷电介体基板11侧；及第2区域90q，X方向或Y方向上连续于第 1区域90p。第1区域90p及第2区域90q是第1多孔质部90的致密区域93的 一部分。
第1区域90p在X方向或Y方向上位于第2区域90q与陶瓷电介体 基板11之间。第1区域90p是从界面F1在X方向或Y方向上离40～60μm左 右的区域。即，第1区域90p的沿向X方向或Y方向的宽度W1(在垂直于界 面F1的方向上的第1区域90p的长度)为例如40μm以上、60μm以下。
另外，陶瓷电介体基板11具有：第1基板区域11p，X方向或Y方 向上位于第1多孔质部90(第1区域90p)侧；及第2基板区域11q，X方向或 Y方向上连续于第1基板区域11p。将第1区域90p与第1基板区域11p设置成 接触。第1基板区域11p在X方向或Y方向上位于第2基板区域11q与第1多 孔质部90之间。第1基板区域11p是从界面F1在X方向或Y方向上离40～6 0μm左右的区域。即，第1基板区域11p的沿向X方向或Y方向的宽度W2(在 垂直于界面F1的方向上的第1基板区域11p的长度)为例如40μm以上、60μm 以下。
图9(a)及图9(b)是例示实施方式所涉及的静电吸盘的模式化剖 视图。
图9(a)是图8所示的第1区域90p的一部分的放大图。图9(b)是图8 所示的第1基板区域11p的一部分的放大图。
如图9(a)所示，第1区域90p包含多个粒子g1(晶粒)。另外，如 图9(b)所示，第1基板区域11p包含多个粒子g2(晶粒)。
第1区域90p中的平均粒径(多个粒子g1的直径的平均值)不同于 第1基板区域11p中的平均粒径(多个粒子g2的直径的平均值)。
由于第1区域90p中的平均粒径不同于第1基板区域11p中的平均粒 径，因此在界面F1上能够提高第1多孔质部90的晶粒与陶瓷电介体基板11的 晶粒的结合强度(界面强度)。例如，能够抑制第1多孔质部90从陶瓷电介体 基板11发生剥离以及晶粒发生脱落。
并且，平均粒径可使用如图9(a)及图9(b)这样的截面图像中的 晶粒的当量圆直径的平均值。当量圆直径是具有与作为对象的平面形状的面积 相同面积的圆的直径。
也优选对陶瓷电介体基板11与第1多孔质部90进行一体化。通过将 第1多孔质部90一体化于陶瓷电介体基板11，从而能够固定于陶瓷电介体基板 11。由此，与通过粘接剂等将第1多孔质部90固定于陶瓷电介体基板11时相 比，能够提高静电吸盘的强度。例如，能够抑制粘接剂的腐蚀、烧蚀等而静电 吸盘发生老化。
在该例子中，第1基板区域11p中的平均粒径比第1区域90p中的平 均粒径更小。由于第1基板区域11p中的粒径较小，因此在第1多孔质部与陶 瓷电介体基板的界面上能够提高第1多孔质部与陶瓷电介体基板的结合强度。 另外，由于第1基板区域中的粒径较小，因此能够提高陶瓷电介体基板11的强 度，能够抑制制作时、流程中发生的应力而产生裂纹等的风险。例如，第1区 域90p中的平均粒径为3μm以上、5μm以下。例如，第1基板区域11p中的平 均粒径为0.5μm以上、2μm以下。第1基板区域11p中的平均粒径为第1区域9 0p中的平均粒径的1.1倍以上、5倍以下。
另外，例如，第1基板区域11p中的平均粒径比第2基板区域11q中 的平均粒径更小。在接触第1区域90p而设置的第1基板区域11p中，例如在 制造工序中的烧结时，优选通过与第1区域90p之间的扩散等相互作用而提高 与第1区域90p之间的界面强度。另一方面，第2基板区域11q中，优选发挥 陶瓷电介体基板11的材料本来的特性。通过使第1基板区域11p中的平均粒径 比第2基板区域11q中的平均粒径更小，从而能够同时实现第1基板区域11p 中的界面强度的确保及第2基板区域11q中的陶瓷电介体基板11的特性。
第1区域90p中的平均粒径还可以比第1基板区域11p中的平均粒径 更小。由此，在第1多孔质部与陶瓷电介体基板的界面上，能够提高第1多孔 质部与陶瓷电介体基板的结合强度。另外，由于第1区域90p中的平均粒径较 小，因此第1多孔质部90的强度提高，所以能够抑制流程中粒子发生脱落，能 够减少颗粒。
例如，在第1多孔质部90及陶瓷电介体基板11各自中，通过调整材 料的组成、温度等烧结条件，从而能够调整平均粒径。例如，调整陶瓷材料的 烧结中所加入的烧结助剂的量、浓度。例如，作为烧结助剂而使用的氧化镁(M gO)抑制晶粒的异常成长。
另外，与前述内容同样，还可以使第1区域90p中的平均粒径比第2 基板区域11q中的平均粒径更小。这样，能够提高第1区域90p中的机械强度。
再次参照图2(a)对静电吸盘110的构造继续进行说明。静电吸盘1 10也可以还具有第2多孔质部70。能够将第2多孔质部70在Z方向上设置在 第1多孔质部90与气体导入路53之间。例如，第2多孔质部70嵌入在基座板 50的陶瓷电介体基板11侧。如图2(a)所示，例如在基座板50的陶瓷电介体 基板11侧设置锪孔部53a。以筒状设置锪孔部53a。通过适当地设计锪孔部53a 的内径，从而将第2多孔质部70嵌合于锪孔部53a。
第2多孔质部70的上面70U向基座板50的上面50U露出。第2多 孔质部70的上面70U与第1多孔质部90的下面90L相对。在该例子中，第2 多孔质部70的上面70U与第1多孔质部90的下面90L之间成为空间SP。空间 SP还可以被第2多孔质部70及第1多孔质部90中的至少任意一个所填埋。即， 第2多孔质部70与第1多孔质部90还可以并不接触。
第2多孔质部70具有：陶瓷多孔体71，具有多个孔；及陶瓷绝缘膜 72。陶瓷多孔体71以筒状(例如圆筒形)被设置并嵌合于锪孔部53a。虽然优 选第2多孔质部70的形状为圆筒形，但是并不限定于圆筒形。陶瓷多孔体71 使用具有绝缘性的材料。陶瓷多孔体71的材料例如可以是Al2O3、Y2O3、ZrO2、 MgO、SiC、AlN、Si3N4。陶瓷多孔体71的材料还可以是SiO2等的玻璃。陶瓷 多孔体71的材料也可以是Al2O3-TiO2、Al2O3-MgO、Al2O3-SiO2、Al6O13Si2、Y AG、ZrSiO4等。
陶瓷多孔体71的气孔率为例如20％以上、60％以下。陶瓷多孔体71 的密度为例如1.5g/cm3以上、3.0g/cm3以下。在气体导入路53中流动的He等气 体，通过陶瓷多孔体71的多个孔而从设置于陶瓷电介体基板11的穿通孔15送 往槽14。
陶瓷绝缘膜72设置在陶瓷多孔体71与气体导入路53之间。陶瓷绝 缘膜72比陶瓷多孔体71更致密。陶瓷绝缘膜72的气孔率为例如10％以下。陶 瓷绝缘膜72的密度为例如3.0g/cm3以上、4.0g/cm3以下。陶瓷绝缘膜72设置于 陶瓷多孔体71的侧面。
陶瓷绝缘膜72的材料例如使用Al2O3、Y2O3、ZrO2、MgO等。陶瓷 绝缘膜72的材料还可以使用Al2O3-TiO2、Al2O3-MgO、Al2O3-SiO2、Al6O13Si2、 YAG、ZrSiO4等。
陶瓷绝缘膜72通过喷镀形成于陶瓷多孔体71的侧面。喷镀是指如下 方法，通过加热使涂覆材料熔化或软化，以微粒状进行加速，冲突于陶瓷多孔 体71的侧面，对以偏平状压扁的粒子进行凝固、堆积而形成被膜。例如还可以 通过物理汽相沉积(PVD(PhysicalVapor Deposition))、化学汽相沉积(CVD)、 溶胶-凝胶法、气溶胶沉降法等来制作陶瓷绝缘膜72。作为陶瓷绝缘膜72，在通 过喷镀形成陶瓷时，膜厚为例如0.05mm以上、0.5mm以下。
陶瓷电介体基板11的气孔率为例如1％以下。陶瓷电介体基板11的 密度为例如4.2g/cm3。
如前所述，通过扫描式电子显微镜来测定陶瓷电介体基板11及第2 多孔质部70中的气孔率。根据JIS(日本工业标准)C 2141 5.4.3测定密度。
当第2多孔质部70嵌合于气体导入路53的锪孔部53a时，处于陶瓷 绝缘膜72与基座板50接触的状态。即，在向槽14引导He等气体的穿通孔15 与金属制的基座板50之间，存在绝缘性较高的陶瓷多孔体71及陶瓷绝缘膜72。 通过使用这样的第2多孔质部70，从而与只是将陶瓷多孔体71设置于气体导入 路53时相比，能够发挥更高的绝缘性。
另外，X方向或Y方向上，能够使第2多孔质部70的尺寸比第1多 孔质部90的尺寸更大。由于能够通过设置这样的第2多孔质部70来得到更高 的绝缘强度，因此能够更加有效地抑制电弧放电的发生。
另外，设置于第2多孔质部70的多个孔与设置于第1多孔质部90的 多个孔相比3维上更为分散，能够使第1多孔质部90的在Z方向上穿通的孔的 比例比第2多孔质部70更多。由于能够通过设置具有3维上分散的多个孔的第 2多孔质部70来得到更高的绝缘强度，因此能够更加有效地抑制电弧放电的发 生。另外，通过设置在Z方向上穿通的孔的比例较多的第1多孔质部90，能够 实现气体流动的顺畅化。
另外，Z方向上能够使第2多孔质部70的尺寸比第1多孔质部90的 尺寸更大。这样，由于能够得到更高的绝缘强度，因此能够更加有效地抑制电 弧放电的发生。
另外，能够使设置于第2多孔质部70的多个孔的直径的平均值比设 置于第1多孔质部90的多个孔的直径的平均值更大。这样，由于设置有孔的直 径较大的第2多孔质部70，因此能够实现气体流动的顺畅化。另外，由于孔的 直径较小的第1多孔质部90设置在吸附对象物侧，因此更加有效地抑制电弧放 电的发生。
另外，由于能够减小多个孔的直径的偏差，因此能够更加有效地抑制电弧 放电。
图10是例示实施方式所涉及的静电吸盘的第2多孔质部70的模式化 剖视图。
图10是陶瓷多孔体71的截面的一部分的放大图。
在陶瓷多孔体71的内部，设置于陶瓷多孔体71的多个孔71p在X方向、 Y方向及Z方向上呈3维地分散。换言之，陶瓷多孔体71呈在X方向、Y方向 及Z方向上扩散的3维网状构造。多个孔71p在陶瓷多孔体71中例如随机或均 等地分散。
由于多个孔71p在3维上分散，因此多个孔71p的一部分也会向陶瓷 多孔体71的表面露出。因此，在陶瓷多孔体71的表面上形成有细微的凹凸部。 即，陶瓷多孔体71的表面比较粗糙。通过陶瓷多孔体71的表面粗糙度，能够 在陶瓷多孔体71的表面上容易形成喷镀膜即陶瓷绝缘膜72。例如，喷镀膜与陶 瓷多孔体71的接触提高。另外，能够抑制陶瓷绝缘膜72发生剥离。
设置于陶瓷多孔体71的多个孔71p的直径的平均值比设置于多孔区 域91的多个孔96的直径的平均值更大。孔71p的直径为例如10μm以上、50μm以下。通过孔的直径较小的多孔区域91，能够控制(制限)在穿通孔15中流 动的气体流量。由此，能够抑制起因陶瓷多孔体71的气体流量的偏差。如前所 述，能够通过扫描式电子显微镜求出孔71p的直径及孔96的直径。
图11是例示实施方式所涉及的其他静电吸盘的模式化剖视图。
与图2(a)同样，图11例示第1多孔质部90的周边。
在该例子中，在设置于陶瓷电介体基板11的穿通孔15中，并未设置有孔 部15b(连接第1多孔质部90与槽14的连接孔)。例如，穿通孔15的直径(沿 向X方向的长度)在Z方向上并不发生变化，呈大致一定。
如图11所示，第1多孔质部90的上面90U的至少一部分向陶瓷电介 体基板11的第1主面11a侧露出。例如，第1多孔质部90的上面90U在Z方 向上位置与槽14的底部在Z方向上的位置相同。
这样，还可以将第1多孔质部90配置于穿通孔15的大致整体。由于 穿通孔15中设置有直径较小的连接孔，因此能够增加在穿通孔15中流动的气 体流量。另外，由于能够在穿通孔15的大部分中配置绝缘性较高的第1多孔质 部90，因此能够得到对电弧放电的较高的抗性。
以上，对本发明的实施方式进行了说明。但是，本发明并不局限于上 述的内容。例如，虽然作为静电吸盘110而例示了利用库仑力的结构，但是即 使是利用约翰逊拉别克力的结构也可以加以应用。另外，关于前述的实施方式， 只要具备本发明的特征，则本领域技术人员适当加以设计变更的技术也包含在 本发明的范围内。另外，只要技术上可行，则可对前述的各实施方式所具备的 各要素进行组合，这些组合后的技术只要包含本发明的特征，则也包含在本发 明的范围内。

Claims (18)

1.一种静电吸盘，具备：
陶瓷电介体基板，具有放置吸附对象物的第1主面、所述第1主面相反侧的第2主面、在从所述第2主面到所述第1主面的跨度上设置的穿通孔；
基座板，支撑所述陶瓷电介体基板且具有连通于所述穿通孔的气体导入路；
及第1多孔质部，设置于所述穿通孔，其特征为，
在将从所述基座板朝向所述陶瓷电介体基板的方向作为第1方向、与所述第1方向大致正交的方向作为第2方向时，
所述第1多孔质部具有在所述第2方向上位于所述陶瓷电介体基板侧的第1区域，
所述陶瓷电介体基板具有在所述第2方向上位于所述第1区域侧的第1基板区域，
所述第1区域与所述第1基板区域被设置成接触，
所述第1区域中的平均粒径不同于所述第1基板区域中的平均粒径。
2.根据权利要求1所述的静电吸盘，其特征为，对所述陶瓷电介体基板与所述第1多孔质部进行了一体化。
3.根据权利要求1或2所述的静电吸盘，其特征为，所述第1基板区域中的所述平均粒径，比所述第1区域中的所述平均粒径更小。
4.根据权利要求1～3中任意一项所述的静电吸盘，其特征为，
所述陶瓷电介体基板包含第2基板区域，
所述第1基板区域位于所述第2基板区域与所述第1多孔质部之间，
所述第1基板区域中的所述平均粒径，比所述第2基板区域中的所述平均粒径更小。
5.根据权利要求4所述的静电吸盘，其特征为，所述第1区域中的所述平均粒径，比所述第2基板区域中的所述平均粒径更小。
6.根据权利要求1、2、4、5中任意一项所述的静电吸盘，其特征为，所述第1区域中的所述平均粒径，比所述第1基板区域中的所述平均粒径更小。
7.根据权利要求1～6中任意一项所述的静电吸盘，其特征为，
所述第1多孔质部具有：多个疏松部分，具有包含所述第1孔、所述第2孔的多个孔；及紧密部分，具有比所述疏松部分的密度更高的密度，
所述多个疏松部分分别在所述第1方向上延伸，
所述紧密部分位于所述多个疏松部分的彼此之间，
所述疏松部分具有设置在所述第1孔与所述第2孔之间的壁部，
在所述第2方向上，所述壁部的尺寸的最小值，比所述紧密部分的尺寸的最小值更小。
8.根据权利要求7所述的静电吸盘，其特征为，在所述第2方向上，分别设置于所述多个疏松部分的所述多个孔的尺寸，比所述紧密部分的尺寸更小。
9.根据权利要求7或8所述的静电吸盘，其特征为，分别设置于所述多个疏松部分的所述多个孔的纵横比为30以上、10000以下。
10.根据权利要求7～9中任意一项所述的静电吸盘，其特征为，在所述第2方向上，分别设置于所述多个疏松部分的所述多个孔的尺寸为1微米以上、20微米以下。
11.根据权利要求7～10中任意一项所述的静电吸盘，其特征为，
当沿着所述第1方向观察时，所述第1孔位于所述疏松部分的中心部，
在所述多个孔中，邻接于所述第1孔且围住所述第1孔的孔的数量为6个。
12.根据权利要求1～11中任意一项所述的静电吸盘，其特征为，
还具备设置在所述第1主面与所述第2主面之间的电极，
设置于所述第1多孔质部的多孔区域与所述电极之间的第2方向的距离，比所述第1主面与所述电极之间的第1方向的距离更长。
13.根据权利要求1～12中任意一项所述的静电吸盘，其特征为，
还具备设置在所述第1多孔质部与所述气体导入路之间的第2多孔质部，
在所述第2方向上，所述第2多孔质部的尺寸比所述第1多孔质部的尺寸更大。
14.根据权利要求1～13中任意一项所述的静电吸盘，其特征为，
还具备设置在所述第1多孔质部与所述气体导入路之间且具有多个孔的第2多孔质部，
设置于所述第2多孔质部的所述多个孔的直径的平均值，比设置于所述第1多孔质部的多个孔的直径的平均值更大。
15.根据权利要求1～14中任意一项所述的静电吸盘，其特征为，
还具备设置在所述第1多孔质部与所述气体导入路之间且具有多个孔的第2多孔质部，
设置于所述第1多孔质部的所述多个孔的直径的偏差，比设置于所述第2多孔质部的多个孔的直径的偏差更小。
16.根据权利要求13～15中任意一项所述的静电吸盘，其特征为，在所述第1方向上，所述第2多孔质部的尺寸比所述第1多孔质部的尺寸更大。
17.根据权利要求13～16中任意一项所述的静电吸盘，其特征为，
设置于所述第2多孔质部的多个孔，比设置于所述第1多孔质部的多个孔在3维上更为分散，
在所述第1方向上穿通的孔的比例，所述第1多孔质部比所述第2多孔质部更多。
18.根据权利要求1～17中任意一项所述的静电吸盘，其特征为，
所述第1多孔质部及所述陶瓷电介体基板作为主成分而含有氧化铝，
所述陶瓷电介体基板的所述氧化铝的纯度，比所述第1多孔质部的所述氧化铝的纯度更高。
CN201910149763.5A 2018-03-14 2019-02-28 静电吸盘 Active CN110277343B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018047011 2018-03-14
JP2018-047011 2018-03-14
JP2018-203741 2018-10-30
JP2018203741A JP6922874B2 (ja) 2018-03-14 2018-10-30 静電チャック

Publications (2)

Publication Number Publication Date
CN110277343A true CN110277343A (zh) 2019-09-24
CN110277343B CN110277343B (zh) 2023-06-30

Family

ID=67904616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910149763.5A Active CN110277343B (zh) 2018-03-14 2019-02-28 静电吸盘

Country Status (2)

Country Link
US (1) US10923383B2 (zh)
CN (1) CN110277343B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908919A (zh) * 2019-12-04 2021-06-04 中微半导体设备(上海)股份有限公司 静电吸盘装置及包括该静电吸盘装置的等离子体处理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023021622A (ja) * 2021-08-02 2023-02-14 新光電気工業株式会社 静電チャック、基板固定装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539609A (en) * 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JP2005347400A (ja) * 2004-06-01 2005-12-15 Nec Electronics Corp 静電吸着装置およびプラズマ処理装置
WO2011118658A1 (ja) * 2010-03-24 2011-09-29 Toto株式会社 静電チャック
CN104810274A (zh) * 2011-03-14 2015-07-29 等离子瑟姆有限公司 用于对基板进行等离子切割的方法
JP2016143744A (ja) * 2015-01-30 2016-08-08 日本特殊陶業株式会社 静電チャックおよびその製造方法
US20170352568A1 (en) * 2016-06-07 2017-12-07 Jaeyong Cho High power electrostatic chuck with aperture-reducing plug in a gas hole
US20170358476A1 (en) * 2016-06-09 2017-12-14 Shinko Electric Industries Co., Ltd. Sintered body and electrostatic chuck

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720818A (en) 1996-04-26 1998-02-24 Applied Materials, Inc. Conduits for flow of heat transfer fluid to the surface of an electrostatic chuck
JP2003338492A (ja) 2002-05-21 2003-11-28 Tokyo Electron Ltd プラズマ処理装置
JP5449750B2 (ja) 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
JP5633766B2 (ja) * 2013-03-29 2014-12-03 Toto株式会社 静電チャック
JP5811513B2 (ja) * 2014-03-27 2015-11-11 Toto株式会社 静電チャック

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539609A (en) * 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JP2005347400A (ja) * 2004-06-01 2005-12-15 Nec Electronics Corp 静電吸着装置およびプラズマ処理装置
WO2011118658A1 (ja) * 2010-03-24 2011-09-29 Toto株式会社 静電チャック
CN104810274A (zh) * 2011-03-14 2015-07-29 等离子瑟姆有限公司 用于对基板进行等离子切割的方法
JP2016143744A (ja) * 2015-01-30 2016-08-08 日本特殊陶業株式会社 静電チャックおよびその製造方法
US20170352568A1 (en) * 2016-06-07 2017-12-07 Jaeyong Cho High power electrostatic chuck with aperture-reducing plug in a gas hole
US20170358476A1 (en) * 2016-06-09 2017-12-14 Shinko Electric Industries Co., Ltd. Sintered body and electrostatic chuck

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908919A (zh) * 2019-12-04 2021-06-04 中微半导体设备(上海)股份有限公司 静电吸盘装置及包括该静电吸盘装置的等离子体处理装置

Also Published As

Publication number Publication date
CN110277343B (zh) 2023-06-30
US20190287840A1 (en) 2019-09-19
US10923383B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN110277342A (zh) 静电吸盘
CN110277341A (zh) 静电吸盘
TWI806270B (zh) 靜電吸盤
CN111668150B (zh) 静电吸盘及处理装置
CN110277343A (zh) 静电吸盘
CN111668149B (zh) 静电吸盘
CN111668148A (zh) 静电吸盘及处理装置
CN111128837B (zh) 静电吸盘
CN111128838B (zh) 静电吸盘
JP6922874B2 (ja) 静電チャック
JP7402411B2 (ja) 静電チャック
CN111668151B (zh) 静电吸盘及处理装置
JP7412684B2 (ja) 静電チャック

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant