CN110277295B - 用于制造半导体器件的系统和方法 - Google Patents

用于制造半导体器件的系统和方法 Download PDF

Info

Publication number
CN110277295B
CN110277295B CN201910109891.7A CN201910109891A CN110277295B CN 110277295 B CN110277295 B CN 110277295B CN 201910109891 A CN201910109891 A CN 201910109891A CN 110277295 B CN110277295 B CN 110277295B
Authority
CN
China
Prior art keywords
impedance
power
chamber
outer diameter
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910109891.7A
Other languages
English (en)
Other versions
CN110277295A (zh
Inventor
全尚珍
崔日燮
朴珍永
朴赞训
朴皓用
邦晋荣
严正焕
韩济愚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180037434A external-priority patent/KR102513417B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110277295A publication Critical patent/CN110277295A/zh
Application granted granted Critical
Publication of CN110277295B publication Critical patent/CN110277295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供了用于制造半导体器件的系统和方法。所述用于制造半导体器件的系统可以包括：腔室；静电卡盘，用于装载基底；电源，将RF功率提供到静电卡盘；阻抗匹配器，位于电源与静电卡盘之间；功率传输单元，将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆，功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线以及位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。

Description

用于制造半导体器件的系统和方法
本申请要求于2018年3月16日在韩国知识产权局提交的第10-2018-0030875号韩国专利申请和于2018年3月30日在韩国知识产权局提交的第10-2018-0037434号韩国专利申请的优先权，两个韩国专利申请中的每个的全部内容通过引用包含于此。
技术领域
本公开涉及一种可用于制造半导体器件的系统，具体地说，涉及一种可用于蚀刻构成半导体器件的层或基底的系统。
背景技术
通常，可以通过多个单元工艺来制造半导体器件。单元工艺包括沉积工艺、光刻工艺和蚀刻工艺。可以利用等离子体来执行沉积工艺和蚀刻工艺。可以在高温下使用等离子体来处理基底。通常，等离子体通过射频(RF)电源来产生。
发明内容
发明构思的一些示例实施例提供了一种制造系统，该制造系统被构造为以增大的蚀刻均匀性来蚀刻半导体器件的基底。
根据发明构思的一些示例实施例，一种用于制造半导体器件的系统可以包括：腔室；静电卡盘，设置在腔室中并且用于装载基底；电源，被构造为将RF功率提供到静电卡盘；阻抗匹配器，设置在电源与静电卡盘之间以将电源连接到静电卡盘；功率传输单元，将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆，功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线和位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。
根据发明构思的一些示例实施例，一种用于制造半导体器件的方法可以包括：将静电卡盘设置在腔室中；将基底装载在静电卡盘上；将阻抗匹配器设置在静电卡盘与电源之间，电源被构造为将RF功率提供到静电卡盘，阻抗匹配器被构造为允许电源的电源阻抗具有与腔室的阻抗值匹配的阻抗值；将静电卡盘经由功率传输单元连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆，所述功率杆连接到静电卡盘，所述功率杆具有第一外径，所述同轴电缆包括内线、外线和位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。所述方法还包括当执行等离子体工艺以在基底上形成薄层时，通过同轴电缆和功率杆将信号提供到静电卡盘的步骤。
附图说明
图1是示出根据示例性实施例的用于制造半导体器件的系统及其等效电路的图。
图2是示出针对图1的射频(RF)功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图3是示出异常蚀刻轮廓和正常蚀刻轮廓的曲线图，针对图2的三次谐波的腔室阻抗，在异常蚀刻轮廓中，腔室阻抗的虚数值的绝对值小于10，在正常蚀刻轮廓中，腔室阻抗的虚数值的绝对值大于10。
图4是示出当功率杆的第一外径在图1的特征阻抗不变的情况下改变时，针对RF功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图5是示出当图1的同轴电缆的特征阻抗从35.9Ω增大到50Ω时，针对RF功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图6是示出当图1的同轴电缆的特征阻抗从35.9Ω增大到75Ω时，针对RF功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图7是示出当图1的同轴电缆的特征阻抗为50Ω并且功率杆的第一外径为100mm时，针对RF功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图8是示出当图1的特征阻抗为75Ω并且功率杆的第一外径为100mm时，针对RF功率以及二次谐波至四次谐波的腔室阻抗的虚数值的史密斯圆图。
图9是示出当图1的功率杆的第一外径为62.7mm时，由特征阻抗的变化引起的针对具有驱动频率的RF功率的腔室阻抗的虚数值和针对三次谐波的腔室阻抗的虚数值的变化的图。
图10是示出当图1的功率杆的第一外径为90mm时，由特征阻抗的变化引起的针对RF功率的腔室阻抗的虚数值和针对三次谐波的腔室阻抗的虚数值的变化的图。
图11是示出当图1的功率杆的第一外径为120mm时，由特征阻抗的变化引起的针对RF功率的腔室阻抗的虚数值和针对三次谐波的腔室阻抗的虚数值的变化的图。
图12是示出根据特征阻抗和介电常数的第一内径与第二外径的比的图表。
图13是示出根据本公开的示例性实施例的制造半导体器件的方法的流程图。
具体实施方式
现在将参照附图更充分地描述发明构思的示例实施例，附图中示出了示例实施例。
图1示出了根据发明构思的一些示例实施例的用于制造半导体器件的系统100及其等效电路的图。
参照图1，根据发明构思的一些示例实施例的系统100可以用于制造半导体器件并且可以包括电容耦合等离子体(CCP)蚀刻系统。在一些示例实施例中，系统100可以包括腔室10、静电卡盘20、诸如恒定电压源30的电压源、高频或射频(RF)电源40、阻抗匹配器42和功率传输单元50。
腔室10可以被构造成提供用于将基底W隔离的空间。腔室10可以由铝合金或铁合金形成，或者包括铝合金或铁合金。在一些示例实施例中，腔室10可以包括下壳体12和上壳体14。上壳体14可以设置在下壳体12上。
静电卡盘20可以设置在下壳体12中。如果上壳体14和下壳体12彼此分离，则基底W可以装载在静电卡盘20上。环形构件18可以设置在下壳体12的内壁与静电卡盘20之间。环形构件18可以将静电卡盘20与下壳体12的内壁电断开。在一些示例实施例中，静电卡盘20可以包括基体22、绝缘层24和夹持电极26。基体22可以包括金属板。绝缘层24可以设置在基体22上。绝缘层24可以由例如金属氧化物陶瓷中的至少一种形成，或者包括例如金属氧化物陶瓷中的至少一种。夹持电极26可以设置在绝缘层24中。
恒定电压源30可以被构造为将恒定电压提供到静电卡盘20的夹持电极26。恒定电压可以是例如几百伏特(V)的直流(DC)电压。施加到夹持电极26的恒定电压可以用于实现允许基底W被固定地紧固到绝缘层24的顶表面的约翰逊-拉别克效应(Johnsen-Rahbekeffect)。第一电缆32可以被设置为穿透基体22和下壳体12，并且可以用于将夹持电极26连接到恒定电压源30。
RF电源40可以被构造为将RF功率44提供到基体22。基体22可以被用作用于在腔室10中产生等离子体16的源电极和/或偏置电极。例如，如果RF功率44被提供到基体22，则RF功率44可以用于在基底W上面产生等离子体16。基底W与基体22之间的电容可以取决于静电卡盘20的电容CESC。静电卡盘20的电容CESC可以与基体22的面积、绝缘层24的介电常数成正比，并且可以与绝缘层24的厚度成反比。因此，如果基体22的面积增大，则静电卡盘20的电容CESC也增大，从而使基底W与基体22之间的电容增大。如果基体22的面积减小，则静电卡盘20的电容CESC也减小，从而使基底W与基体22之间的电容减小。另外，如果绝缘层24的厚度减小，则静电卡盘20的电容CESC增大，因此使基底W与基体22之间的电容增大。如果绝缘层24的厚度增大，则静电卡盘20的电容CESC减小，从而使基底W与基体22之间的电容减小。静电卡盘20的电容CESC可以使用静电卡盘20的卡盘阻抗ZESC来计算。
RF功率44可以具有约1KW至约100KW的功率和约60MHz的频率。RF功率44可以具有正弦波形。
阻抗匹配器42可以设置在RF电源40与基体22之间并且可以用于将RF电源40电连接到基体22。例如，第二电缆41可以被设置为将阻抗匹配器42连接到RF电源40。RF电源40可以通过第二电缆41将RF功率44提供到阻抗匹配器42。阻抗匹配器42可以被构造为将RF功率44提供到功率传输单元50和静电卡盘20。阻抗匹配器42可以被构造为允许RF电源40的源阻抗具有与腔室10的腔室阻抗Zch匹配的阻抗。此外，阻抗匹配器42可以被构造为去除从腔室10向RF电源40反射的反射功率，从而保护RF电源40。阻抗匹配器42也可以被构造为允许RF功率44具有最大化的能源效率。例如，在RF电源40具有约50Ω的电源阻抗的情况下，腔室阻抗Zch可以通过阻抗匹配器42被调节至约50Ω。腔室阻抗Zch可以表示为具有实部(R)和虚部(X)的复数：即，Zch＝R+iX。
功率传输单元50可以被构造为将基体22连接到阻抗匹配器42。在一些示例实施例中，功率传输单元50可以包括功率杆60和同轴电缆70。
功率杆60可以连接到静电卡盘20的下部。例如，功率杆60可以连接到基体22的底表面。功率杆60可以包括铜管或铝管。功率杆60的外表面可以用作传输RF功率44的路径。例如，功率杆60的外表面可以用作将RF功率44传输到基体22的路径。功率杆60可以在与基体22的底表面(即，静电卡盘20的底表面)平行的方向上具有第一外径D。功率杆60的第一外径D可以具有约62mm至约120mm范围的值。因为基体22的底表面的面积是固定的，所以功率杆60的第一外径D可以小于约120mm。当提供RF功率44时，功率杆60可以具有杆电抗Lrod。杆电抗Lrod可以通过第一外径D的函数给出(即，Lrod＝f(D))。杆电抗Lrod可以从杆阻抗ZL获得。腔室10的阻抗Zch可以与杆阻抗ZL成比例。
同轴电缆70可以被设置为将功率杆60连接到阻抗匹配器42。同轴电缆70可以包括内线72、外线74和介电材料76。内线72可以被设置为将功率杆60连接到阻抗匹配器42。内线72可以具有第二外径‘a’。第二外径‘a’可以具有约15mm或更大的值。第二外径‘a’可以是在内线72的外表面处的直径。例如，当内线72的第二外径'a'小于约15mm时，内线72会被RF功率44容易地加热。外线74可以设置在下壳体12与内线72之间，并且可以包围内线72。外线74可以接地。外线74可以具有管状形状。介电材料76可以设置在外线74与内线72之间。根据示例性实施例，如图1中所示，外线74可以具有第一内径‘b’。第一内径‘b’可以是外线74的内表面的直径。外线74的第一内径‘b’可以具有比内线72的第二外径‘a’大并且比功率杆60的第一外径D小的值。
如果向内线72提供RF功率44，则内线72可以具有同轴电抗Lcoax和同轴电容Ccoax。例如，当‘a’表示内线72的第二外径的值、‘b’表示外线74的第一内径的值并且‘ε’表示介电材料76的介电常数的值时，可以能够计算同轴电抗Lcoax和同轴电容Ccoax。例如，同轴电抗Lcoax可以由μ(ln(b/a))/2π给出，其中，a和b分别是第二外径和第一内径，μ是约为1的相对磁导率，π约为3.14。同轴电容Ccoax可以由2πε/(ln(b/a))给出，其中，ε是介电材料76的介电常数。如果获得了同轴电抗Lcoax和同轴电容Ccoax，则同轴电缆70的特征阻抗Z0可以由等式
Figure BDA0001967676520000061
给出。尽管未示出，但是同轴电抗Lcoax和同轴电容Ccoax中的每个可以针对五个单独的部分进行计算并且可以被用于获得特征阻抗Z0。腔室10的阻抗Zch可以与特征阻抗Z0成比例。腔室阻抗Zch可以通过特征阻抗Z0、杆阻抗ZL和等离子体阻抗Zp(例如，等离子体负载)的组合来确定。
在一些示例实施例中，RF功率44可以在腔室10中产生多个谐波。可以根据同轴电缆70的电特性来调制RF功率44的驱动频率，以产生多个谐波。谐波可以包括二次谐波到n次谐波。二次谐波到n次谐波中的每个的频率可以是RF功率44的驱动频率的整数倍。
当RF功率44具有60MHz的驱动频率时，二次谐波至四次谐波可以分别具有120MHz、180MHz和240MHz的频率。可以针对具有所述驱动频率的RF功率44以及二次谐波至四次谐波中的每个计算腔室阻抗Zch。
图2是示出针对图1的射频(RF)功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101、102、103和104的史密斯圆图。
参照图2，针对所述驱动频率的RF功率44的腔室阻抗Zch的虚数值101可以为约+50Ω，针对二次谐波的腔室阻抗Zch的虚数值102可以为约-37.5Ω，针对三次谐波的腔室阻抗Zch的虚数值103可以为约-3Ω，针对四次谐波的腔室阻抗Zch的虚数值104可以为约-400Ω。针对二次谐波至四次谐波的腔室阻抗Zch的实数值可以几乎为零。
如图2的史密斯圆图中所示，在针对三次谐波的腔室阻抗Zch的虚数值103的绝对值小于10的情况下，腔室阻抗Zch可以接近串联谐振条件，在这种条件下，会降低基底W的蚀刻均匀性。
在下文中，将更详细地描述针对三次谐波的腔室阻抗Zch的虚数值103的绝对值与基底W的蚀刻均匀性之间的关系。
如在这里使用的诸如“相同”或“相等”的术语当涉及尺寸、量或其他度量时，不一定意指完全相同的尺寸、量或其他度量，而是意图包括在可能会例如由于制造工艺可能发生的可接受的变化之内几乎相同的尺寸、量或其他度量。
诸如“约”或“近似”的术语可以反映仅以相对小的方式和/或以不明显地改变某些元件的操作、功能或结构的方式而变化的量或尺寸。例如，“约0.1至约1”的范围可以包括诸如0.1附近0％-5％的偏差和1附近0％-5％的偏差的范围，特别是如果这样的偏离保持与列出的范围相同的效果。
图3是示出异常蚀刻轮廓84和正常蚀刻轮廓82的曲线图，针对图2的三次谐波的腔室阻抗，在异常蚀刻轮廓84中，腔室阻抗Zch的虚数值的绝对值小于10，在正常蚀刻轮廓82中，腔室阻抗Zch的虚数值的绝对值大于10。
如图3中所示，正常刻蚀轮廓82中的蚀刻率遍及整个基底W可以是均匀的，而异常蚀刻轮廓84中的蚀刻率在基底W的中心区域处可能异常地是较高的。
当针对三次谐波的腔室阻抗Zch的虚数值103的绝对值小于10时，会发生异常蚀刻轮廓84。例如，当针对三次谐波的腔室阻抗Zch的虚数值103的绝对值小于10时，腔室阻抗Zch会减小。如果腔室阻抗Zch减小，则会降低腔室10中的RF功率44从而增强基底W的中心区域处的驻波效应。由于驻波效应，异常蚀刻轮廓84中的基底W的中心区域处的蚀刻率会与正常蚀刻轮廓82中的基底W的中心区域处的蚀刻率相差蚀刻率86的差异。因此，当针对三次谐波的腔室阻抗Zch的虚数值的绝对值小于10时，会减小基底W的蚀刻均匀性。
当针对三次谐波的腔室阻抗Zch的虚数值103的绝对值大于10时，可以发生正常蚀刻轮廓82。因此，值“10”可以是用作针对三次谐波的腔室阻抗Zch的虚数值103的绝对值的下限的经验值。在针对三次谐波的腔室阻抗Zch的虚数值的绝对值大于10的情况下，可以增大腔室阻抗Zch以防止或抑制腔室10中的RF功率44增大。因此，可以能够以正常刻蚀轮廓82蚀刻基底W，而没有驻波效应(即，基底W的中心区域与边缘区域之间的蚀刻率没有差异)。因此，当针对三次谐波的腔室阻抗Zch的虚数值的绝对值大于10时，可以增大基底W的蚀刻均匀性。
图4是示出当功率杆60的第一外径D在图1的特征阻抗Z0不变的情况下改变时，针对RF功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101-104的史密斯圆图。
参照图4，当同轴电缆70的特征阻抗Z0没有任何变化，而功率杆60的第一外径D从62.7mm增大到100mm时，针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以为约7。因为针对三次谐波的腔室阻抗Zch的虚数值103的绝对值小于10，所以蚀刻基底W会被蚀刻成具有异常蚀刻轮廓84。基底W的蚀刻均匀性会减少。针对RF功率44的腔室阻抗Zch的虚数值101可以为约+40Ω，针对二次谐波的腔室阻抗Zch的虚数值102可以为约-40Ω，针对四次谐波的腔室阻抗Zch的虚数值104可以为约+240Ω。
图5是示出当图1的同轴电缆70的特征阻抗Z0从35.9Ω增大到50Ω时，针对RF功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101-104的史密斯圆图。
参照图5，当同轴电缆70的特征阻抗Z0从35.9Ω增大到50Ω时，针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以从约7增大到约14。因为针对三次谐波的腔室阻抗Zch的虚数值103的绝对值大于10，所以具有增大的特征阻抗Z0的同轴电缆70可以允许基底W的蚀刻均匀性增大而没有蚀刻率86的差异。
针对RF功率44的腔室阻抗Zch的虚数值101可以为约+70Ω，针对二次谐波的腔室阻抗Zch的虚数值102可以为约-70Ω，针对四次谐波的腔室阻抗Zch的虚数值104可以为约+80Ω。
图6是示出当图1的同轴电缆70的特征阻抗Z0从35.9Ω增大到75Ω时，针对RF功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101-104的史密斯圆图。
参照图6，当同轴电缆70的特征阻抗Z0从35.9Ω增大到75Ω时，针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以从约7增大到约29。因为针对三次谐波的腔室阻抗Zch的虚数值103的绝对值大于10，所以具有增大的特征阻抗Z0的同轴电缆70可以允许基底W的蚀刻均匀性增大。
在针对RF功率44的腔室阻抗Zch的虚数值101的绝对值大于100的情况下，可能引起相对高的电压从而导致在腔室10中的电弧缺陷。这里，值“100”可以是被用作针对所述驱动频率的RF功率44的腔室阻抗Zch的虚数值101的绝对值的上限的经验值。
针对四次谐波的腔室阻抗Zch的虚数值104可以为约+55Ω，针对二次谐波的腔室阻抗Zch的虚数值102可以为约-120Ω。
图7是示出当图1的同轴电缆70的特征阻抗Z0为50Ω并且功率杆60的第一外径D从62.7mm增大到100mm时，针对RF功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101-104的史密斯圆图。
参照图7，当同轴电缆70的特征阻抗Z0为50Ω并且功率杆60的第一外径D从62.7mm增大到100mm时，针对RF功率44的腔室阻抗Zch的虚数值101的绝对值可以为约50，比上限100小。RF功率44可以通过功率杆60传输到静电卡盘20，而在腔室10中没有电弧缺陷。针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以为约20，比下限10大。如果功率杆60的第一外径D增大，则针对RF功率44的腔室阻抗Zch的虚数值101的绝对值和针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以增大。
针对二次谐波的腔室阻抗Zch的虚数值102可以为约-80Ω，针对四次谐波的腔室阻抗Zch的虚数值104可以为约+40Ω。
图8是示出当图1的同轴电缆70的特征阻抗Z0从35.9Ω增大到75Ω并且功率杆60的第一外径D从62.7mm增大到100mm时，针对RF功率44以及二次谐波至四次谐波的腔室阻抗Zch的虚数值101-104的史密斯圆图。
参照图8，当同轴电缆70的的特征阻抗Z0从35.9Ω增大到75Ω并且功率杆60的第一外径D从62.7mm增大到100mm时，针对RF功率44的腔室阻抗Zch的虚数值101的绝对值可以为约90，比上限100小。RF功率44可以通过功率杆60传输到静电卡盘20，而在腔室10中没有电弧缺陷。针对三次谐波的腔室阻抗Zch的虚数值103的绝对值可以为约30，比下限10大。
如果同轴电缆70的特征阻抗Z0增大，则针对RF功率44的腔室阻抗Zch的虚数值101的绝对值和针对三次谐波的腔室阻Zch的虚数值103的绝对值可以增大。
针对二次谐波的腔室阻抗Zch的虚数值102可以为约-150Ω，针对四次谐波的腔室阻抗Zch的虚数值104可以为约+30Ω。
图9是示出当图1的功率杆60的第一外径D为62.7mm时，由特征阻抗Z0的变化引起的针对RF功率44的腔室阻抗Zch的虚数值101和针对三次谐波的腔室阻抗Zch的虚数值103的变化的曲线图。
参照图9，当功率杆60的第一外径D为62.7mm时，约45Ω至约65Ω的特征阻抗Z0可以位于针对所述驱动频率的RF功率44的腔室阻抗Zch的虚数值101的上限与针对三次谐波的腔室阻抗Zch的虚数值103的下限之间。当功率杆60的第一外径D为62.7mm并且同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内时，功率杆60和同轴电缆70可以允许以增大的蚀刻均匀性来蚀刻基底W，而没有电弧缺陷。
图10是示出当图1的功率杆60的第一外径D为90mm时，由特征阻抗Z0的变化引起的针对RF功率44的腔室阻抗Zch的虚数值101和针对三次谐波的腔室阻抗Zch的虚数值103的变化的图。
参照图10，当功率杆60的第一外径D为90mm时，约40Ω至约70Ω的特征阻抗Z0可以位于针对RF功率44的腔室阻抗Zch的虚数值101的上限与针对三次谐波的腔室阻抗Zch的虚数值103的下限之间。当功率杆60的第一外径D为90mm并且同轴电缆70的特征阻抗Z0在约40Ω与约70Ω之间的范围内时，功率杆60和同轴电缆70可以允许以增大的蚀刻均匀性来蚀刻基底W，而没有电弧缺陷。
图11是示出当图1的功率杆60的第一外径D为120mm时，由特征阻抗Z0的变化引起的针对RF功率44的腔室阻抗Zch的虚数值101和针对三次谐波的腔室阻抗Zch的虚数值103的变化的曲线图。
参照图11，当功率杆60的第一外径D为120mm时，约40Ω至约75Ω的特征阻抗Z0可以位于针对RF功率44的腔室阻抗Zch的虚数值101的上限与针对三次谐波的腔室阻抗Zch的虚数值103的下限之间。当功率杆60的第一外径D为120mm并且同轴电缆70的特征阻抗Z0在约40Ω与约75Ω之间的范围内时，功率杆60和同轴电缆70可以允许以增大的蚀刻均匀性来蚀刻基底W，而没有电弧缺陷。
如果设定了同轴电缆70的特征阻抗Z0，则可以基于介电材料76的介电常数(ε)来计算第一内径‘b’与第二外径‘a’的比(即，b/a)。
图12是示出依赖特征阻抗Z0和介电常数(ε)的b/a的比的图表。
参照图12，当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内时，b/a的比可以大于介电材料76的介电常数并且可以小于介电材料76的介电常数的约三倍。因此，同轴电缆70可以允许蚀刻均匀性增大，并且因此，可以能够在没有电弧问题的情况下在腔室10中产生等离子体16。
介电材料76可以由空气(例如，大气空气)、聚四氟乙烯(Teflon)、聚醚酰亚胺(Ultem)、聚醚醚酮(PEEK)、石英和氧化铝中的至少一种形成，或包括空气(例如，大气空气)、聚四氟乙烯(Teflon)、聚醚酰亚胺(Ultem)、聚醚醚酮(PEEK)、石英和氧化铝中的至少一种。空气的介电常数可以为约1，Teflon的介电常数可以为约2.1，Ultem的介电常数可以为约3.0，PEEK的介电常数可以为3.2，石英的介电常数可以是3.9，氧化铝的介电常数可以是9.0。如这里讨论的术语“空气”可以指大气或在制造工艺期间可能存在的其他气体。
当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内，并且介电材料76由空气(ε＝1)形成时，b/a的比可以在2.12至2.95的范围内。当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内，并且介电材料76由Teflon(ε＝2.1)形成时，b/a的比可以在2.96至4.80的范围内。当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内，并且介电材料76由Ultem(ε＝3.0)形成时，b/a的比可以在3.66至6.52的范围内。当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内，并且介电材料76由PEEK(ε＝3.2)形成时，b/a的比可以在3.82至6.93的范围内。当同轴电缆70的特征阻抗Z0在约45Ω与约65Ω之间的范围内，并且介电材料76由石英(ε＝3.9)形成时，b/a的比可以在4.39至8.48的范围内。在介电材料76由氧化铝(ε＝9.0)形成的情况下，b/a的比可以在9.47至25.72的范围内。
当同轴电缆70的特征阻抗Z0在约50Ω至约60Ω的范围内时，b/a的比可以为介电材料76的介电常数的约两倍。因此，同轴电缆70可以允许蚀刻均匀性增大，因此，可以在没有电弧问题的情况下产生等离子体16。
当同轴电缆70的特征阻抗Z0在约50Ω至约60Ω的范围内并且介电材料76由空气(ε＝1)形成时，b/a的比可以在2.30至2.72的范围内。当同轴电缆70的特征阻抗Z0在约50Ω至约60Ω的范围内并且介电材料76由Teflon(ε＝2.1)形成时，b/a的比可以在3.34至4.25的范围内。当同轴电缆70的特征阻抗Z0在约50Ω至约60Ω的范围内并且介电材料76由Ultem(ε＝3.0)形成时，b/a的比可以在4.23至5.64的范围内。当同轴电缆70的特征阻抗Z0在约50Ω与约60Ω之间的范围内并且介电材料76由PEEK(ε＝3.2)形成时，b/a的比可以在4.43至5.97的范围内。当同轴电缆70的特征阻抗Z0在约50Ω与约60Ω之间的范围内并且介电材料76由石英(ε＝3.9)形成时，b/a的比可以在5.18至7.19的范围内。当同轴电缆70的特征阻抗Z0在约50Ω与约60Ω之间的范围内并且介电材料76由氧化铝(ε＝9.0)形成时，b/a的比可以在12.16至20.03的范围内。
图13是示出根据本公开的示例性实施例的制造半导体器件的方法的流程图。
在步骤S1301中，将静电卡盘设置在腔室中。静电卡盘可以为根据如上面公开的示例性实施例的静电卡盘20，腔室可以为根据如上面公开的示例性实施例的腔室10。
在步骤S1303中，将基底装载在静电卡盘20上。基底可以是根据如上面公开的示例性实施例的基底W。
在步骤S1305中，将阻抗匹配器设置在静电卡盘20与电源之间。阻抗匹配器可以为根据如上面公开的示例性实施例的阻抗匹配器42，电源可以为根据如上面公开的示例性实施例的电源40。电源40被构造为将RF功率提供到静电卡盘20，阻抗匹配器42被构造为允许电源40的电源阻抗具有与腔室10的阻抗值匹配的阻抗值。
在步骤S1307中，将静电卡盘20经由功率传输单元连接到阻抗匹配器42。功率传输单元可以为根据如上面公开的示例性实施例的功率传输单元50。功率传输单元50可以包括功率杆60和同轴电缆70，所述同轴电缆70包括内线72、外线74和位于外线74与内线72之间的介电材料76。功率杆60可以连接到静电卡盘20，功率杆60可以在与静电卡盘20的底表面平行的方向上具有第一外径D。内线72可以将功率杆60连接到阻抗匹配器42。内线72可以在与静电卡盘20的底表面垂直的方向上具有比功率杆60的第一外径D小的第二外径‘a’。外线74可以连接到腔室10并且可以被设置为包围内线72。外线74可以在与静电卡盘20的底表面垂直的方向上具有比功率杆60的第一外径D小并且比内线72的第二外径‘a’大的第一内径‘b’。第一内径‘b’与第二外径‘a’的比(b/a)大于介电材料76的介电常数(ε)并且小于介电常数(ε)的三倍。
在步骤S1309中，通过电源40将RF功率提供到静电卡盘20并且通过阻抗匹配器42将电源40的电源阻抗与腔室10的阻抗进行匹配。
在步骤S1311中，使用等离子体在基底W上形成薄层。当执行等离子体工艺以在基底W上形成薄层的同时，可以通过同轴电缆70和功率杆60将信号提供到静电卡盘20。
在步骤S1313中，将基底W从腔室10去除。可以从晶圆W切割半导体芯片(具有在其中形成的集成电路)并且形成半导体器件的元件。
根据发明构思的一些示例实施例，可以将用于制造半导体器件的系统构造为增大功率传输单元的特征阻抗，从而在蚀刻基底的工艺中增大蚀刻均匀性。
虽然已经具体示出并描述了发明构思的示例实施例，但本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的变化。

Claims (16)

1.一种用于制造半导体器件的系统，所述系统包括：
腔室；
静电卡盘，设置在腔室中并且用于装载基底；
电源，被构造为将具有第一频率的RF功率提供到静电卡盘；
阻抗匹配器，设置在电源与静电卡盘之间以将电源连接到静电卡盘；以及
功率传输单元，将静电卡盘连接到阻抗匹配器，
其中，功率传输单元包括：功率杆，连接到静电卡盘，功率杆具有第一外径；及同轴电缆，包括内线、外线和位于内线与外线之间的介电材料，
其中，内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径，
其中，外线直接连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径，并且
其中，第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍，
其中，阻抗匹配器被构造为在腔室中控制RF功率的腔室阻抗，
其中，腔室使用RF功率产生具有与第一频率的整数倍对应的第二频率至第四频率的二次谐波至四次谐波，
其中，腔室的腔室阻抗包括二次谐波至四次谐波的实数值和虚数值，
其中，针对三次谐波的腔室阻抗的虚数值的绝对值大于10，
其中，腔室的腔室阻抗还包括RF功率的实数值和虚数值，
其中，针对RF功率的腔室阻抗的虚数值的绝对值小于100。
2.根据权利要求1所述的系统，其中，功率杆的第一外径在62mm与120mm之间。
3.根据权利要求2所述的系统，其中，当提供RF功率时，同轴电缆具有大于40Ω的特征阻抗。
4.根据权利要求3所述的系统，其中，所述特征阻抗在50Ω至60Ω的范围内，第一内径与第二外径的比为介电材料的介电常数的两倍。
5.根据权利要求3所述的系统，其中，腔室阻抗与特征阻抗成比例。
6.根据权利要求3所述的系统，其中，功率杆的第一外径等于62mm，并且同轴电缆的特征阻抗在45Ω至65Ω的范围内。
7.根据权利要求3所述的系统，其中，功率杆的第一外径等于90mm，并且同轴电缆的特征阻抗在40Ω至70Ω的范围内。
8.根据权利要求3所述的系统，其中，功率杆的第一外径等于120mm，并且同轴电缆的特征阻抗在40Ω至75Ω的范围内。
9.根据权利要求1所述的系统，其中，介电材料包括空气、聚四氟乙烯、聚醚酰亚胺、聚醚醚酮、石英和氧化铝中的至少一种。
10.根据权利要求1所述的系统，其中，内线的第二外径为大于15mm。
11.一种制造半导体器件的方法，所述方法包括：
将静电卡盘设置在腔室中；
将基底装载在静电卡盘上；
将阻抗匹配器设置在静电卡盘与电源之间，电源被构造为将RF功率提供到静电卡盘，阻抗匹配器被构造为允许电源的电源阻抗具有与腔室的阻抗值匹配的阻抗值；
将静电卡盘经由功率传输单元连接到阻抗匹配器，
其中，功率传输单元包括：功率杆，连接到静电卡盘，功率杆具有第一外径；以及同轴电缆，包括内线、外线和位于内线与外线之间的介电材料，
其中，内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径，
其中，外线直接连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径，
其中，第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍；并且
当执行等离子体工艺以在基底上形成薄层时，通过同轴电缆和功率杆将具有第一频率的RF功率提供到静电卡盘，
其中，阻抗匹配器被构造为在腔室中控制RF功率的腔室阻抗，
其中，腔室利用RF功率产生具有与第一频率的整数倍对应的第二频率至第四频率的二次谐波至四次谐波，
其中，腔室的腔室阻抗包括二次谐波至四次谐波的实数值和虚数值，
其中，针对三次谐波的腔室阻抗的虚数值的绝对值大于10，
其中，腔室的腔室阻抗还包括RF功率的实数值和虚数值，
其中，针对RF功率的腔室阻抗的虚数值的绝对值小于100。
12.根据权利要求11所述的方法，其中，功率杆的第一外径在62mm与120mm之间。
13.根据权利要求12所述的方法，其中，所述方法还包括提供RF功率，其中，当提供RF功率时，同轴电缆具有大于40Ω的特征阻抗。
14.根据权利要求13所述的方法，其中，特征阻抗在50Ω至60Ω的范围内，第一内径与第二外径的比为介电材料的介电常数的两倍。
15.根据权利要求13所述的方法，其中，腔室阻抗与特征阻抗成比例。
16.根据权利要求13所述的方法，其中，功率杆的第一外径等于62mm，并且同轴电缆的特征阻抗在45Ω至65Ω的范围内。
CN201910109891.7A 2018-03-16 2019-02-11 用于制造半导体器件的系统和方法 Active CN110277295B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180030875 2018-03-16
KR10-2018-0030875 2018-03-16
KR10-2018-0037434 2018-03-30
KR1020180037434A KR102513417B1 (ko) 2018-03-16 2018-03-30 반도체 소자의 제조장치

Publications (2)

Publication Number Publication Date
CN110277295A CN110277295A (zh) 2019-09-24
CN110277295B true CN110277295B (zh) 2021-05-04

Family

ID=67904605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910109891.7A Active CN110277295B (zh) 2018-03-16 2019-02-11 用于制造半导体器件的系统和方法

Country Status (2)

Country Link
US (1) US10892142B2 (zh)
CN (1) CN110277295B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632915A (zh) * 2012-08-24 2014-03-12 朗姆研究公司 在vhf频率调谐径向蚀刻的非均匀性的电子旋钮
CN104053295A (zh) * 2013-03-13 2014-09-17 朗姆研究公司 使用电压控制模式进行室匹配

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030335B2 (en) 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
JP4370789B2 (ja) 2002-07-12 2009-11-25 東京エレクトロン株式会社 プラズマ処理装置及び可変インピーダンス手段の校正方法
JP4535828B2 (ja) * 2004-09-30 2010-09-01 株式会社ヨコオ 検査ユニットの製法
US20060172536A1 (en) 2005-02-03 2006-08-03 Brown Karl M Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece
US7683289B2 (en) 2005-12-16 2010-03-23 Lam Research Corporation Apparatus and method for controlling plasma density profile
US20110005679A1 (en) * 2009-07-13 2011-01-13 Applied Materials, Inc. Plasma uniformity control through vhf cathode ground return with feedback stabilization of vhf cathode impedance
JP5916044B2 (ja) 2010-09-28 2016-05-11 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20150243483A1 (en) 2014-02-21 2015-08-27 Lam Research Corporation Tunable rf feed structure for plasma processing
US10049862B2 (en) 2015-04-17 2018-08-14 Lam Research Corporation Chamber with vertical support stem for symmetric conductance and RF delivery
US10153139B2 (en) 2015-06-17 2018-12-11 Applied Materials, Inc. Multiple electrode substrate support assembly and phase control system
US10879041B2 (en) 2015-09-04 2020-12-29 Applied Materials, Inc. Method and apparatus of achieving high input impedance without using ferrite materials for RF filter applications in plasma chambers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632915A (zh) * 2012-08-24 2014-03-12 朗姆研究公司 在vhf频率调谐径向蚀刻的非均匀性的电子旋钮
CN104053295A (zh) * 2013-03-13 2014-09-17 朗姆研究公司 使用电压控制模式进行室匹配

Also Published As

Publication number Publication date
US10892142B2 (en) 2021-01-12
US20190287766A1 (en) 2019-09-19
CN110277295A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
US10043683B2 (en) Plasma system, chuck and method of making a semiconductor device
KR101155837B1 (ko) 기판 프로세싱용 에지 링 배열
TWI517764B (zh) 多頻電容耦合電漿蝕刻腔室
KR101513322B1 (ko) 튜닝가능한 캐패시턴스를 갖는 플라즈마 프로세싱 시스템을 위한 방법 및 장치
US6744212B2 (en) Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
KR101480738B1 (ko) 환형 배플
US20150243486A1 (en) Plasma processing apparatus
US7632375B2 (en) Electrically enhancing the confinement of plasma
US20190006156A1 (en) Plasma Processing Apparatus
KR100849709B1 (ko) 다중 ｒｆ 소오스 주파수들을 갖는 플라즈마 챔버
US20040244688A1 (en) Plasma processing apparatus
TW202329193A (zh) 射頻電漿處理腔室中的失真電流減緩
CN110277295B (zh) 用于制造半导体器件的系统和方法
CN110770880B (zh) 等离子处理装置
US20040182319A1 (en) Inductively coupled plasma generation system with a parallel antenna array having evenly distributed power input and ground nodes
KR20240050466A (ko) 정전 척 (electrostatic chuck, ESC) 페데스탈 전압 분리
US20190393053A1 (en) Etching apparatus
KR102513417B1 (ko) 반도체 소자의 제조장치
EP0469597B1 (en) Plasma processing reactor
JP2024008836A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant