CN110265413A - 摄像设备、摄像设备的制造方法以及装置 - Google Patents

摄像设备、摄像设备的制造方法以及装置 Download PDF

Info

Publication number
CN110265413A
CN110265413A CN201910181160.3A CN201910181160A CN110265413A CN 110265413 A CN110265413 A CN 110265413A CN 201910181160 A CN201910181160 A CN 201910181160A CN 110265413 A CN110265413 A CN 110265413A
Authority
CN
China
Prior art keywords
insulating layer
picture pick
region
silicon
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910181160.3A
Other languages
English (en)
Other versions
CN110265413B (zh
Inventor
铃木崇大
田中芳荣
丹下勉
广田克范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018217521A external-priority patent/JP6781745B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN110265413A publication Critical patent/CN110265413A/zh
Application granted granted Critical
Publication of CN110265413B publication Critical patent/CN110265413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Abstract

本发明提供摄像设备、摄像设备的制造方法以及装置。所述摄像设备包括基板和绝缘层，所述基板包括光电转换部，所述绝缘层被形成为覆盖所述光电转换部的至少一部分。所述绝缘层包含硅、氮和氯。在实施例中，在所述绝缘层的至少一部分中，在所述至少一部分中包含的硅原子中与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子的比率不大于20％。

Description

摄像设备、摄像设备的制造方法以及装置
技术领域
本发明涉及摄像设备、摄像设备的制造方法以及装置。
背景技术
为了有效地使用入射在光电转换部上的光，已知一种在光电转换部上形成用作抗反射层的氮化硅的方法。日本特开2013-84693号公报描述了一种通过使用六氯乙硅烷(HCD)作为源气体通过低压CVD(LP-CVD)在光电转换部上形成氮化硅的方法。
发明内容
当如在日本特开2013-84693号公报中所描述的通过使用六氯乙硅烷来在光电转换部上形成氮化硅时，如果用非常强的光照射光电转换部，则像素的暗输出特性可能依据氮化硅的组成而改变。这有时会改变固态摄像设备的暗输出。本发明的一方面提供一种有利于使摄像设备的特性稳定的技术。
本发明的实施例提供一种摄像设备，所述摄像设备包括：基板，其包括光电转换部；以及绝缘层，其被形成为覆盖所述光电转换部的至少一部分，其中，所述绝缘层包含硅、氮和氯，并且在所述绝缘层的至少一部分中，在所述至少一部分中包含的硅原子中与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子的比率不大于20％。
本发明的另一实施例提供一种摄像设备，所述摄像设备包括：基板，其包括光电转换部；以及绝缘层，其被形成为覆盖所述光电转换部的至少一部分，其中，所述绝缘层包含硅、氮和氯，并且通过由X射线光电子光谱法测量所述绝缘层而获得的束缚能强度分布包括，束缚能峰位置落在100.5eV至101.4eV的范围内的第一波形，并且，当拟合具有不同的束缚能峰位置的多个波形时，在所述多个波形的总面积中所述第一波形的面积的比率不大于20％。
本发明的又一实施例提供一种摄像设备的制造方法，所述制造方法包括：在基板上形成光电转换部；以及形成覆盖所述光电转换部的至少一部分的绝缘层，其中，所述绝缘层包含硅、氮和氯，并且在所述绝缘层的至少一部分中，在所述至少一部分中包含的硅原子中与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子的比率不大于20％。
本发明的再一实施例提供一种摄像设备的制造方法，所述制造方法包括：在基板上形成光电转换部；以及形成覆盖所述光电转换部的至少一部分的绝缘层，其中，所述绝缘层包含硅、氮和氯，并且通过由X射线光电子光谱法测量所述绝缘层而获得的束缚能强度分布包括，束缚能峰位置落在100.5eV至101.4eV的范围内的第一波形，并且，当拟合具有不同的束缚能峰位置的多个波形时，在所述多个波形的总面积中所述第一波形的面积的比率不大于20％。
通过以下(参照附图)对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1A和图1B是用于说明根据本发明的实施例的摄像设备的构造示例和在摄像设备中布置的像素的电路构造示例的图；
图2A和图2B是示出第一实施例的摄像设备的构造示例的平面图和截面图；
图3A和图3B是用于说明氮化硅层中的氯浓度与暗电流之间的关系以及氮化硅层中的SiNx键的比率与用光照射前后的暗输出的改变之间的关系的图；
图4A和图4B是用于说明通过XPS测量获得的束缚能与光电子强度之间的关系的图；
图5A至图5E是用于说明用于分析氮化硅膜的键合状态的五种硅原子键合状态的第一键合类型至第五键合类型的主要示例的图；
图6A和图6B是用于说明通过关于预定的峰位置拟合图4A和图4B而获得的束缚能与强度之间的关系的图；
图7A至图7C是示出第一实施例的摄像设备的制造方法的示例的截面图；
图8A至图8C是示出第一实施例的摄像设备的制造方法的示例的截面图；
图9A至图9C是示出第一实施例的摄像设备的制造方法的示例的截面图；
图10是用于说明氮化硅层的沉积条件的处理气体中的氨/六氯乙硅烷之比与氮化硅层中的SiNx键的比率之间的关系的图；以及
图11是第二实施例的摄像设备的截面图。
具体实施方式
将参照附图说明根据本发明的摄像设备的第一实施例和实际示例。在以下说明和附图中，贯穿多个附图，共同的附图标记表示共同的部分。因此，将通过参照多个附图来说明共同的部分，并且将根据需要省略赋予共同的附图标记的部分的说明。
将参照图1至图10来说明根据本发明的第一实施例的摄像设备的布置及其制造方法。图1A是示出根据本发明的第一实施例的摄像设备1000的构造示例的图。摄像设备1000包括像素区域1和外围电路区域2，在像素区域1中布置有多个像素10，在外围电路区域2中布置有用于例如处理从像素10输出的信号的外围电路。像素区域1和外围电路区域2形成在基板100上。基板100是由硅等制成的半导体基板。参照图1A，用单点划线包围的区域是像素区域1，并且单点划线与双点划线之间的区域是外围电路区域2。可以说外围电路区域2位于像素区域1周围，并且位于像素区域1与基板100的边缘之间。图1A中所示的像素区域1是以二维阵列的形式布置有多个像素10的区域传感器的示例。代替地，像素区域1也能够是在一维方向上阵列有多个像素10的线性传感器。
图1B是示出阵列在像素区域1中的单个像素10的电路构造示例的图。像素10包括光电转换部11、传送元件12、电容元件13、放大元件15、复位元件16和选择元件17。光电转换部11将入射光转换成电信号。在本实施例中，使用形成在基板100上的光电二极管作为光电转换部11。
使用形成在基板100上的晶体管作为放大元件15、复位元件16和选择元件17。在本说明书中，布置在像素10中的这些晶体管将被称为像素晶体管。作为各个像素晶体管，能够使用MISFET(金属-绝缘体-半导体场效应晶体管，Metal-Insulator-SemiconductorField-Effect Transistor)。例如，也能够使用利用氧化硅作为MISFET的栅极绝缘膜的MOSFET(金属-氧化物-半导体场效应晶体管，Metal-Oxide-Semiconductor Field-EffectTransistor)。然而，栅极绝缘膜不限于此，并且也可以是例如氮化硅。栅极绝缘膜还可以是诸如氧化铪的所谓的高k栅极绝缘膜。栅极绝缘膜能够是这些膜的堆叠，并且也能够是诸如氮氧化硅的化合物。
传送元件12具有MOS栅极结构。因此，当传送元件12是栅极时，光电转换部11是源极并且电容元件13是漏极，该结构能够被视为晶体管。因此，光电转换部11、传送元件12和电容元件13能够被称为像素晶体管。
传送元件12将在光电转换部11中生成的信号电荷传送到电容元件13。电容元件13用作使节点14产生与电容和信号电荷的量对应的电压的电荷电压转换元件。放大元件15的栅极经由节点14连接到电容元件13。放大元件15的漏极连接到电源线21，并且放大元件15的源极经由选择元件17连接到输出线22。电容元件13和放大元件15的栅极经由复位元件16连接到电源线21。通过导通复位元件16，节点14的电位被复位到与电源线21的电位对应的电位。此外，通过导通选择元件17，从放大元件15向输出线22输出与节点14的电位对应的信号。像素10的构造不限于图1B中所示的构造，并且仅需要能够根据入射光将由光电转换部11生成的电信号输出到外围电路区域2。
在本实施例中，使用具有n型沟道(反转层)的MOSFET(nMOSFET)作为各个像素晶体管。然而，也可以包括具有p型沟道的pMOSFET。此外，能够包括除MISFET以外的晶体管作为像素晶体管。例如，放大元件15能够是JFET(结型FET)，并且也能够是双极晶体管。
在本说明书的以下说明中，与使用在像素区域1中要处理为信号电荷的电荷作为多数载流子的导电类型匹配的导电类型将被称为第一导电类型，并且与使用要处理为信号电荷的电荷作为少数载流子的导电类型匹配的导电类型将被称为第二导电类型。例如，当使用电子作为信号电荷时，n型是第一导电类型，并且p型是第二导电类型。
再次参照图1A，将说明外围电路区域2。外围电路区域2包括用于对由像素10生成的电信号进行处理的信号处理单元40。外围电路区域2也包括用于将由信号处理单元40处理的信号输出到摄像设备1000的外部的输出单元50以及用于对信号处理单元40和阵列有多个像素10的像素区域1进行控制的控制单元60。信号处理单元40、输出单元50和控制单元60能够被称为外围电路。
在本实施例中，信号处理单元40包括具有多个列放大器的放大电路41、具有多个AD转换器的转换电路42、以及用于选择来自转换电路42的输出并且将所选择的信号输出到输出单元50的水平扫描电路43。信号处理单元40能够进行相关双采样(CDS)处理、并行串行转换处理、模拟数字转换处理等。输出单元50包括电极焊盘和保护电路。控制单元60包括垂直扫描电路61和时序生成电路62。外围电路区域2的构造不限于此，并且仅需要能够适当地处理由像素区域1中的各个像素10生成的电信号并将处理的信号输出到摄像设备1000外部。
外围电路能够通过使用例如如同像素晶体管的MISFET来构造，并且能够由包括nMOSFET和pMOSFET的CMOS(互补MOS)电路来构造。在本说明书中，形成外围电路的晶体管将被称为外围晶体管，并且当指定导电类型时将被称为外围nMOSFET或外围pMOSFET。除了诸如晶体管或二极管的有源元件以外，外围电路还可以包括诸如电阻元件或电容元件的无源元件。
接下来，将参照图2A和图2B说明本实施例的摄像设备1000的结构。图2A和图2B分别是示出像素区域1和外围电路区域2的部分的平面图和截面图。
在图2A中，区域101等同于光电转换部11，区域103等同于电容元件13和用于检测电荷的节点14，并且区域106等同于复位元件16的漏极区域。区域104等同于放大元件15的源极区域，区域105等同于放大元件15的漏极区域，并且区域107等同于选择元件17的源极。区域103也用作复位元件16的源极，并且区域104也用作选择元件17的漏极区域。栅极电极111、120、112和131分别等同于传送元件12的栅极、复位元件16的栅极、放大元件15的栅极以及选择元件17的栅极。区域108和109分别等同于外围nMOSFET或外围pMOSFET的源极/漏极区域。栅极电极121和122等同于外围nMOSFET或外围pMOSFET的栅极。在本实施例中，各个栅极电极由多晶硅(多晶体硅)形成。另外，在本实施例中将栅极电极121和122一体化，但是它们也可以独立于彼此而形成。栅极电极和等同于源极/漏极区域的区域103至109经由埋入在接触孔301、302、303和304中的导电构件311、312、313和314连接到配线(interconnection)(未示出)。
在图2A中，在像素区域1中能够形成像素10的基准接触区域102。基准接触区域102经由配线(未示出)向像素10提供诸如地电位的基准电位。通过在像素区域1中形成多个基准接触区域102，能够在像素区域1中抑制基准电位的变化和拍摄图像中的阴影的发生。
在图2A中，在外围电路区域2中能够形成电阻元件110。电阻元件110是形成在基板100中的杂质区域。通过在该杂质区域的两侧形成触点，能够获得与杂质浓度、触点之间的距离和杂质区域的宽度对应的电阻。在本实施例中，电阻元件110的杂质区域是在具有作为第二导电类型的p型的阱中形成的具有作为第一导电类型的n型的杂质区域。代替地，电阻元件110的杂质区域也可以是在n型阱中形成的p型杂质区域。另外，由n型杂质区域形成的电阻元件和由p型杂质区域形成的电阻元件能够共存。外围电路区域2也可以包括除电阻元件110以外的无源元件(诸如具有由多晶硅制成的MOS结构的电容元件或电阻元件)。
在本实施例中，区域101和103、等同于像素晶体管的源极/漏极区域的区域104、105、106和107、基准接触区域102、以及等同于外围nMOSFET的源极/漏极区域的区域108是n型杂质区域。此外，等同于外围pMOSFET的源极/漏极区域的区域109是p型杂质区域。
图2B是沿图2A中的线A-B截取的截面图。基板100是如上所述的诸如硅的半导体基板。基板100通过元件隔离区域99被划分成多个有源区域。元件隔离区域99能够由通过浅槽隔离(STI)法、选择性氧化(LOCOS)法等形成的元件隔离绝缘体制成。杂质区域形成在各个有源区域中，并且形成半导体元件。因此，作为元件隔离区域，也可以形成用于p-n结隔离的杂质区域(例如，p型杂质区域)。
在基板100的有源区域中形成有具有与各个元件的导电类型对应的导电类型的阱。在像素区域1中形成有p型阱118，并且在外围电路区域2中形成有p型阱129和n型阱130。此外，在图2A中所示的基准接触区域102中形成有具有比p型阱118的杂质浓度高的杂质浓度的p型杂质区域。基准电位经由基准接触区域102从连接到基准接触区域102的配线被供给到阱118。
下面将参照图2B说明像素区域1和外围电路区域2的截面结构。为便于说明，图2B以及图7A至图8C(稍后描述)将像素区域1和外围电路区域2描绘为它们彼此邻接。首先，将说明像素区域1的截面结构。在区域101中形成有形成光电转换部11的n型存储区域115。存储区域115与p型阱118一起形成p-n结，并且用作光电转换部11的光电二极管。在存储区域115与基板100的表面之间形成有用于将光电转换部11形成为钉扎(pinned)光电二极管的p型表面区域119。在区域103中形成有形成电容元件13的杂质区域116。杂质区域116是浮置扩散区域。n型杂质区域117被形成为放大元件15、复位元件16和选择元件17的源极/漏极区域。图2B示出了放大元件15的截面，但是复位元件16和选择元件17也能够具有类似的截面结构。
栅极绝缘膜113和114以及诸如其他像素晶体管的元件的栅极绝缘膜包含氧化硅作为主要材料，并且该氧化硅能够是通过等离子体氮化或热氧氮化形成并包含少量(例如，小于10％)的氮的氧化硅。含氮氧化硅具有比纯氧化硅的介电常数高的介电常数，并且因此能够改善晶体管的驱动性能。然而，栅极绝缘膜的材料不限于此，并且栅极绝缘膜能够是纯氧化硅或氮化硅。如先前描述的，也能够使用诸如氧化铪的高k材料或这些材料的化合物或多层膜。形成在基板100上的栅极绝缘膜113和114上的栅极电极111和112的上表面覆盖有包含氧化硅或氮化硅的绝缘层201和202。
在像素区域1上形成有包括氧化硅层211和氮化硅层212的绝缘膜210。氧化硅层211是包含硅和氧的绝缘层。氮化硅层212是不仅包含硅和氮还包含氯的绝缘层。氮化硅层212还能够包含氧。绝缘膜210在绝缘层201和202介于绝缘膜210与栅极电极111和112之间的情况下覆盖栅极电极111和112的上表面，并且在没有绝缘层201和202的情况下覆盖栅极电极111和112的侧表面。也就是说，氮化硅层212从光电转换部11的上部延伸到放大元件15的上部。氮化硅层212(稍后描述)有利地用于不仅改善光电转换部11的特性，还改善放大元件15的特性。虽然在图2B中未示出，但是绝缘膜210类似地覆盖栅极电极120和131的上表面和侧表面。此外，绝缘膜210覆盖形成光电转换部11的区域101以及等同于像素晶体管的源极/漏极区域的区域103至107。在这种情况下，氮化硅层212的覆盖形成光电转换部11的区域101的该部分的下表面与基板100的表面之间的距离短于像素晶体管的栅极电极的上表面与基板100的表面之间的距离。氮化硅层212与基板100之间的距离越短，氮化硅层212的组成的影响越大。如上所述，能够通过与栅极电极的上表面的比较来相对地限定氮化硅层212与基板100之间的距离。氮化硅层212与基板100之间的距离典型地小于100nm，并且也能够小于50nm或小于25nm。
绝缘膜210是氧化硅层211和氮化硅层212的多层膜。氧化硅层211和氮化硅层212具有彼此接触的界面。在本实施例中，氧化硅层211与栅极电极111、112、120和131的侧表面接触。然而，另一层也可以夹在氧化硅层211与栅极电极111、112、120和131的侧表面之间。此外，氧化硅层211与形成光电转换部11的区域101以及等同于像素晶体管的源极/漏极区域的区域103至107接触，并且与基板100形成界面，但是另一层也可以插置在氧化硅层211与基板100之间。
作为包括氧化硅层211的多层膜的相对于波长为633nm的光具有约1.4至1.5的折射率的绝缘膜210和相对于同一光具有约1.9至2.1的折射率的氮化硅层212覆盖形成光电转换部11的区域101。因此，绝缘膜210能够用作抵抗要入射在光电转换部11上的光的抗反射层。为了获得有利的抗反射特性，氮化硅层212的厚度能够等于或大于氧化硅层211的厚度。此外，氮化硅层212的厚度能够大于氧化硅层211的厚度。
在绝缘膜210上形成有保护膜240以便覆盖绝缘膜210。保护膜240能够是诸如氧化硅和氮化硅的绝缘体的单层膜或多层膜。在保护膜240上形成有氧化硅层221以便覆盖保护膜240。在氧化硅层221上形成有绝缘膜230以便覆盖氧化硅层221。绝缘膜230能够是诸如BPSG、BSG或PSG的硅酸盐玻璃或者氧化硅。绝缘膜230的上表面能够是实际上不反映下层表面的凹凸的平坦表面。
接触孔301和303被形成为延伸穿过绝缘膜230、氧化硅层221、保护膜240和绝缘膜210。用于将配线(未示出)和像素晶体管电连接的导电构件311和313形成在接触孔301和303中。在图2A中所示的布置中，导电构件311连接到等同于像素晶体管的源极/漏极区域的区域103至107以及基准接触区域102，并且导电构件313连接到栅极电极111、112、120和131。导电构件311和313是主要由诸如钨的金属制成的接触插塞。
下面将说明绝缘膜210的氮化硅层212中包含的氯的浓度以及硅的键合状态。本发明人通过实验发现，摄像设备的特性根据氮化硅层212中包含的氯的浓度而改变。更具体地，由于含氯的氮化硅层212覆盖区域101，因此氮化硅层212中包含的氢或氯使光电转换部11的悬空键终止，并且这使得能够减小摄像设备1000的暗电流。氮化硅层212也相对于覆盖有氮化硅层212的放大元件15减少了晶体管的沟道的界面态。这能够改善放大元件15的噪声特性。
将参照图3A说明氮化硅层212中的氯浓度与暗电流之间的关系。在图3A中，横坐标表示氮化硅层212中的氯浓度，并且纵坐标表示暗电流的值。纵坐标上的值被标准化，使得当氯浓度为0atomic％(原子％，原子百分比)时暗电流的值为1。图3A揭示出，随着氮化硅层212中的氯浓度增加，光电转换部11的暗电流减小。因此，当与氮化硅层212不包含氯的情况相比时，通过向氮化硅层212添加氯能够降低暗电流的水平。因此，在本实施例中，氮化硅层212包含氯。当氮化硅层212显着包含氯时，氯浓度典型地为0.1atomic％或更大，并且更典型地为0.3atomic％或更大。氮化硅层212中的氯浓度也可以小于1atomic％。为了减小暗电流，氮化硅层212中的氯浓度能够为1atomic％或更大，2atomic％或更大，以及3atomic％或更大。如果氮化硅层212中的氯浓度非常高，则稳定性和透射率降低。因此，氮化硅层212中的氯浓度能够为10atomic％或更小，并且也能够为6atomic％或更小。尤其当氯浓度高于3atomic％时，波长为450nm处的入射光的光吸收系数(k值)增加。因此，氯浓度能够为3atomic％或更小。
另外，本发明人通过实验发现，摄像设备的特性根据绝缘膜210的氮化硅层212中包含的硅的键合状态而改变。与一个、两个或三个氮原子(N原子)连接并且不与氧原子(O原子)连接的硅原子(Si原子)被称为SiNx键合。当氮化硅层212中包含的硅原子的SiNx键的比率增加时，氮化硅层212中的悬空键的比率增加。在以下说明中，覆盖区域101的氮化硅层212用作电荷捕获层，并且吸收由入射光产生的光电子。光电子的这种吸收使氮化硅层212的已接收前往光电转换部11的光的区域劣化，并且摄像设备1000的输出特性在此之后的摄像期间改变。
图3B是用于说明氮化硅层212中的SiNx键的比率与用光照射前后的暗输出的改变量之间的关系的图。在图3B中，横坐标表示SiNx键的比率，纵坐标表示通过从用光照射后的暗输出(电流值)减去用光照射前的暗输出(电流值)而获得的值。纵坐标上的值被标准化，使得当SiNx键的比率为25％时改变量为1。圆形标绘表示红色像素的暗输出的改变量(即，用于检测红色光的像素；这也适用于其他颜色)，三角形标绘表示绿色像素的暗输出的改变量，并且方形标绘表示蓝色像素的暗输出的改变量。图3B示出了与SiNx键的比率高于20％的情况相比，当SiNx键的比率为20％或更小时，暗输出的改变量大幅减小。更具体地，假设当SiNx键的比率为25％时暗电流的改变量为1，则当SiNx键的比率为0％(包含端值)至20％(包含端值)时暗电流的改变量几乎为0。因此，在本实施例中，SiNx键的比率被设置为0％(包含端值)至20％(包含端值)。
XPS(X射线光电子光谱法，X-ray Photoelectron Spectroscopy)能够被用来测量硅原子的键合状态。XPS是从由软X射线照射发射的光电子的动能分布获得关于样品的表面的元素的类型、存在量和化学状态的知识的方法。在XPS中，通过对光电子的动能分布进行分析获知用X射线照射的样品表面的束缚能，因此能够根据对元素固有的束缚能识别样品表面的元素。
图4A是用于说明通过由XPS(窄扫描模式)相对于Si2p轨道对在不同条件下沉积的氮化硅膜(样品1和样品2)进行分析而获得的束缚能的强度分布的曲线图。在图4A中，横坐标表示束缚能，并且纵坐标表示强度。图4B是以放大的比例示出图4A的一部分的曲线图。
样品1和样品2的束缚能峰位置的比较揭示出，样品1的束缚能峰位置为约101.55eV，并且样品2的束缚能峰位置为约101.65eV。为了根据该结果来分析硅原子的键合状态，通过针对氮化硅膜的五种典型类型的峰进行峰分离。更具体地，为了分析氮化硅膜的键合状态，针对以下五种类型通过最小二乘法进行拟合，并且比较面积比。图5A至图5E是代表五种键合类型的主要示例的图，并且各自仅示出了中心的硅原子的键合手柄(bondinghand)。键合类型的示例不限于图5A至图5E中所示的那些。
·第一键合类型：仅与其他硅原子键合的硅原子。
束缚能峰位置为约99.4eV。图5A示出了第一键合类型的主要示例。在该示例中，硅原子键合到硅原子的四个手柄。
·第二键合类型：与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子(上述的SiNx键合)。
束缚能峰位置为约101.0eV。图5B示出了第二键合类型的主要示例。在左侧的示例中，氮原子键合到硅原子的三个手柄，并且硅原子、碳原子、氟原子、氯原子、氢原子或悬空键键合到剩余的一个手柄。在中央的示例中，氮原子键合到硅原子的两个手柄，并且硅原子、碳原子、氟原子、氯原子、氢原子或悬空键键合到剩余的两个手柄中的各个。要连接到剩余的两个手柄的元素能够相同或不同。例如，硅原子能够连接到一个手柄，并且碳原子能够连接到另一个手柄。这也适用于要在下面呈现的其他键合示例。在右侧的示例中，氮原子键合到硅原子的一个手柄，并且硅原子、碳原子、氟原子、氯原子、氢原子或悬空键键合到剩余的三个手柄中的各个。
·第三键合类型：与四个氮原子键合的硅原子。
束缚能峰位置为约101.8eV。图5C示出了第三键合类型的主要示例。在该示例中，氮原子键合到硅原子的四个手柄。
·第四键合类型：与至少一个氧原子和至少一个氮原子键合的硅原子。
束缚能峰位置为约102.7eV。图5D示出了第四键合类型的主要示例。在该示例中，氮原子键合到硅原子的一个手柄，氧原子键合到另一个手柄，并且硅原子、碳原子、氟原子、氯原子、氢原子或悬空键键合到剩余的两个手柄中的各个。
·第五键合类型：与四个氧原子键合的硅原子。
束缚能峰位置为约103.6eV。图5E示出了第五键合类型的主要示例。在该示例中，氧原子键合到硅原子的四个手柄。
参照图6A和图6B，图例1至图例5分别代表第一键合类型至第五键合类型。这些峰位置的值是典型示例，并且能够稍向前或向后移位。例如，具有高于100.5eV且低于101.4eV的束缚能峰位置的硅原子能够被视为第二键合类型。此外，要在峰分离中使用的束缚能的数量不限于5。如果存在认为依据氮化硅膜的另一种键合，则能够将与该另一种键合对应的束缚能添加到拟合中。键合状态与对应的束缚能之间的关系也能够是公知的关系。在本实施例中，在氮化硅层212中包含的硅原子中，当通过X射线光电子光谱法测量时具有高于100.5eV且低于101.4eV的束缚能峰位置的硅原子的比率为20％或更小。这使得能够将SiNx键的比率降低至20％或更小，并且将暗电流改变量减小至几乎0。
图6A示出了通过上述的拟合方法针对样品1推导出的结果。图6A表明第二键合类型的硅原子占整体的约24％的面积比。该结果示出了SiNx键的比率为样品1的氮化硅膜中包含的硅原子的约24％。图6B示出了通过上述的拟合方法针对样品2推导出的结果。图6B揭示出，当拟合具有不同的束缚能峰位置的多个波形时，在多个波形的总面积中与第二键合类型的硅原子对应的波形的比率为约16％。该结果示出了SiNx键的比率为样品2的氮化硅膜中包含的硅原子的约16％。说明了XPS作为测量硅原子的键合状态的方法，但是该方法不限于XPS，并且也可以通过等效的测量方法来测量硅原子的键合状态。
下面将说明外围电路区域2的截面结构。在等同于外围nMOSFET的源极/漏极区域的区域108中形成有n型杂质区域125、n型杂质区域126和硅化物层134。杂质区域125具有比杂质区域126的杂质浓度高的杂质浓度。硅化物层134覆盖杂质区域125。在等同于外围pMOSFET的源极/漏极区域的区域109中形成有p型杂质区域127、p型杂质区域128和硅化物层135。杂质区域127具有比杂质区域128的杂质浓度高的杂质浓度。硅化物层135覆盖杂质区域127。因此，外围晶体管通过重掺杂的杂质区域125和127和轻掺杂的杂质区域126和128而具有LDD(轻掺杂漏极，Lightly Doped Drain)结构。
栅极电极121和122形成在基板100上的栅极绝缘膜123和124上。在本实施例中，如同像素10的像素晶体管，栅极绝缘膜包含氧化硅作为主要材料，并且该氧化硅通过等离子体氮化或热氧氮化形成并包含少量(例如，小于10％)的氮。外围晶体管的栅极绝缘膜123和124的厚度能够等于或小于像素晶体管的栅极绝缘膜113和114的厚度。例如，栅极绝缘膜113和114的厚度能够是5.0nm(包含端值)至10nm(包含端值)，并且栅极绝缘膜123和124的厚度能够是1.0nm(包含端值)至5.0nm(包含端值)。通过使像素晶体管的栅极绝缘膜的厚度和外围晶体管的栅极绝缘膜的厚度彼此不同，能够同时改善像素晶体管的击穿电压和外围晶体管的驱动速度。形成栅极电极121和122的部分的硅化物层132和133形成在栅极电极121和122的上表面上。因此，外围晶体管能够具有形成有硅化物层132、133、134和135的SALICIDE(自对准硅化物，Self ALIgned siliCIDE)结构。作为用于形成硅化物层的金属组分，能够使用例如钛、镍、钴、钨、钼、钽、铬、钯或铂。
侧壁215覆盖外围晶体管的栅极电极121和122的侧表面。侧壁215也覆盖区域108和109中的轻掺杂的杂质区域126和128。在本实施例中，侧壁215具有包括氧化硅层213和氮化硅层214的多层结构。氧化硅层213位于氮化硅层214与栅极电极121和122之间以及位于氮化硅层214与区域108和109之间。氧化硅层213和氮化硅层214具有彼此接触的界面。
在外围电路区域2上形成有包括氧化硅层221和氮化硅层222(第二氮化硅层)的绝缘膜220。在本实施例中，绝缘膜220是氧化硅层221和氮化硅层222的多层膜。氧化硅层221和氮化硅层222具有彼此接触的界面。然而，绝缘膜220也可以是氮化硅层222的单层膜。氧化硅层221位于氮化硅层214与氮化硅层222之间。氮化硅层214和氧化硅层221具有彼此接触的界面。也就是说，侧壁215和绝缘膜220具有彼此接触的界面。此外，绝缘膜220覆盖区域108和109中的硅化物层134和135。绝缘膜220和区域108和109中的硅化物层134和135具有彼此接触的界面。在本实施例中形成有硅化物层134和135，但并不总是必须形成硅化物层134和135。在这种情况下，绝缘膜220覆盖重掺杂的杂质区域125和127。绝缘膜220和重掺杂的杂质区域125和127具有彼此接触的界面。如在像素区域1中，绝缘膜230形成在绝缘膜220上。接触孔302和304被形成为延伸穿过绝缘膜230和包括氧化硅层221和氮化硅层222的绝缘膜220。用于将配线(未示出)与作为外围晶体管的源极/漏极区域的区域108以及栅极电极121和122电连接的导电构件312和314形成在接触孔302和304中。如同导电构件311和313，导电构件312和314是主要由诸如钨的金属制成的接触插塞。
在绝缘膜230上形成有包括要连接到导电构件311、312、313和314的配线的布线图案(未示出)。作为该布线图案，多个布线图案能够在层间介电膜插置在它们之间的情况下堆叠。布线图案能够由诸如铝或铜的金属制成。另外，在基板100的光入射的光接收表面的一侧上能够形成有滤色器(未示出)和微透镜(未示出)。这些部分能够通过使用现有技术来形成，因此将省略其说明。摄像设备1000容纳在封装等中，并且能够构造诸如包含该封装的设备或信息终端的摄像系统。
接下来，下面将参照图7A至图9C说明摄像设备1000的制造方法。图7A至图9C是摄像设备1000的各制造步骤的截面图。首先，如图7A中所示，形成像素晶体管和外围晶体管。在形成像素晶体管和外围晶体管的该步骤中，通过使用STI法或LOCOS法在基板100上形成元件隔离区域99。基板100能够是从硅锭切出的硅晶片或通过在硅晶片上外延生长单晶硅层而获得的晶片。在形成元件隔离区域99之后，形成第二导电类型(p型)阱118和129以及第一导电类型(n型)阱130。
在形成阱118、129和130之后，形成栅极绝缘膜113、114、123和124。在栅极绝缘膜113、114、123和124上沉积多晶硅。能够同时在像素区域1和外围电路区域2中形成栅极绝缘膜113、114、123和124。如先前描述的，也可以通过使用不同的步骤来形成这些栅极绝缘膜，以在像素区域1和外围电路区域2中获得不同的膜厚度。然后，根据对应晶体管的导电类型，在多晶硅的各个预期栅极电极形成部分中通过使用离子注入等注入杂质。在进行该杂质注入之后，在多晶硅的用作栅极电极111、112、121和122的部分上形成作为硬掩模的绝缘层201、202、203和204。之后，通过使用绝缘层201、202、203和204作为掩模蚀刻开口部分中的多晶硅。在该步骤中，形成n型栅极电极111、112和121以及p型栅极电极122。
随后，形成n型存储区域115和p型表面区域119。此外，形成区域103的杂质区域116以及具有单漏极结构并用作像素晶体管的源极/漏极区域的n型杂质区域117。此外，形成具有外围晶体管的LDD结构的轻掺杂的n型杂质区域126和轻掺杂的p型杂质区域128。当形成像素10的杂质区域116和117时，剂量能够是5×1012至5×1014(ions/cm2，离子每平方厘米)，并且也能够是1×1013到1×1014(ions/cm2)。此外，当形成形成LDD结构的轻掺杂的杂质区域126和128时，剂量能够是5×1012至5×1014(ions/cm2)，并且也能够是1×1013至1×1014(ions/cm2)。因此，能够并行进行杂质区域116和117以及杂质区域126的杂质注入。此外，用于存储区域115、杂质区域116、117、126和128以及表面区域119的杂质注入的顺序能够是任何顺序。
然后，如图7B中所示，形成包括氧化硅层211和氮化硅层212的绝缘膜210。绝缘膜210覆盖栅极电极111、112、121和122的上表面和侧表面、用作像素晶体管和外围晶体管的源极/漏极区域的区域103、104、105、108和109、以及区域101。在图7A中所示的步骤中在源极/漏极区域中形成杂质区域116、117、126和128，因此绝缘膜210覆盖杂质区域116、117、126和128。
绝缘膜210是氧化硅层211和氮化硅层212的多层膜，并且氧化硅层211和氮化硅层212被形成为彼此接触。形成绝缘膜210的步骤包括形成氧化硅层211的步骤和形成氮化硅层212的步骤。如先前描述的，绝缘膜210被用作抗反射层，因此绝缘膜210至少覆盖用作光电转换部11的区域101，并且氮化硅层212的厚度能够等于或大于氧化硅层211的厚度，以获得良好的抗反射特性。例如，氧化硅层211的厚度能够是5nm(包含端值)至20nm(包含端值)，并且氮化硅层212的厚度能够是20nm(包含端值)至100nm(包含端值)。
在本实施例中，通过使用CVD(化学气相沉积)来形成氧化硅层211和氮化硅层212。例如，通过使用LPCVD(低压CVD)作为热CVD来形成氧化硅层211，在所述热CVD中，包含诸如TEOS的源气体的处理气体的压力(沉积压力)被设置在20Pa(包含端值)至200Pa(包含端值)。在该方法中，沉积温度(基板温度)能够是500℃(包含端值)至800℃(包含端值)。处理气体意指至少包含源气体并且包含根据需要添加的载气的沉积室中的全部气体。作为载气，例如能够使用诸如氦气或氩气的稀有气体或者氮气。沉积压力意指沉积室中的处理气体的压力(总压)。
例如通过使用包含氨(NH3)和六氯乙硅烷(HCD)的处理气体作为源气体通过LPCVD来形成氮化硅层212。在这种情况下，处理气体的压力(沉积压力)能够是20Pa(包含端值)至200Pa(包含端值)，并且沉积温度(基板温度)能够是500℃(包含端值)至800℃(包含端值)。氨是含氮气体的一个示例，因此也可以使用另一含氮气体。
如先前描述的，为了减小暗电流及其输出改变，要用作抗反射膜的氮化硅层212优选包含氯，并且氮化硅层212中的硅原子的SiNx键的比率优选为20％或更小。下面将说明如上所述的氮化硅层212的形成方法。
图10是用于说明要在氮化硅层212的形成中使用的处理气体中的氨(NH3)/六氯乙硅烷(HCD)之比与氮化硅层212中的SiNx键的比率之间的关系的曲线图。在图10中，横坐标表示氨/六氯乙硅烷之比，纵坐标表示SiNx键的比率。从图10中能够看出，当氨/六氯乙硅烷之比为60或更大时，SiNx键的比率为20％。因此，为了将氮化硅层212中的SiNx键的比率降低至20％或更小，将氨(NH3)/六氯乙硅烷(HCD)之比优选地增加至60或更大。该比的上限不受限定，并且能够是例如小于120。为了将氨/六氯乙硅烷之比增加至60或更大，能够采用例如以下的沉积条件。
沉积温度：550℃至650℃
HCD：10sccm至40sccm
NH3：1000sccm至3000sccm
沉积压力：20Pa至30Pa
在上述的示例中使用氨作为含氮气体。一般而言，当处理气体中的含氮气体/六氯乙硅烷之比为60或更大时，SiNx键的比率为20％。
通过增加/减小处理气体中的HCD和NH3的流速能够改变SiNx键的比率。代替增加/减小HCD和NH3的流速，通过增加要键合到氧原子的硅原子，能够减小SiNx键的比率。更具体地，能够进一步向用于形成氮化硅层212的处理气体添加含氧气体。通过使用含六氯乙硅烷的处理气体形成氮化硅膜并且使用含氧气体对该氮化硅膜进行退火，也能够形成氮化硅层212。像这样的退火能够减小硅原子的比率。
如在日本特开2013-84693号公报中所公开的，通过使用在源气体中包含六氯乙硅烷(HCD)和氨(NH3)的处理气体形成的氮化硅层212除了硅、氮和氯以外，还包含大量的氢。因此，氮化硅层212能够用作用于终止像素晶体管的悬空键的氢供给源。此外，至少在形成氮化硅层212时，氮化硅层212中的氯的组成比能够低于硅、氮和氢中的各个的组成比。换句话说，氮化硅层212中的氢的组成比能够高于氮化硅层212中的氯的组成比。氮化硅层212中的氢的组成比能够高于或低于氮化硅层212中的硅和氮中的各个的组成比。由于氢是轻元素，因此在考虑氮化硅层212的化学计量组成时不需要包括氮化硅层212中的氢。
在形成绝缘膜210之后，在外围晶体管的栅极电极121和122的侧表面上形成侧壁215。首先，如图7B中所示，通过使用光致抗蚀剂等在绝缘膜210上形成掩模图案410。形成掩模图案410以覆盖用作像素区域1中的光电转换部11的区域101的至少一部分。由于掩模图案410覆盖区域101的至少一部分，因此SiNx键的比率为20％或更小并且包含氯的氮化硅层212保留在区域101的至少一部分上。在本实施例中，掩模图案410覆盖包括区域101、103、104和105的像素区域1，并且在外围电路区域2中具有开口。然后，蚀刻(回蚀刻)掩模图案410的开口中的绝缘膜210。通过在该蚀刻之后去除掩模图案410，形成图7C中所示的覆盖外围晶体管的栅极电极121和122的侧表面的侧壁215。侧壁215能够是氧化硅层213和氮化硅层214(第三氮化硅层)的堆叠。氧化硅层213是绝缘膜210的氧化硅层211的一部分，并且氮化硅层214是绝缘膜210的氮化硅层212的一部分。因此，氮化硅层212和氮化硅层214在SiNx键的比率以及氯浓度方面是相等的。
用于形成侧壁215的蚀刻使区域108的要形成杂质区域125和127的区域暴露。此外，在该蚀刻步骤中，使图2A中所示的电阻元件110的预期形成区域暴露。
在用于形成侧壁215的蚀刻期间，因为掩模图案410覆盖区域101，所以绝缘膜210的位于区域101上方的部分保留。由于这抑制了对光电转换部11的蚀刻损坏，因此能够减少在光电转换部11中产生的噪声。另外，由于掩模图案410覆盖栅极电极111和112以及区域103和104，因此像素晶体管的沟道区域141和142以及形成在源极/漏极区域上的绝缘膜210保留。这抑制了对像素晶体管的蚀刻损坏，并且使得能够减少在像素晶体管中产生的噪声。
在用于形成侧壁215的蚀刻使区域108的要形成杂质区域125和127的区域暴露之后，沿着侧壁215的侧表面形成自对准的重掺杂的杂质区域125和127。形成覆盖像素区域1和外围pMOSFET的掩模图案，并且通过使用掩模图案、栅极电极121以及侧壁215作为掩模通过离子注入等注入n型杂质。因此，形成外围nMOSFET的杂质区域125。此外，形成覆盖像素区域1和外围nMOSFET的掩模图案，并且通过使用掩模图案、栅极电极122以及侧壁215作为掩模通过使用离子注入等注入p型杂质。因此，形成外围pMOSFET的杂质区域127。杂质区域125和127的形成顺序是任意顺序。当形成形成LDD结构的重掺杂的杂质区域125和127时，剂量能够是5×1014至5×1016(ions/cm2)，并且也能够是1×1015至1×1016(ions/cm2)。形成杂质区域125和127时的剂量高于形成上述的杂质区域126和128时的剂量。结果，杂质区域125和127中的杂质浓度变得高于杂质区域126和128中的杂质浓度。
当形成杂质区域125和127中的至少一个时，也可以同时将杂质注入到电阻元件110的预期形成区域中。因此，形成作为扩散电阻的电阻元件110。由形成杂质区域126和128时的剂量获得的杂质浓度是低的，因此电阻元件110的电阻值可以不降低到实用范围。另一方面，形成杂质区域125和127时的剂量能够形成具有实用电阻值的电阻元件110的杂质区域。因此，通过用于形成侧壁215的蚀刻使电阻元件110的预期形成区域暴露，并且在将杂质注入到杂质区域125或127中的同时形成电阻元件110的杂质区域。
在形成外围晶体管的LDD结构之后，如图8A中所示，形成保护膜240以覆盖像素区域1和外围电路区域2。保护膜240通过使用氧化硅等形成，并且具有约30nm(包含端值)至130nm(包含端值)的厚度。在形成保护膜240之后，通过使用光致抗蚀剂等形成覆盖像素区域1的掩模图案420。在形成掩模图案420之后，蚀刻掩模图案420的开口中的保护膜240。该蚀刻去除保护膜240的位于区域108和109上方以及位于栅极电极121和122上方的部分。在该步骤中，保护膜240的位于像素区域1和电阻元件110上方的部分被留下。在蚀刻保护膜240之后，去除覆盖栅极电极121和122的上表面的绝缘层203和204。绝缘层203和204的该蚀刻能够与保护膜240的蚀刻同时进行，并且也能够与其分开进行。在蚀刻保护膜240以及绝缘层203和204之后，去除掩模图案420。
然后，如图8B中所示，通过使用溅射、CVD等形成金属膜250以覆盖基板100。金属膜250被形成为与区域108和109以及栅极电极121和122的上表面接触，并且包含使区域108和109以及栅极电极121和122的上表面硅化的金属。此外，金属膜250在未被硅化的像素区域1和电阻元件110上与保护膜240接触。金属膜250也可以具有包括用于硅化的金属和用于抑制金属氧化的金属化合物的多层结构。例如，金属膜250也可以是包含钴和用于抑制钴的氧化的氮化钛的多层膜。
在形成金属膜250之后，通过将基板100加热至约500℃，使金属膜250和与金属膜250接触的区域108和109及栅极电极121和122彼此反应。因此，形成单硅化物状态的硅化物层132、133、134和135。之后，去除保护膜240和位于侧壁215上的未反应的金属膜250。当在金属膜250中形成有用于抑制金属氧化的金属化合物的层时，也去除该金属化合物层。在去除未反应的金属膜250之后，通过将基板100加热至比在第一硅化中使用的温度高的约800℃，硅化物层132、133、134和135从单硅化物状态改变为二硅化物状态。在本实施例中在不同的温度下进行两次加热，但是也可以通过进行一次加热来形成硅化物层132、133、134和135。能够依据例如用于形成硅化物的金属的类型根据需要来选择硅化条件。
在硅化步骤中保护膜240保留在其上的像素区域1和电阻元件110中，金属膜250不与基板100和栅极电极接触，因此不形成硅化物层。因此保护膜240用作硅化物阻挡。由于硅化物层能够在像素区域1中引起噪声，因此在硅化期间用保护膜240覆盖像素区域1。特别是，不对作为光电转换部11的区域101、作为用于检测电荷的节点14的区域103以及作为放大元件15的源极/漏极区域的区域104和105进行硅化。因为电阻值可能变得太小，所以电阻元件110也被保护膜240保护。在形成硅化物层132、133、134和135之后，能够去除保护膜240。然而，并不总是必须去除保护膜240以避免对像素区域1的不必要的损坏。在本实施例中，如图8C中所示，保护膜240被留下。
如图9A中所示，在硅化物层132、133、134和135的形成之后，形成包括氧化硅层221和氮化硅层222的绝缘膜220。绝缘膜220覆盖栅极电极111、112、121和122的上表面、侧壁215、用作像素晶体管和外围晶体管的源极/漏极区域的区域103、104、105、108和109、以及区域101。
绝缘膜220是氧化硅层221和氮化硅层222的多层膜。氧化硅层221和氮化硅层222被形成为彼此接触。形成绝缘膜220的步骤包括形成氧化硅层221的步骤和形成氮化硅层222的步骤。氮化硅层222的厚度能够等于或大于氧化硅层221的厚度。氮化硅层222的厚度能够是氧化硅层221的厚度的两倍或更多。例如，氧化硅层221的厚度能够是10nm(包含端值)至30nm(包含端值)，并且氮化硅层222的厚度能够是20nm(包含端值)至100nm(包含端值)。
通过使用SA-CVD(亚大气CVD)作为热CVD来形成氧化硅层211，在所述热CVD中，包含诸如TEOS的源气体的处理气体的压力(沉积压力)被设置在200Pa(包含端值)至600Pa(包含端值)。在该处理中，沉积温度(基板温度)能够是400℃(包含端值)至500℃(包含端值)。因此，氧化硅层211和氧化硅层221二者都能够通过使用热CVD形成。
通过使用包含例如氨(NH3)和六氯乙硅烷(HCD)作为源气体的处理气体通过LPCVD来形成氮化硅层222。在该处理中，处理气体的压力(沉积压力)为20Pa(包含端值)至200Pa(包含端值)，并且沉积温度(基板温度)为500℃(包含端值)至800℃(包含端值)。
氮化硅层222也能够用作用于将氯稳定地供给到外围晶体管的氯供给源。厚的氮化硅层222能够包含大量的氯，并且薄的氧化硅层221能够适当地渗透氯。另外，如上所述通过使用在源气体中包含六氯乙硅烷(HCD)和氨(NH3)的处理气体而形成的氮化硅层222包含大量的氢。这使得能够形成具有良好的噪声特性的外围晶体管。
在形成绝缘膜220之后，如图9A中所示，通过使用光致抗蚀剂等形成掩模图案430以覆盖绝缘膜220的位于外围电路区域2中的部分。然后，经由掩模图案430的开口将氮化硅层212的位于像素区域1中的部分蚀刻掉。氮化硅层212的要去除的部分包括氮化硅层212的位于光电转换部11、传送元件12、电容元件13、放大元件15、复位元件16和选择元件17上方的部分。在该处理中，氧化硅层221能够用作在蚀刻掉覆盖像素区域1的氮化硅层222时的蚀刻阻止件。氧化硅层221也能够用作用于保护像素区域1免受蚀刻损坏的保护层。至少位于像素区域1的光电转换部11上的氮化硅层222被去除。
然后，形成绝缘膜230以覆盖像素区域1和外围电路区域2。绝缘膜230例如是通过诸如HDP(高密度等离子体，High Density Plasma)CVD的等离子体CVD沉积的氧化硅的单层膜。绝缘膜230能够由诸如BPSG膜、BSG膜或PSG膜的任意材料形成。绝缘膜230不限于单层膜，并且也可以是多层膜。
随后，如图9B中所示，使绝缘膜230的表面平坦化。作为平坦化的方法，能够使用例如CMP(化学机械抛光)法、回流法或回蚀法。也可以组合这些方法。平坦化前的绝缘膜230的厚度能够是例如200nm(包含端值)至1700nm(包含端值)。在本实施例中，通过上述的步骤去除氮化硅层222的位于像素区域1上方的部分，因此绝缘膜230下方的像素区域1与外围电路区域2之间的高度差是小的。因此，平坦化后的绝缘膜230的厚度能够减小至1000nm或更小。例如，绝缘膜230的厚度也可以是450nm(包含端值)至850nm(包含端值)。通过减小绝缘膜230的厚度，能够降低接触插塞的电阻并提高灵敏度。平坦化后的绝缘膜230的厚度能够大于绝缘膜210的厚度和绝缘膜220的厚度。
在绝缘膜230的平坦化之后，形成用于将像素晶体管和外围晶体管电连接到配线的导电构件311、312、313和314。首先，在像素区域1中，使用光致抗蚀剂等经由掩模图案的开口通过各向异性干法蚀刻并覆盖绝缘膜230，在绝缘膜230中形成孔，从而形成用于形成导电构件311的接触孔301。当形成接触孔301时，绝缘膜210的氮化硅层212能够用作像素区域1中的蚀刻阻止件。接触孔301被形成为延伸穿过绝缘膜230、氧化硅层221、保护膜240、氮化硅层212和氧化硅层211。接触孔301使电容元件13、放大元件15、复位元件16和选择元件17的源极/漏极区域以及基准接触区域102暴露。
与接触孔301的形成并行地，形成用于使电容元件13、放大元件15、复位元件16和选择元件17的栅极电极暴露的接触孔303。用于形成导电构件313的接触孔303延伸穿过绝缘膜230、氧化硅层221、保护膜240、氮化硅层212和氧化硅层211。此外，用于形成导电构件313的接触孔延伸穿过绝缘层201和202。为了减小接触插塞的接触电阻，能够经由接触孔将杂质注入到基板100的杂质区域和栅极电极中。
在接触孔301的形成之前，如上所述去除位于像素区域1上方的氮化硅层222。因此，在氮化硅层212上方不存在要用作蚀刻阻止件的氮化硅层。因此，当形成接触孔301时，能够抑制除氮化硅层212以外的氮化硅层妨碍接触孔301的形成。
然后，如图9C中所示，通过使用覆盖绝缘膜230并且在接触孔302和304的预期形成区域中具有开口的掩模图案440，在外围电路区域2中通过各向异性干法蚀刻在绝缘膜230中形成孔。因此，形成用于形成导电构件312和314的接触孔302和304。当形成接触孔302时，能够使用绝缘膜220的氮化硅层222作为外围电路区域2中的蚀刻阻止件。接触孔302和304被形成为延伸穿过绝缘膜230、氮化硅层222和氧化硅层221。接触孔302使位于作为外围晶体管的源极/漏极区域的区域108和109中的硅化物层134和135暴露。与接触孔302的形成并行地，形成用于形成导电构件314并使栅极电极121和122的硅化物层132和133暴露的接触孔304。
在形成接触孔301、302、303和304之后，通过在接触孔301、302、303和304中填充诸如金属的导体来形成用作接触插塞的导电构件311、312、313和314。能够一次将导电构件填充在接触孔301、302、303和304中。
在像素区域1中形成接触孔301和303并填充导电构件311和313的步骤和在外围电路区域2中形成接触孔302和304并填充导电构件312和314的步骤也可以是不同的步骤。通过在像素区域1和外围电路区域2中进行不同的接触插塞形成步骤，能够抑制包含在硅化物层132、133、134和135中的金属经由接触孔301和303污染像素区域1中的杂质区域。能够首先在像素区域1或外围电路区域2中进行通过导电构件的填充而形成接触孔并形成接触插塞。
通过上述的步骤获得图2A和图2B中所示的结构。之后，通过形成布线图案、滤色器、微透镜等来完成摄像设备1000。也能够在外围晶体管被绝缘膜220覆盖的情况下添加用于促进对像素晶体管和外围晶体管的氢供应的氢退火处理。氢退火处理意指通过在氢气氛中加热基板100来用氢终止基板100的表面。在导电构件311、312、313和314的形成之后，也能够在形成布线图案之后进行氢退火处理。
以上说明了本发明的第一实施例，但是本发明当然不限于第一实施例，并且在不脱离本发明的精神和范围的情况下，能够根据需要进行上述的第一实施例的改变和组合。例如，在上述的第一实施例中，通过将摄像设备作为半导体设备的示例来说明本发明。然而，本发明不仅适用于摄像设备，还适用于包括绝缘栅场效应晶体管的任何半导体设备，诸如运算设备、存储设备、控制设备、信号处理设备、检测设备或显示设备。
作为根据上述的第一实施例的摄像设备的应用示例，下面将说明包括摄像设备1000的装置。该装置的概念不仅包括将主要用于摄像的诸如照相机的电子装置，还包括辅助具有摄像功能的装置，例如，诸如个人计算机或便携式终端的电子装置，或诸如汽车、船舶或飞机的运输装置。通过在运输装置中使用根据本发明的实施例的摄像设备1000，能够减少针对诸如太阳光的强光的特性改变。因此，当设计、制造和销售运输装置时，采用根据本发明实施例的摄像设备的安装在增加运输装置的价值方面是有效的。包括示例为上述的第一实施例的根据本发明的摄像设备1000的装置包括用于基于来自摄像设备1000的输出信号来处理信息的处理单元。该处理单元能够包括用于将数字数据处理为图像数据的处理器。处理器能够基于来自摄像设备1000中的具有焦点检测功能的像素的信号来计算散焦量，并且基于散焦量进行用于控制摄像透镜的焦点调整的处理。能够将用于生成上述的图像数据的A/D转换器安装在基板100上。作为选择，能够将包括A/D转换器的基板堆叠在基板100上，并且将该堆叠用作摄像设备1000。A/D转换器也可以与摄像设备1000分开。在包括摄像设备1000的装置中，能够将从摄像设备1000获得的数据显示在装置中包括的显示设备上或者存储在装置中包括的存储设备中。此外，在包括摄像设备1000的装置中，能够基于从摄像设备1000获得的数据来驱动装置中包括的诸如电机的机械设备。
下面将参照图11说明本发明的第二实施例的制造方法。第二实施例与第一实施例的不同之处在于使用波导以增加要入射在光电转换部11上的光，在其他方面与第一实施例共同。在第二实施例中，氮化硅层222留在光电转换部11上，并且使用氮化硅层223作为用于形成波导的蚀刻阻止膜。
在绝缘膜220的形成之后，通过使用光致抗蚀剂等形成掩模图案，以覆盖绝缘膜220的位于像素区域1中的部分以及绝缘膜220的位于外围电路区域2中的部分。然后，经由掩模图案的开口将氮化硅层212的形成在像素区域1中的部分蚀刻掉。氮化硅层223至少形成在像素区域1的光电转换部11上。
然后，形成多个层间介电膜231、接触插塞、第一布线层315和包括通孔插塞的第二布线层316。通过例如交替地堆叠氧化硅层和氮化硅层来形成多个层间介电膜231。多个层间介电膜231能够被用作波导的包层。第一布线层315和第二布线层316能够例如通过使用主要包含铜的材料通过镶嵌法来形成，但是也可以通过使用诸如铝的其他材料来形成。
随后，在多个层间介电膜231中形成孔501。例如，通过在多个层间介电膜231上形成在与光电转换部11对应的区域中具有开口的掩模图案，并且通过使用掩模图案作为掩模蚀刻多个层间介电膜231，来形成孔501。该蚀刻例如是各向异性蚀刻。更具体地，对多个层间介电膜231进行等离子体蚀刻，直到使氮化硅层223暴露。氮化硅膜223是用于在蚀刻期间减少对光电转换部11的等离子体损坏的膜，并且也用作蚀刻阻止膜。
然后，用具有比用作包层的多个层间介电膜231的折射率高的折射率的透明材料填充孔501，从而形成用作用于将光引导到光电转换部11的波导的芯的部分。在本实施例中，在孔501中形成作为形成多个层间介电膜231的主要材料的具有比氧化硅的折射率高的折射率的氮化硅，但是也可以使用氧化硅。更具体地，通过HDP-CVD(高密度等离子体CVD)在整个表面上沉积氮化硅，从而用氮化硅填充孔501。能够通过例如化学机械抛光或等离子体蚀刻来去除在除孔501以外的部分中形成的氮化硅。之后，通过形成布线图案、滤色器、微透镜等来完成摄像设备。
虽然参照示例性实施例对本发明进行了描述，但是应当理解，本发明并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以便涵盖所有这些变型例以及等同的结构和功能。

Claims (18)

1.一种摄像设备，所述摄像设备包括：
基板，其包括光电转换部；以及
绝缘层，其被形成为覆盖所述光电转换部的至少一部分，
其中，所述绝缘层包含硅、氮和氯，并且
在所述绝缘层的至少一部分中，在所述至少一部分中包含的硅原子中与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子的比率不大于20％。
2.一种摄像设备，所述摄像设备包括：
基板，其包括光电转换部；以及
绝缘层，其被形成为覆盖所述光电转换部的至少一部分，
其中，所述绝缘层包含硅、氮和氯，并且
通过由X射线光电子光谱法测量所述绝缘层而获得的束缚能强度分布包括，束缚能峰位置落在100.5eV至101.4eV的范围内的第一波形，并且，当拟合具有不同的束缚能峰位置的多个波形时，在所述多个波形的总面积中所述第一波形的面积的比率不大于20％。
3.根据权利要求1或2所述的摄像设备，所述摄像设备还包括传送存储在所述光电转换部中的电荷的晶体管的栅极电极，
其中，所述绝缘层的覆盖所述光电转换部的部分的下表面与所述基板的表面之间的距离比所述栅极电极的上表面与所述基板的表面之间的距离短。
4.根据权利要求3所述的摄像设备，其中，所述绝缘层还覆盖所述栅极电极的上表面和侧表面。
5.根据权利要求1或2所述的摄像设备，其中，
所述绝缘层还包含氢，并且
所述绝缘层中的氯的组成比低于硅、氮和氢中的各个的组成比。
6.根据权利要求1或2所述的摄像设备，其中，所述绝缘层中的氯浓度不小于0.3原子％。
7.根据权利要求1或2所述的摄像设备，其中，所述绝缘层中的氯浓度不大于6原子％。
8.根据权利要求1或2所述的摄像设备，所述摄像设备还包括形成在所述光电转换部与所述绝缘层之间并且与所述绝缘层接触的氧化硅层，
其中，所述绝缘层的厚度不小于所述氧化硅层的厚度。
9.根据权利要求1或2所述的摄像设备，其中，所述绝缘层用作抗反射层。
10.根据权利要求1或2所述的摄像设备，其中，所述基板包括放大元件，并且所述绝缘层从所述光电转换部的上方延伸到所述放大元件的上方。
11.一种装置，所述装置包括：
根据权利要求1或2所述的摄像设备；以及
处理单元，其被构造为处理从所述摄像设备输出的信号。
12.一种摄像设备的制造方法，所述制造方法包括：
在基板上形成光电转换部；以及
形成覆盖所述光电转换部的至少一部分的绝缘层，
其中，所述绝缘层包含硅、氮和氯，并且
在所述绝缘层的至少一部分中，在所述至少一部分中包含的硅原子中与一个、两个或三个氮原子键合并且不与氧原子键合的硅原子的比率不大于20％。
13.一种摄像设备的制造方法，所述制造方法包括：
在基板上形成光电转换部；以及
形成覆盖所述光电转换部的至少一部分的绝缘层，
其中，所述绝缘层包含硅、氮和氯，并且
通过由X射线光电子光谱法测量所述绝缘层而获得的束缚能强度分布包括，束缚能峰位置落在100.5eV至101.4eV的范围内的第一波形，并且，当拟合具有不同的束缚能峰位置的多个波形时，在所述多个波形的总面积中所述第一波形的面积的比率不大于20％。
14.根据权利要求12或13所述的制造方法，其中，通过使用包含六氯乙硅烷的处理气体来形成所述绝缘层。
15.根据权利要求14所述的制造方法，其中，在所述处理气体中含氮气体/六氯乙硅烷之比不小于60。
16.根据权利要求14所述的制造方法，其中，
所述处理气体还包含氨，并且
在所述处理气体中氨/六氯乙硅烷之比不小于60。
17.根据权利要求14所述的制造方法，其中，所述处理气体还包含含氮气体和含氧气体。
18.根据权利要求12或13所述的制造方法，其中，形成所述绝缘层包括：
通过使用包含六氯乙硅烷的处理气体来沉积膜；并且
通过使用含氧气体对所述膜进行退火来形成所述绝缘层。
CN201910181160.3A 2018-03-12 2019-03-11 摄像设备、摄像设备的制造方法以及装置 Active CN110265413B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-044665 2018-03-12
JP2018044665 2018-03-12
JP2018-217521 2018-11-20
JP2018217521A JP6781745B2 (ja) 2018-03-12 2018-11-20 撮像装置の製造方法

Publications (2)

Publication Number Publication Date
CN110265413A true CN110265413A (zh) 2019-09-20
CN110265413B CN110265413B (zh) 2023-06-06

Family

ID=65440771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910181160.3A Active CN110265413B (zh) 2018-03-12 2019-03-11 摄像设备、摄像设备的制造方法以及装置

Country Status (3)

Country Link
US (1) US10916574B2 (zh)
EP (1) EP3540775B1 (zh)
CN (1) CN110265413B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7076971B2 (ja) * 2017-09-28 2022-05-30 キヤノン株式会社 撮像装置およびその製造方法ならびに機器
CN115715409A (zh) * 2020-06-18 2023-02-24 索尼半导体解决方案公司 显示设备、制造显示设备的方法和电子设备
US20230063670A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Contact etch stop layer for a pixel sensor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252451A (ja) * 1999-03-01 2000-09-14 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
US20020024119A1 (en) * 1999-01-08 2002-02-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2003224256A (ja) * 2002-01-29 2003-08-08 Sony Corp 光電変換装置、固体撮像装置およびこれらの製造方法
CN1630097A (zh) * 2004-08-27 2005-06-22 友达光电股份有限公司 薄膜晶体管的结构及其制造方法
JP2011176164A (ja) * 2010-02-25 2011-09-08 Kaneka Corp 積層型薄膜光電変換装置
US20150214269A1 (en) * 2013-12-26 2015-07-30 Canon Kabushiki Kaisha Method of producing image pick-up apparatus and image pick-up apparatus
US20150349013A1 (en) * 2014-06-02 2015-12-03 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
US20180070041A1 (en) * 2016-09-07 2018-03-08 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP7076971B2 (ja) 2017-09-28 2022-05-30 キヤノン株式会社 撮像装置およびその製造方法ならびに機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024119A1 (en) * 1999-01-08 2002-02-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2000252451A (ja) * 1999-03-01 2000-09-14 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
JP2003224256A (ja) * 2002-01-29 2003-08-08 Sony Corp 光電変換装置、固体撮像装置およびこれらの製造方法
CN1630097A (zh) * 2004-08-27 2005-06-22 友达光电股份有限公司 薄膜晶体管的结构及其制造方法
JP2011176164A (ja) * 2010-02-25 2011-09-08 Kaneka Corp 積層型薄膜光電変換装置
US20150214269A1 (en) * 2013-12-26 2015-07-30 Canon Kabushiki Kaisha Method of producing image pick-up apparatus and image pick-up apparatus
US20150349013A1 (en) * 2014-06-02 2015-12-03 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
US20180070041A1 (en) * 2016-09-07 2018-03-08 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera

Also Published As

Publication number Publication date
US20190280023A1 (en) 2019-09-12
CN110265413B (zh) 2023-06-06
EP3540775A1 (en) 2019-09-18
EP3540775B1 (en) 2020-10-28
US10916574B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
CN103219348B (zh) 光电转换装置、图像拾取系统和光电转换装置的制造方法
US7649201B2 (en) Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels
US6607951B2 (en) Method for fabricating a CMOS image sensor
US8518771B2 (en) Method for manufacturing solid-state imaging device
CN110265413A (zh) 摄像设备、摄像设备的制造方法以及装置
CN109585472A (zh) 成像装置、成像装置的制造方法以及设备
WO1998020561A9 (en) Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
CN104465684B (zh) 半导体器件及其制造方法
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
CN104637964A (zh) 固态图像传感器件及其制造方法
CN108807436A (zh) 半导体器件及其制造方法
CN206574713U (zh) 背照式图像传感器
CN110246855A (zh) 用于bsi图像传感器的表面处理
TWI548074B (zh) 影像感測元件及其形成方法
TW578303B (en) Image sensor with pixel isolation region
KR20090046413A (ko) 이미지센서 및 그 제조방법
US6906364B2 (en) Structure of a CMOS image sensor
CN107425027B (zh) 半导体装置以及半导体装置的制造方法
US9165976B2 (en) Method of manufacturing semiconductor device
JP6781745B2 (ja) 撮像装置の製造方法
JP6362121B2 (ja) 光電変換装置および撮像システム、光電変換装置の製造方法
KR20240011988A (ko) 이미지 센서 및 그의 제조 방법
JPH05190825A (ja) 固体撮像素子
JP2018142588A (ja) 固体撮像素子、固体撮像素子の製造方法及び電子機器
JP2010171042A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant