CN110262916B - 系统码的管理装置及其管理方法 - Google Patents

系统码的管理装置及其管理方法 Download PDF

Info

Publication number
CN110262916B
CN110262916B CN201810435277.5A CN201810435277A CN110262916B CN 110262916 B CN110262916 B CN 110262916B CN 201810435277 A CN201810435277 A CN 201810435277A CN 110262916 B CN110262916 B CN 110262916B
Authority
CN
China
Prior art keywords
memory
system code
data
code
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810435277.5A
Other languages
English (en)
Other versions
CN110262916A (zh
Inventor
林哲瑜
陈威均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asolid Technology Co Ltd
Original Assignee
Asolid Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asolid Technology Co Ltd filed Critical Asolid Technology Co Ltd
Publication of CN110262916A publication Critical patent/CN110262916A/zh
Application granted granted Critical
Publication of CN110262916B publication Critical patent/CN110262916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种系统码的管理装置及其管理方法。系统码的管理方法包括：初始化非易失性存储器的初始地址；依据初始地址读取该非易失性存储器的第一存储区块，其中第一存储区块存储码信息以及第一修补数据；以及，使第一修补数据替代系统码并获得修正后系统码。

Description

系统码的管理装置及其管理方法
技术领域
本发明涉及一种系统码的管理装置及其管理方法，尤其涉及一种可针对系统码进行修补的系统码的管理装置及其管理方法。
背景技术
在现今的电子装置中，常通过非易失性存储器来存储系统码，并在电子装置开机的过程中，通过加载系统码，并依据系统码执行开机动作。系统码为具有重要信息的码，在当系统码的加载动作失效时，系统码本身产生错误时，电子装置的开机动作将无法顺利被执行，或者，电子装置的操作无法正常的运作。
在现有的技术领域中，在电子装置完成包装后，系统码的内容无法被修正。因此，当发生系统码错误或不适合电子装置的操作下，要针对系统码进行更正，只能通过较复杂的动作来更正系统码，需要较高的成本以及时间的耗费。
发明内容
本发明提供一种系统码的管理装置及其管理方法，可对系统码进行修补动作。
本发明的系统码的管理方法包括：初始化非易失性存储器的初始地址；依据初始地址读取该非易失性存储器的第一存储区块，其中第一存储区块存储码信息以及第一修补数据；以及，使第一修补数据替代系统码并获得修正后系统码。
在本发明的一实施例中，系统码的管理方法还包括：由非易失性存储器的第二存储区块读取第二修补数据；以及，结合第一修补数据以及第二修补数据以产生修正后系统码。
在本发明的一实施例中，系统码的管理方法还包括：设定地址查找表，其中地址查找表记录第二修补数据的尺寸以及实体地址。
在本发明的一实施例中，系统码的管理方法还包括：设定地址查找表，其中，地址查找表记录程序内存的起始位置信息，以及，使修正后系统码依据该起始位置信息以被存储至程序内存中。
本发明的系统码的管理装置包括非易失性存储器以及控制器。控制器耦接非易失性存储器，用以：初始化非易失性存储器的初始地址；依据初始地址读取非易失性存储器的第一存储区块，其中存储区块存储码信息以及第一修补数据；以及，使第一修补数据替代系统码并获得修正后系统码。
基于上述，本发明通过在存储码信息的第一存储区块中另存储的第一修补数据，并通过码信息被读取的过程中，使第一修补数据被读取，并依据第一修补数据来替换系统码，并对系统码进行修正。被修正后的系统码可提供系统进行正确的开机动作，并确保系统正确工作。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的系统码的管理方法的流程图；
图2显示本发明实施例的系统码的管理方法的动作示意图；
图3显示本发明另一实施例的系统码的管理方法的流程图；
图4显示本发明实施例的系统码的管理方法的动作示意图；
图5A～图5C显示本发明实施例的地址查找表的动作示意图；
图6显示本发明一实施例的系统码的管理装置的示意图。
附图标号说明：
S110～S130、S310～S340：系统码的管理步骤
210、410、610：非易失性存储器
220、420：第一存储区块
221、421、530：码信息
222、422：第一修补数据
230、440、630：缓冲存储器
430、550：第二修补数据
501：只读存储区
502：随机存取存储区
503：快取区
504：缓冲存储区
ADD1：起始地址
FR：损毁区
510：开机码
520系统码
540、ADD2：地址
ADD3：起始位置信息
600：管理装置
620：控制器
640：地址查找表
具体实施方式
请参照图1，图1显示本发明一实施例的系统码的管理方法的流程图。其中，步骤S110中初始化非易失性存储器的初始地址，步骤S120依据初始地址来读取非易失性存储器的第一存储区块，其中，第一存储区块中存储码信息以及的第一修补信息。在此，第一存储区块可以为非易失性存储器中的一个存储页中的一个区块，非易失性存储器则可以是闪存，或其他形式的只读存储器(read only memory,ROM)。在本发明实施例中，一个存储页可以被切分为四个存储区块。其中的一个存储区块(例如第一存储区块)可以具有默认的存储尺寸以存储数据，例如是4K字节(Kbyte)。在第一存储区块中，除了4K字节的数据空间以存储数据外，另具有对应存储数据以存储进行错误检查校正(Error Check Correction,ECC)的同位检查信息。
在另一方面，第一存储区块，4K字节的数据空间中，部分用以存储码信息(Codeinformation)。其中，码信息记录非易失性存储器的形式，例如非易失性存储器的页尺寸(page size)、块尺寸(block size)以及其他相关信息，码信息并可记录系统码的地址。通过读取码信息，可以获知系统码所在的地址，并执行系统码的加载动作。
在本发明实施例中，码信息的尺寸小于第一存储区块提供进行数据存储的存储尺寸，例如，码信息的尺寸可以为1K字节。如此一来，第一存储区块中，另包括3K字节的存储空间。在本发明实施例中，第一存储区块中所提供的3K字节的存储空间可用以存储第一修补信息。
依据上述的说明可以得知，在步骤S120中，同样被存储在第一存储区块中码信息以及的第一修补信息，可以同步被读出。接着，步骤S130使第一修补信息替代原有的系统码，并成为修正后系统码，并完成系统码的替换动作。如此一来，电子装置可以依据修正后系统码来执行开机动作，有效完成更换系统码的动作。
由上述的说明可以得知，本发明实施例中，通过在用以存储码信息的第一存储区块中的空闲空间中，存储第一修补信息。并通过进行码信息的读取动作，一并完成第一修补信息的读取动作，如此一来，在当系统码需要被置换时，可快速且有效的依据第一修补信息来成为修正后系统码。并使电子装置可顺利依据修正后系统码执行开机动作。
以下请参照图2，图2显示本发明实施例的系统码的管理方法的动作示意图。其中，控制器(未显示)可针对非易失性存储器210的地址(IP)进行初始化的动作，并依据初始化地址读取非易失性存储器210中的第一存储区块220。第一存储区块220中包括码信息221以及第一修补数据222。控制器并将所读出的码信息221以及第一修补数据222写入至缓冲存储器230中。
接着，控制器要执行开机动作时，在不需要进行系统码更正的状况下，控制器可依据码信息221来读取原有的系统码，并依据原有的系统码进行开机动作。相对的，若需要针对系统码进行更正的情况下，控制器可使由第一存储区块220中读取的第一修补数据222，置换原有的系统码。也就是说，控制器可以读取缓冲存储器230中的第一修补数据222，并使第一修补数据222用以作为修正后系统码，控制器可依据修正后系统码执行开机动作。
附带一提的，缓冲存储器230可以是任意形式的随机存取内存(random accessmemory,RAM)。
接着请参照图3，图3显示本发明另一实施例的系统码的管理方法的流程图。在当修补数据的尺寸大于3K字节时，可通过本发明实施例来进行系统码的修补或更正动作。其中，步骤S310初始化非易失性存储器的初始地址。步骤S320依据初始地址来读取非易失性存储器的第一存储区块，其中，非易失性存储器的第一存储区块记录码信息以及第一修补信息。值得注意的，本实施例中的第一修补信息为完整的修补信息的一部分。接着，步骤S330中则由非易失性存储器的第二存储区块读取第二修补信息，其中的第二修补信息则为本实施例中的完整的修补信息的另一部分。据此，步骤S340则结合第一修补信息以及第二修补信息以产生修正后系统码。如此，本发明实施例可提供具有较大尺寸的修正后系统码，并使电子装置依据修正后系统码执行开机动作。
由上述的说明不难得知，本发明实施例可提供任意尺寸的修正后系统码以置换原有的系统码，并进行系统码的修补或更新动作。而值得注意的，若要提供具有更大尺寸的修正后系统码，本发明实施例可使非易失性存储器提供一个或多个的第三存储区块来存储第三修补信息。电子装置并可通过结合第一修补信息、第二修补信息以及第三修补信息来产生修正后系统码。其中，上述的第一数据区块、第二数据区块以及第三数据区块为不相同的数据区块。
以下请参照图4，图4显示本发明实施例的系统码的管理方法的动作示意图。其中，控制器(未显示)可针对非易失性存储器410的地址(IP)进行初始化的动作，并依据初始化地址读取非易失性存储器410中的第一存储区块420。第一存储区块420中包括码信息421以及第一修补数据422。控制器并将所读出的码信息421以及第一修补数据422写入至缓冲存储器440中。另外，控制器并读取闪存410的第二存储区块中的第二修补数据430，并将第二修补数据430写入至缓冲存储器440中。
接着，控制器要执行开机动作时，在不需要进行系统码更正的状况下，控制器可依据码信息421来读取原有的系统码，并依据原有的系统码进行开机动作。相对的，若需要针对系统码进行更正的情况下，控制器可读取缓冲存储器440中的第一修补数据422以及第二修补数据430，并结合第一修补数据422以及第二修补数据430来产生修正后系统码。控制器可依据修正后系统码执行开机动作。
接着请参照图5A～图5C，图5A～图5C显示本发明实施例的地址查找表的动作示意图。电子装置的内存系统中包括只读存储区501、随机存取存储区502、快取区503以及缓冲存储区504，其中，只读存储区501、随机存取存储区502、快取区503以及缓冲存储区504的可以设定为具有连续的逻辑地址。
在图5A中，开机码510提供开机信息，系统码520可由缓冲存储区504被搬移至快取区503。地址查找表可记录一起始地址ADD1，控制器(未显示)可依据上述的起始地址ADD1来进行地址跳跃，以查找出系统码520并执行系统码520。
在图5B中，地址查找表记录第二修补数据550的尺寸以及实体地址。控制器可依据码信息530获得第二修补数据550的所在的地址540，并使第二修补数据550被搬移至所需要的地址ADD2。另外，第二修补数据550可与第一修补数据合并以产生修补后的系统码520，控制器并可执行系统码520以进行开机动作。
在图5C中，基于快取区503具有损毁区FR，因此，通过地址查找表记录一程序内存(program RAM)的起始位置信息ADD3，控制器并可依据起始位置信息ADD3以进行地址跳跃，并可有效查找出系统码520的有效存储地址。如此一来，当有发生内存损坏的现象时，通过地址查找表，本发明实施例可将系统码520存储在内存的正常区域，且可提供控制器进行有效的存取。
值得一提的，本发明实施例可通过在电子装置中设置一个二进制文件来提供地址查找表。其中，通过针对二进制文件进行编辑，可以修改第二修补数据550的尺寸以及实体地址。使本发明实施例的修正后系统码的产生动作更具灵活度，并更容易被完成。
以下请参照图6，图6显示本发明一实施例的系统码的管理装置的示意图。管理装置600包括非易失性存储器610、控制器620、缓冲存储器630以及地址查找表640。控制器620耦接至非易失性存储器610、缓冲存储器630以及地址查找表640。控制器620可用以执行前述图1或图3实施例的各个步骤。关于图1及图3实施例的各个步骤的实施细节，在前述的实施例都有详细的说明，此处恕不多赘述。
地址查找表640可以设置在控制器620外部的任意形式的存储装置中，或者，地址查找表640也可以设置在内嵌于控制器620内部的内存中，没有特别的限制。此外，控制器620可以为具运算能力的处理器。或者，控制器620可以是通过硬件描述语言(HardwareDescription Language,HDL)或是其他任意本领域技术人员所熟知的数字电路的设计方式来进行设计，并通过现场可程序逻辑门数组(Field Programmable Gate Array,FPGA)、复杂可程序逻辑装置(Complex Programmable Logic Device,CPLD)或是特殊应用集成电路(Application-specific Integrated Circuit,ASIC)的方式来实现的硬件电路。
综上所述，本发明通过在存储码信息的第一存储区块中，另存储第一修补数据。使码信息以及第一修补数据可以同时被读取，并在当需要针对系统码进行修正的情况下，提供第一修补数据以对系统码进行修正。如此一来，电子装置的系统码在不被拆机的情况下，可以简单的被修正，提升电子装置的系统参数调整、系统码修正的灵活度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (12)

1.一种系统码的管理方法，其特征在于，包括：
初始化非易失性存储器的初始地址；
依据所述初始地址读取所述非易失性存储器的第一存储区块，其中所述第一存储区块存储码信息以及第一修补数据；
由所述非易失性存储器的第二存储区块读取第二修补数据；以及
结合所述第一修补数据以及所述第二修补数据以产生修正后系统码。
2.根据权利要求1所述的管理方法，其特征在于，依据所述初始地址读取所述非易失性存储器的所述第一存储区块的步骤之后包括：
将所述码信息以及所述第一修补数据写入至缓冲存储器中。
3.根据权利要求1所述的管理方法，其特征在于，由所述非易失性存储器的所述第二存储区块读取所述第二修补数据的步骤之后包括：
将所述第二修补数据写入至缓冲存储器中。
4.根据权利要求3所述的管理方法，其特征在于，结合所述第一修补数据以及所述第二修补数据以产生所述修正后系统码的步骤包括：
由所述缓冲存储器读取所述第一修补数据以及所述第二修补数据；以及
使所述第一修补数据以及所述第二修补数据结合以获得所述修正后系统码。
5.根据权利要求3所述的管理方法，其特征在于，还包括：
设定地址查找表，其中所述地址查找表记录所述第二修补数据的尺寸以及实体地址。
6.根据权利要求1所述的管理方法，其特征在于，还包括：
设定地址查找表，其中所述地址查找表记录程序内存的起始位置信息；以及
使所述修正后系统码依据所述起始位置信息以被存储至所述程序内存中。
7.一种系统码的管理装置，其特征在于，包括：
非易失性存储器；以及
控制器，耦接所述非易失性存储器，用以：
初始化所述非易失性存储器的初始地址；
依据所述初始地址读取所述非易失性存储器的第一存储区块，其中所述第一存储区块存储码信息以及第一修补数据；
由所述非易失性存储器的第二存储区块读取第二修补数据；以及
结合所述第一修补数据以及所述第二修补数据以产生修正后系统码。
8.根据权利要求7所述的管理装置，其特征在于，所述控制器在依据所述初始地址读取所述非易失性存储器的所述第一存储区块之后，所述控制器还使所述码信息以及所述第一修补数据写入至缓冲存储器中。
9.根据权利要求8所述的管理装置，其特征在于，由所述非易失性存储器的所述第二存储区块读取所述第二修补数据之后，所述控制器还使所述第二修补数据写入至所述缓冲存储器中。
10.根据权利要求9所述的管理装置，其特征在于，所述控制器还由所述缓冲存储器读取所述第一修补数据以及所述第二修补数据，并使所述第一修补数据以及所述第二修补数据结合以获得所述修正后系统码。
11.根据权利要求7所述的管理装置，其特征在于，还包括：
地址查找表，耦接所述控制器，所述地址查找表记录所述第二修补数据的尺寸以及实体地址。
12.根据权利要求7所述的管理装置，其特征在于，还包括：
地址查找表，耦接所述控制器，所述地址查找表记录程序内存的起始位置信息，
其中所述控制器使所述修正后系统码依据所述起始位置信息以被存储至所述程序内存中。
CN201810435277.5A 2018-03-12 2018-05-09 系统码的管理装置及其管理方法 Active CN110262916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107108342 2018-03-12
TW107108342A TWI655537B (zh) 2018-03-12 2018-03-12 系統碼的管理裝置及其管理方法

Publications (2)

Publication Number Publication Date
CN110262916A CN110262916A (zh) 2019-09-20
CN110262916B true CN110262916B (zh) 2023-06-13

Family

ID=66996051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810435277.5A Active CN110262916B (zh) 2018-03-12 2018-05-09 系统码的管理装置及其管理方法

Country Status (2)

Country Link
CN (1) CN110262916B (zh)
TW (1) TWI655537B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144223B2 (en) 2020-01-21 2021-10-12 Silicon Motion, Inc. Flash memory initialization scheme for writing boot up information into selected storage locations averagely and randomly distributed over more storage locations and correspondingly method for reading boot up information from selected storage locations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062697A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
JP2009259113A (ja) * 2008-04-18 2009-11-05 Toshiba Corp 不揮発性メモリ管理装置
TW201137748A (en) * 2010-04-22 2011-11-01 Advantech Co Ltd Computer system with function of rescuing system and method for the same
TW201319942A (zh) * 2011-11-04 2013-05-16 Asrock Inc 更新韌體方法與開機方法及使用其之電子裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708231B1 (en) * 1999-08-12 2004-03-16 Mitsumi Electric Co., Ltd. Method and system for performing a peripheral firmware update
US6675258B1 (en) * 2000-06-30 2004-01-06 Lsi Logic Corporation Methods and apparatus for seamless firmware update and propagation in a dual raid controller system
TW200925890A (en) * 2007-12-12 2009-06-16 Feature Integration Technology Inc Computer system and starting method thereof
TW201140440A (en) * 2010-05-13 2011-11-16 Advantech Co Ltd Methods for loading operation system and system booting, and computer system using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080062697A (ko) * 2006-12-29 2008-07-03 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
JP2009259113A (ja) * 2008-04-18 2009-11-05 Toshiba Corp 不揮発性メモリ管理装置
TW201137748A (en) * 2010-04-22 2011-11-01 Advantech Co Ltd Computer system with function of rescuing system and method for the same
TW201319942A (zh) * 2011-11-04 2013-05-16 Asrock Inc 更新韌體方法與開機方法及使用其之電子裝置

Also Published As

Publication number Publication date
TW201939282A (zh) 2019-10-01
TWI655537B (zh) 2019-04-01
CN110262916A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
TWI546666B (zh) 資料儲存裝置以及快閃記憶體控制方法
JP4933268B2 (ja) フラッシュメモリシステムの起動動作
US7636807B2 (en) Storage apparatus using nonvolatile memory as cache and mapping information recovering method for the storage apparatus
US9817725B2 (en) Flash memory controller, data storage device, and flash memory control method with volatile storage restoration
JP2009512022A (ja) フラッシュメモリの管理
US20090055680A1 (en) Nonvolatile storage device, memory controller, and defective region detection method
US8812910B2 (en) Pilot process method for system boot and associated apparatus
JP2004118407A (ja) 不揮発性半導体記憶装置
JP2012137994A (ja) メモリシステムおよびその制御方法
JP2014038593A (ja) オンチップのｎａｎｄ型フラッシュメモリおよびその不良ブロック管理方法
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
EP1607865A1 (en) Data control unit capable of correcting boot errors, and corresponding method
CN111142781B (zh) 数据储存装置与数据处理方法
TWI394170B (zh) 連結表的回復方法
JP2010512601A (ja) メモリにおけるキャッシュを利用した誤り検出及び訂正方法及び装置
JP2019192316A (ja) 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法
US10229025B2 (en) Non-volatile memory repair circuit
JP6789788B2 (ja) メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法
CN110262916B (zh) 系统码的管理装置及其管理方法
US7886211B2 (en) Memory controller
JP2008191701A (ja) エラー回復処理方法および情報処理装置
US7490321B2 (en) Method for updating firmware via determining program code
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
JPH11260097A (ja) セクタにより消去可能で且つプログラム可能なフラッシュメモリにおける電荷損失エラーの自己テスト及び補正
CN113434086B (zh) 数据存储方法、装置、非易失性存储器件和存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant