CN110224699A - 模数转换器 - Google Patents

Abstract

本发明公开了一种模数转换器，其包括：振荡器、计数器、数模转换单元、模拟比较器、第一输入控制电路和第二输入控制电路。模拟比较器的输出端与计数器的控制端相连，计数器基于振荡器的振荡信号进行计数得到计数信号，并在模拟比较器输出的终止信号跳变时停止计数，计数器将计数信号传送给数模转换单元，数模转换单元将计数信号进行数模转并输出模拟电压信号，第一输入控制电路的输入端与输入电压端相连，其输出端与模拟比较器的第一输入端相连，第二输入控制电路的输入端与数模转换单元的输出端相连，其输出端与模拟比较器的第二输入端相连。与现有技术相比，本发明可以增大模数转换器的输入范围。

Description

模数转换器

【技术领域】

本发明涉及模数转换器，尤其是其输入范围被增大的模数转换器。

【背景技术】

模数转换器在各种模拟电路中应用广泛。但是很多模数转换器在输入电压太低接近地电平时或太高接近电源电压时，由于晶体管退出饱和区会导致比较器的增益级的增益下降，这样导致模数转换器的精度下降。以电源电压为3.3V为例，下面表格中列出了增益随输入电压信号的变化，当输入电压信号大于0.50V时，增益大于50dB；当输入电压信号小于0.50V时，增益越来越小；当输入电压信号小于2.80V时，增益大于60dB；当输入电压信号大于2.80V时，增益越来越小。

图1描述了现有技术中的一种模数转换器结构。所述模数转换器包括：比较器Comp、计数器、振荡器OSC和数模转换单元DAC。

当比较器Comp中的放大级增益太低时，会影响输出的精度。D4～D0为二进制数据，高电平表示1，低电平表示0。其工作原理为，当数模转换单元DAC不工作时，复位信号RST为高电平，会复位计数器，使得输出数据信号D4～D0都为低电平；当数模转换单元DAC启动时，复位信号RST从高电平变为低电平，释放复位，计数器可以开始计数，每个时钟上升沿来临，其输出数据信号加1，随着计数器的计数信号D4～D0不断增加，数模转换单元DAC的输出电压DACO不断增加。当DACO的电压值增加超过输入电压信号VI的电压值时，比较器输出的终止信号End从高电平变为低电平，终止信号End的下降沿触发计数器停止计数。此时计数器输出标志信号Flag从低电平变成高电平，表示模数转换器转换结束，此时的数据D4～D0即为转换后的数字信号，可供其他电路读取使用，其他后级电路可以根据标志信号Flag的上升沿来读取正确的模数转换器输出信号。

因此，有必要提供一种新的改进方案。

【发明内容】

本发明要解决的技术问题在于提供一种其输入范围被增大的模数转换器。

为了解决上述问题，根据本发明的一个方面，本发明提供一种模数转换器，其包括：振荡器、计数器、数模转换单元、模拟比较器、第一输入控制电路和第二输入控制电路。所述模拟比较器的输出端与所述计数器的控制端相连，所述计数器基于所述振荡器的振荡信号进行计数得到计数信号，并在所述模拟比较器输出的终止信号跳变时停止计数，所述计数器将所述计数信号传送给所述数模转换单元，所述数模转换单元将所述计数信号进行数模转并输出模拟电压信号，第一输入控制电路的输入端与输入电压端相连，其输出端与所述模拟比较器的第一输入端相连，第二输入控制电路的输入端与所述数模转换单元的输出端相连，其输出端与所述模拟比较器的第二输入端相连。在所述输入电压端的输入电压低于预定低电压阈值时，将第一输入控制电路的输入端的电压抬高第一电压值后输送至其输出端，将第二输入控制电路的输入端的电压抬高第一电压值后输送至其输出端。在所述输入电压端的输入电压高于预定高电压阈值时，将第一输入控制电路的输入端的电压降低第二电压值后输送至其输出端，将第二输入控制电路的输入端的电压降低第二电压值后输送至其输出端。在所述输入电压端的输入电压位于预定低电压阈值和预定高电压阈值范围内时，将第一输入控制电路的输入端的电压直接输送至其输出端，将第二输入控制电路的输入端的电压直接输送至其输出端。

进一步的，所述模数转换器还包括数字比较器，所述数字比较器基于所述计数器输出的计数信号判定所述输入电压端的输入电压是低于预定低电压阈值，还是高于预定高电压阈值，还是位于预定低电压阈值和预定高电压阈值范围内。

进一步的，第一输入控制电路包括第一开关S11、第二开关S12和第三开关S13、第一抬压电路和第一降压电路，第一开关S11的输入端与第一降压电路的输出端相连，第一降压电路的输入端与所述输入电压端VI相连，第一开关S11的输出端与所述模拟比较器的第一输入端相连，第二开关S12的输入端所述输入电压端相连，第二开关S12的输出端与所述模拟比较器的第一输入端相连，第三开关S13的输入端与第一抬压电路的输出端相连，第一抬压电路的输入端与所述输入电压端相连，第三开关S13的输出端与所述模拟比较器240的第一输入端相连，第二输入控制电路包括第四开关S21、第五开关S22和第六开关S23、第二抬压电路和第一降压电路，第四开关S21的输入端与第二降压电路的输出端相连，第二降压电路的输入端与所述数模转换单元的输出端相连，第四开关S21的输出端与所述模拟比较器的第二输入端相连，第五开关S22的输入端与所述数模转换单元的输出端相连，第五开关S22的输出端与所述模拟比较器的第二输入端相连，第六开关S23的输入端与第二抬压电路的输出端相连，第二抬压电路的输入端与所述数模转换单元的输出端相连，第六开关S23的输出端与所述模拟比较器的第二输入端相连。

进一步的，所述数字比较器控制第一开关S11、第二开关S12、第三开关S13、第四开关S21、第五开关S22和第六开关S23的导通和截止，在所述输入电压端的输入电压低于预定低电压阈值时，控制第三开关S13、第六开关S23导通，其余开关截止，在所述输入电压端的输入电压高于预定高电压阈值时，控制第一开关S11、第四开关S21导通，其余开关截止，在所述输入电压端的输入电压位于预定低电压阈值和预定高电压阈值范围内时，控制第二开关S12、第五开关S22导通，其余开关截止。

进一步的，第一抬压电路包括第一电流源I1和PMOS晶体管MP1，其中第一电流源I1的电流输入端与电源端相连，第一电流源I1的电流输出端与PMOS晶体管MP1的源极相连，PMOS晶体管MP1的栅极与所述输入电压端相连，PMOS晶体管MP1的漏极接地，PMOS晶体管MP1的源极与第三开关S13的一端相连，第二抬压电路包括第三电流源I3和PMOS晶体管MP2，其中第三电流源I3的电流输入端与电源端相连，第三电流源I3的电流输出端与PMOS晶体管MP2的源极相连，PMOS晶体管MP2的栅极与所述数模转换单元的输出端相连，PMOS晶体管MP2的漏极接地，PMOS晶体管MP2的源极与第六开关S23的一端相连。

进一步的，第一降压电路包括第二电流源I2和NMOS晶体管MN1，其中第二电流源I2的电流输入端与NMOS晶体管MN1的源极相连，其电流输出端接地，NMOS晶体管MN1的栅极与所述输入电压端相连，NMOS晶体管MN1的漏极与电源端相连，NMOS晶体管MN1的漏极与第一开关S11的一端相连，第二降压电路包括第四电流源I4和NMOS晶体管MN2，其中第四电流源I4的电流输入端与NMOS晶体管MN2的源极相连，其电流输出端接地，NMOS晶体管MN2的栅极与所述数模转换单元的输出端相连，NMOS晶体管MN2的漏极与电源端相连，NMOS晶体管MN2的漏极与第四开关S21的一端相连。

与现有技术相比，在本发明中，当输入电压很低时，抬高输入电压，同时抬高参考电压，这样实现避免比较器处于很低的输入工作电压；当输入电压很高时，降低输入电压，同时降低参考电压，这样实现避免比较器处于很高的输入工作电压。

关于本发明的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。

【附图说明】

结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：

图1为现有技术中的模数转换器的电路结构示意图；

图2为本发明中的模数转换器在一个实施例中的电路结构示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结构或特性至少可包含于本发明至少一个实现方式中。在本说明书中不同地方出现的“在一个实施例中”并非必须都指同一个实施例，也不必须是与其他实施例互相排斥的单独或选择实施例。本发明中的“多个”、“若干”表示两个或两个以上。本发明中的“和/或”表示“和”或者“或”。

经过分析和试验，发现现有的模数转换器中的比较器通常其增益在输入电压非常低和非常高时，其增益很小，这样导致所述模数转换器的输入范围受限，或者其精度降低。基于上述分析和试验，在本发明中，当输入电压很低时，采用电路抬高输入电压，同时抬高参考电压，这样实现避免比较器处于很低的输入工作电压；当输入电压很高时，采用电路降低输入电压，同时降低参考电压，这样实现避免比较器处于很高的输入工作电压。

图2为本发明中的模数转换器在一个实施例中的电路结构示意图。

所述模数转换器包括振荡器210、计数器220、数模转换单元230、模拟比较器240、数字比较器250、第一输入控制电路260、第二输入控制电路270。

所述模拟比较器240的输出端与计数器220的控制端相连。所述计数器220基于所述振荡器210的振荡信号进行计数得到计数信号D0-D4，并在所述模拟比较器240输出的终止信号跳变时停止计数。所述计数器220将所述计数信号D0-D4传送给所述数模转换单元230。所述数模转换单元230将所述计数信号D0-D4进行数模转换并输出模拟电压信号DACO。第一输入控制电路260的输入端与输入电压端相连，其输出端与所述模拟比较器240的第一输入端相连。第二输入控制电路270的输入端与所述数模转换单元230的输出端相连，其输出端与所述模拟比较器240的第二输入端相连。所述模拟比较器240的第一输入端是其正输入端和负输入端中的一个，第二输入端是其正输入端和负输入端中的另一个。

关于振荡器210、计数器220、数模转换单元230、模拟比较器240以及所述模数转换器的基本工作原理，可以参考背景技术中关于图1中的模数转换器的描述，这里不再重复。本发明的实施例部分重点介绍和图1中的模数转换器不同的不同。

在所述输入电压端的输入电压低于预定低电压阈值时，将第一输入控制电路260的输入端的电压VI抬高第一电压值后输送至其输出端，将第二输入控制电路270的输入端的电压DACO抬高第一电压值后输送至其输出端。在所述输入电压端的输入电压高于预定高电压阈值时，将第一输入控制电路260的输入端的电压VI降低第二电压值后输送至其输出端，将第二输入控制电路270的输入端的电压DACO降低第二电压值后输送至其输出端。在所述输入电压端的输入电压位于预定低电压阈值和预定高电压阈值范围内时，将第一输入控制电路260的输入端的电压VI直接输送至其输出端，将第二输入控制电路270的输入端的电压DACO直接输送至其输出端。

由于所述计数信号D0-D4直接反应了所述输入电压端的输入电压的大小，因此所述数字比较器250通过所述计数器220输出的计数信号D0-D4判定所述输入电压端的输入电压是低于预定低电压阈值，还是高于预定高电压阈值，还是位于预定低电压阈值和预定高电压阈值范围内。

第一输入控制电路260包括第一开关S11、第二开关S12和第三开关S13、第一抬压电路261和第一降压电路262。第一开关S11的输入端与第一降压电路262的输出端相连，第一降压电路262的输入端与输入电压端相连，第一开关S11的输出端与模拟比较器240的第一输入端相连。第二开关S12的输入端输入电压端相连，第二开关S12的输出端与模拟比较器240的第一输入端相连。第三开关S13的输入端与第一抬压电路261的输出端相连，第一抬压电路261的输入端与输入电压端相连，第三开关S13的输出端与模拟比较器240的第一输入端相连。

第二输入控制电路270包括第四开关S21、第五开关S22和第六开关S23、第二抬压电路271和第二降压电路272。第四开关S21的输入端与第二降压电路272的输出端相连，第二降压电路272的输入端与数模转换单元230的输出端相连，第四开关S21的输出端与模拟比较器240的第二输入端相连。第五开关S22的输入端与所述数模转换单元230的输出端相连，第五开关S22的输出端与模拟比较器240的第二输入端相连。第六开关S23的输入端与第二抬压电路271的输出端相连，第二抬压电路271的输入端与数模转换单元230的输出端相连，第六开关S23的输出端与模拟比较器240的第二输入端相连。

所述数字比较器250控制第一开关S11、第二开关S12、第三开关S13、第四开关S21、第五开关S22和第六开关S23的导通和截止。在所述输入电压端的输入电压VI低于预定低电压阈值时，控制第三开关S13、第六开关S23导通，其余开关截止。在所述输入电压端的输入电压VI高于预定高电压阈值时，控制第一开关S11、第四开关S21导通，其余开关截止。在所述输入电压端的输入电压VI位于预定低电压阈值和预定高电压阈值范围内时，控制第二开关S12、第五开关S22导通，其余开关截止。所述数字比较器250输出开关控制信号A、B和C。

第一抬压电路261包括第一电流源I1和PMOS晶体管MP1，其中第一电流源I1的电流输入端与电源端相连，第一电流源I1的电流输出端与PMOS晶体管MP1的源极相连，PMOS晶体管MP1的栅极与输入电压端VI相连，PMOS晶体管MP1的漏极接地，PMOS晶体管MP1的源极与第三开关S13的一端相连。

第二抬压电路271包括第三电流源I3和PMOS晶体管MP2，其中第三电流源I3的电流输入端与电源端相连，第三电流源I3的电流输出端与PMOS晶体管MP2的源极相连，PMOS晶体管MP2的栅极与数模转换单元230的输出端相连，PMOS晶体管MP2的漏极接地，PMOS晶体管MP2的源极与第六开关S23的一端相连。

第一降压电路262包括第二电流源I2和NMOS晶体管MN1，其中第二电流源I2的电流输入端与NMOS晶体管MN1的源极相连，其电流输出端接地，NMOS晶体管MN1的栅极与输入电压端VI相连，NMOS晶体管MN1的漏极与电源端相连，NMOS晶体管MN1的漏极与第一开关S11的一端相连。

第二降压电路272包括第四电流源I4和NMOS晶体管MN2，其中第四电流源I4的电流输入端与NMOS晶体管MN2的源极相连，其电流输出端接地，NMOS晶体管MN2的栅极与数模转换单元230的输出端相连，NMOS晶体管MN2的漏极与电源端相连，NMOS晶体管MN2的漏极与第四开关S21的一端相连。

下面介绍一个示例。当输入电压信号VI小于0.5V(预定低电压阈值)时，计数器220计数初始值为00000，逐渐增加到00110之前时，数字比较器250的输出信号为A＝0，B＝0，C＝1，此时，开关S13和S23导通，则比较器240的正输入端信号为输入电压信号VI+|Vthp|，比较器240的负输入端信号为DACO+|Vthp|，相当于把输入电压信号VI和数模转换单元的输出信号DACO都增加|Vthp|(第一电压值)，然后再进行比较，其等效于比较VI和DACO，但是又避免了比较器输入电压信号太低的问题。

当计数器的计数信号为00110～11010(预定高电压阈值)时，数字比较器250的输出信号为A＝0，B＝1，C＝0，此时，开关S12和S22导通，则比较器240的正输入端信号为输入电压信号VI，比较器的负输入端信号为DACO，这样进行正常比较(与现有技术一样的情形)。

当计数器220的计数信号为11010～11111时，数字比较器250的输出信号为A＝1，B＝0，C＝0，此时，开关S11和S21导通，则比较器240的正输入端信号为输入电压信号VI-Vthn，比较器240的负输入端信号为DACO-Vthn，相当于把输入电压信号VI和数模转换单元的输出信号DACO都减少Vthn(第二电压值),然后再进行比较，其等效于比较VI和DACO，但是又避免了比较器240输入电压信号太高的问题。这里Vthp为-0.7v左右，|Vthp|为0.7v左右；Vthn为+0.7v左右。设计中，I1～I4都采用相同的电流值，NMOS(N-Channel Metal OxideSemiconductor)晶体管MN1和MN2采用相同的沟道宽度和长度，PMOS(P-Channel MetalOxide Semiconductor)晶体管MP1和MP2采用相同的沟道宽度和长度。

在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (6)

1.一种模数转换器，其特征在于，其包括：振荡器、计数器、数模转换单元、模拟比较器、第一输入控制电路和第二输入控制电路，

所述模拟比较器的输出端与所述计数器的控制端相连，所述计数器基于所述振荡器的振荡信号进行计数得到计数信号，并在所述模拟比较器输出的终止信号跳变时停止计数，所述计数器将所述计数信号传送给所述数模转换单元，所述数模转换单元将所述计数信号进行数模转并输出模拟电压信号，第一输入控制电路的输入端与输入电压端相连，其输出端与所述模拟比较器的第一输入端相连，第二输入控制电路的输入端与所述数模转换单元的输出端相连，其输出端与所述模拟比较器的第二输入端相连，

在所述输入电压端的输入电压低于预定低电压阈值时，将第一输入控制电路的输入端的电压抬高第一电压值后输送至其输出端，将第二输入控制电路的输入端的电压抬高第一电压值后输送至其输出端，

在所述输入电压端的输入电压高于预定高电压阈值时，将第一输入控制电路的输入端的电压降低第二电压值后输送至其输出端，将第二输入控制电路的输入端的电压降低第二电压值后输送至其输出端，

在所述输入电压端的输入电压位于预定低电压阈值和预定高电压阈值范围内时，将第一输入控制电路的输入端的电压直接输送至其输出端，将第二输入控制电路的输入端的电压直接输送至其输出端。

2.根据权利要求1所述的模数转换器，其特征在于，其还包括数字比较器，所述数字比较器基于所述计数器输出的计数信号判定所述输入电压端的输入电压是低于预定低电压阈值，还是高于预定高电压阈值，还是位于预定低电压阈值和预定高电压阈值范围内。

3.根据权利要求2所述的模数转换器，其特征在于，

第一输入控制电路包括第一开关S11、第二开关S12和第三开关S13、第一抬压电路和第一降压电路，

第一开关S11的输入端与第一降压电路的输出端相连，第一降压电路的输入端与所述输入电压端VI相连，第一开关S11的输出端与所述模拟比较器的第一输入端相连，

第二开关S12的输入端所述输入电压端相连，第二开关S12的输出端与所述模拟比较器的第一输入端相连，

第三开关S13的输入端与第一抬压电路的输出端相连，第一抬压电路的输入端与所述输入电压端相连，第三开关S13的输出端与所述模拟比较器240的第一输入端相连，

第二输入控制电路包括第四开关S21、第五开关S22和第六开关S23、第二抬压电路和第一降压电路，

第四开关S21的输入端与第二降压电路的输出端相连，第二降压电路的输入端与所述数模转换单元的输出端相连，第四开关S21的输出端与所述模拟比较器的第二输入端相连，

第五开关S22的输入端与所述数模转换单元的输出端相连，第五开关S22的输出端与所述模拟比较器的第二输入端相连，

第六开关S23的输入端与第二抬压电路的输出端相连，第二抬压电路的输入端与所述数模转换单元的输出端相连，第六开关S23的输出端与所述模拟比较器的第二输入端相连。

4.根据权利要求3所述的模数转换器，其特征在于，

所述数字比较器控制第一开关S11、第二开关S12、第三开关S13、第四开关S21、第五开关S22和第六开关S23的导通和截止，

在所述输入电压端的输入电压低于预定低电压阈值时，控制第三开关S13、第六开关S23导通，其余开关截止，在所述输入电压端的输入电压高于预定高电压阈值时，控制第一开关S11、第四开关S21导通，其余开关截止，在所述输入电压端的输入电压位于预定低电压阈值和预定高电压阈值范围内时，控制第二开关S12、第五开关S22导通，其余开关截止。

5.根据权利要求3所述的模数转换器，其特征在于，

第一抬压电路包括第一电流源I1和PMOS晶体管MP1，其中第一电流源I1的电流输入端与电源端相连，第一电流源I1的电流输出端与PMOS晶体管MP1的源极相连，PMOS晶体管MP1的栅极与所述输入电压端相连，PMOS晶体管MP1的漏极接地，PMOS晶体管MP1的源极与第三开关S13的一端相连，

第二抬压电路包括第三电流源I3和PMOS晶体管MP2，其中第三电流源I3的电流输入端与电源端相连，第三电流源I3的电流输出端与PMOS晶体管MP2的源极相连，PMOS晶体管MP2的栅极与所述数模转换单元的输出端相连，PMOS晶体管MP2的漏极接地，PMOS晶体管MP2的源极与第六开关S23的一端相连。

6.根据权利要求3所述的模数转换器，其特征在于，

第一降压电路包括第二电流源I2和NMOS晶体管MN1，其中第二电流源I2的电流输入端与NMOS晶体管MN1的源极相连，其电流输出端接地，NMOS晶体管MN1的栅极与所述输入电压端相连，NMOS晶体管MN1的漏极与电源端相连，NMOS晶体管MN1的漏极与第一开关S11的一端相连，

第二降压电路包括第四电流源I4和NMOS晶体管MN2，其中第四电流源I4的电流输入端与NMOS晶体管MN2的源极相连，其电流输出端接地，NMOS晶体管MN2的栅极与所述数模转换单元的输出端相连，NMOS晶体管MN2的漏极与电源端相连，NMOS晶体管MN2的漏极与第四开关S21的一端相连。