CN110212914B - 基于多阶桥接电容阵列的数控振荡器 - Google Patents
基于多阶桥接电容阵列的数控振荡器 Download PDFInfo
- Publication number
- CN110212914B CN110212914B CN201910653701.8A CN201910653701A CN110212914B CN 110212914 B CN110212914 B CN 110212914B CN 201910653701 A CN201910653701 A CN 201910653701A CN 110212914 B CN110212914 B CN 110212914B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- bridge
- bridging
- port
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 241
- 238000003491 array Methods 0.000 claims description 9
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004088 simulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
本发明提供一种基于多阶桥接电容阵列的数控振荡器，包括负阻模块、电感L和多阶桥接电容阵列，负阻模块包括PMOS晶体管Mp和NMOS晶体管Mn，负阻模块的正端口连接电感L的上端，负阻模块的负端口接电感L的下端；负阻模块的正端口分别接PMOS晶体管Mp的栅极与NMOS晶体管Mn的漏极，负阻模块的负端口分别接PMOS晶体管Mp的漏极与NMOS晶体管Mn的栅极；PMOS晶体管Mp的源极接电源，NMOS晶体管Mn的源极接地；电感L与多阶桥接电容阵列并联；本发明通过改变振荡器开关电容调谐模块的结构，在原来频率分辨率的基础上，使得频率分辨率提高为原来的几百倍，从而获得更高精度的频率分辨率，同时具有较高的线性度、频率稳定度。
Description
技术领域
本发明涉及一种基于多阶桥接电容阵列的数控振荡器。
背景技术
振荡器是一种广泛应用于电子系统中的电路模块。从处理器到载波合成技术芯片，振荡器无处不在。在不同的电子系统中，对振荡器的要求也不同。由于数控振荡器相较于其他类型的振荡器具有频率精度高、转换时间短、频谱纯度高以及频率相位易编程、输出频率稳定度高等优点，广泛应用于现代通信系统中，包括频率合成和各种数字频率相位数字调制解调系统中。于是在数字通信系统中，数控振荡器是调制解调单元必不可少的部分。
随着通信、卫星定位、数字电视、航空航天技术和电子技术等技术的发展，对数控振荡器的频率分辨率要求越来越高。
目前提高数控振荡器的频率分辨率主要有以下两种方法：
采用MOS电容是提高数控振荡器分辨率一种方法，MOS电容可以减少单位电容的容值，但是这种MOS管电容的容值减小有限，当容值降低到fF级别时，非常容易受寄生电容的影响导致频率准确度降低，线性度变差。
另一种实现方法是采用Δ∑调制器实现高分辨率，但是Δ∑调制器会引入额外的相位噪声，而且由于Δ∑调制器工作在高频时钟下，会增加额外的功耗负担。
上述问题是在提高数控振荡器的频率分辨率的过程中应当予以考虑并解决的问题。
发明内容
本发明的目的是提供一种基于多阶桥接电容阵列的数控振荡器解决现有技术中采用MOS电容存在着MOS管电容的容值减小有限，当容值降低到fF级别时，非常容易受寄生电容的影响导致频率准确度降低，线性度变差，或采用Δ∑调制器存在着会引入额外的相位噪声，而且由于Δ∑调制器工作在高频时钟下，会增加额外的功耗负担的问题。
本发明的技术解决方案是：
一种基于多阶桥接电容阵列的数控振荡器，包括负阻模块、电感L和多阶桥接电容阵列，负阻模块包括PMOS晶体管Mp和NMOS晶体管Mn，负阻模块的正端口连接电感L的上端，负阻模块的负端口接电感L的下端；负阻模块的正端口分别接PMOS晶体管Mp的栅极与NMOS晶体管Mn的漏极，负阻模块的负端口分别接PMOS晶体管Mp的漏极与NMOS晶体管Mn的栅极；PMOS晶体管Mp的源极接电源，NMOS晶体管Mn的源极接地；电感L与多阶桥接电容阵列并联。
进一步地，多阶桥接电容阵列包括桥接电容阵列单元、上桥接电容单元、下桥接电容单元、第一衰减电容Ca1和第二衰减电容Ca2，桥接电容阵列单元包括第0阶、第1阶、第2阶、…、第i阶、…、第n-1阶、第n阶桥接电容阵列，其中i、n为整数且0<i<n；上桥接电容单元包括第一上桥接电容Cb上1、第二上桥接电容Cb上2、…1、第i上桥接电容Cb上i、…、第n上桥接电容Cb上n，其中i、n为整数且0<i<n；下桥接电容单元包括第一下桥接电容Cb下1、第一下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n下桥接电容Cb下n，其中i、n为整数且0<i<n；
第0阶桥接电容阵列的1端口分别连接负阻模块的正端口、电感L的上端口、第一上桥接电容Cb上1的上极板，第0阶桥接电容阵列的2端口分别连接负阻模块的负端口、电感L的下端口、第一下桥接电容Cb下1的上极板；
第i阶桥接电容阵列的1端口接第i上桥接电容Cb上i的下极板、第二上桥接电容Cb上i+1的上极板，第i阶桥接电容阵列的2端口接第i下桥接电容Cb下i的下极板、第i+1下桥接电容Cb下i+1的上极板；
第n阶桥接电容阵列的1端口接第n上桥接电容Cb上n的下极板、第一衰减电容Ca1的上极板，第n阶桥接电容阵列的2端口接第n下桥接电容Cb下n的下极板、第二衰减电容Ca2的下极板；第一衰减电容Ca1的下极板接第二衰减电容Ca2的上极板。
进一步地，第0阶、第1阶、第2阶…、第i阶、…第n阶桥接电容阵列的结构均相同。
进一步地，第0阶桥接电容阵列包括第一调谐电容模块Cu1和第二调谐电容模块Cu2，第0阶桥接电容阵列的1端口连接第一调谐电容模块Cu1的上极板，第0阶桥接电容阵列的2端口连接第二调谐电容模块Cu2下极板；第一调谐电容模块Cu1的下极板接第二调谐电容模块Cu2的上极板。
进一步地，多阶桥接电容阵列中，电容值需满足以下关系：第一上桥接电容Cb上1、第二上桥接电容Cb上2、…、第i上桥接电容Cb上i、…、第n-1上桥接电容Cb上n-1、第一下桥接电容Cb下1、第二下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n-1下桥接电容Cb下n-1的容值都为Cb，第n上桥接电容Cb上n、第n下桥接电容Cb下n的容值为Cs，第一调谐电容Cu1、第二调谐电容Cu2的电容值均为Cu，第一衰减电容Ca1、第二衰减电容Ca2容值都为Ca，当电容值满足：
Ca＝Cu-CS
(1)
该基于多阶桥接电容阵列的数控振荡器的最小可变电容为：
式中，ΔCu为任意一阶桥接电容阵列的单位可变电容值，n为桥接电容阵列单元中桥接电容阵列的数量。
本发明的有益效果是：该种基于多阶桥接电容阵列的数控振荡器，通过改变振荡器开关电容调谐模块的结构，在原来频率分辨率的基础上，使得频率分辨率提高为原来的几百倍，从而获得更高精度的频率分辨率，同时具有较高的线性度、频率稳定度。该种基于多阶桥接电容阵列的数控振荡器，采用LC数控振荡器，在振荡器的开关电容阵列间加入桥接电容，使得电容的调制精度比原来提高几百倍，从而可以大大提高数控振荡器的频率分辨率，并具有较高的线性度、频率稳定度，也不会增加其整个振荡电路的功耗，并能够实现相位噪声性能的优化。
附图说明
图1是本发明实施例基于多阶桥接电容阵列的数控振荡器的结构示意图；
图2是实施例基于多阶桥接电容阵列的数控振荡器的SP仿真示意图；
图3是实施例基于多阶桥接电容阵列的数控振荡器与不含桥接电容阵列的数控振荡器的相位噪声仿真对比示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例
一种基于多阶桥接电容阵列的数控振荡器，如图1，包括负阻模块、电感L和多阶桥接电容阵列，负阻模块包括PMOS晶体管Mp和NMOS晶体管Mn，负阻模块的正端口连接电感L的上端，负阻模块的负端口接电感L的下端；负阻模块的正端口分别接PMOS晶体管Mp的栅极与NMOS晶体管Mn的漏极，负阻模块的负端口分别接PMOS晶体管Mp的漏极与NMOS晶体管Mn的栅极；PMOS晶体管Mp的源极接电源，NMOS晶体管Mn的源极接地；电感L与多阶桥接电容阵列并联。
多阶桥接电容阵列包括桥接电容阵列单元、上桥接电容单元、下桥接电容单元、第一衰减电容Ca1和第二衰减电容Ca2，桥接电容阵列单元包括第0阶、第1阶、第2阶、…、第i阶、…、第n-1阶、第n阶桥接电容阵列，其中i、n为整数且0<i<n；上桥接电容单元包括第一上桥接电容Cb上1、第二上桥接电容Cb上2、…1、第i上桥接电容Cb上i、…、第n上桥接电容Cb上n，其中i、n为整数且0<i<n；下桥接电容单元包括第一下桥接电容Cb下1、第一下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n下桥接电容Cb下n，其中i、n为整数且0<i<n；
第0阶桥接电容阵列的1端口分别连接负阻模块的正端口、电感L的上端口、第一上桥接电容Cb上1的上极板，第0阶桥接电容阵列的2端口分别连接负阻模块的负端口、电感L的下端口、第一下桥接电容Cb下1的上极板；
第i阶桥接电容阵列的1端口接第i上桥接电容Cb上i的下极板、第二上桥接电容Cb上i+1的上极板，第i阶桥接电容阵列的2端口接第i下桥接电容Cb下i的下极板、第i+1下桥接电容Cb下i+1的上极板；
第n阶桥接电容阵列的1端口接第n上桥接电容Cb上n的下极板、第一衰减电容Ca1的上极板，第n阶桥接电容阵列的2端口接第n下桥接电容Cb下n的下极板、第二衰减电容Ca2的下极板；第一衰减电容Ca1的下极板接第二衰减电容Ca2的上极板。
该种基于多阶桥接电容阵列的数控振荡器，通过改变振荡器开关电容调谐模块的结构，在原来频率分辨率的基础上，使得频率分辨率提高为原来的几百倍，从而获得更高精度的频率分辨率，同时具有较高的线性度、频率稳定度。该种基于多阶桥接电容阵列的数控振荡器，采用LC数控振荡器，在振荡器的开关电容阵列间加入桥接电容，使得电容的调制精度比原来提高几百倍，从而可以大大提高数控振荡器的频率分辨率，并具有较高的线性度、频率稳定度，也不会增加其整个振荡电路的功耗，并能够实现相位噪声性能的优化。
该种基于多阶桥接电容阵列的数控振荡器中，第0阶、第1阶、第2阶…、第i阶、…第n阶桥接电容阵列的结构均相同。第0阶桥接电容阵列包括第一调谐电容模块Cu1和第二调谐电容模块Cu2，第0阶桥接电容阵列的1端口连接第一调谐电容模块Cu1的上极板，第0阶桥接电容阵列的2端口连接第二调谐电容模块Cu2下极板；第一调谐电容模块Cu1的下极板接第二调谐电容模块Cu2的上极板。
多阶桥接电容阵列中，电容值需满足以下关系：第一上桥接电容Cb上1、第二上桥接电容Cb上2、…、第i上桥接电容Cb上i、…、第n-1上桥接电容Cb上n-1、第一下桥接电容Cb下1、第二下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n-1下桥接电容Cb下n-1的容值都为Cb，第n上桥接电容Cb上n、第n下桥接电容Cb下n的容值为Cs，第一调谐电容Cu1、第二调谐电容Cu2的电容值均为Cu，第一衰减电容Ca1、第二衰减电容Ca2容值都为Ca，当电容值满足：
Ca＝Cu-CS
该基于多阶桥接电容阵列的数控振荡器的最小可变电容为：
式中，ΔCu为任意一阶桥接电容阵列的单位可变电容值，n为桥接电容阵列单元中桥接电容阵列的数量。
从式(3)可以看出，该种基于多阶桥接电容阵列的数控振荡器能够达到的最小可变电容ΔCfine为任一阵列可达到的最小可变电容ΔCu乘以一个衰减系数，此衰减系数取决于Cs与Cu的比值，以及阶数n。因此该种基于多阶桥接电容阵列的数控振荡器的最小可变电容ΔCfine远小于ΔCu，从而相对于现有技术，能够实现频率分辨率的数值更小，频率分辨率的精度更高。
如图2，是实施例的基于多阶桥接电容阵列的数控振荡器的SP仿真图，在仿真中，ΔCu＝4fF、Cs＝0.51pF、Cu＝1.2pF。经过理论计算得ΔCfine＝8aF，与图2所示仿真结果一致。通过仿真实验和理论计算，能够明显看出频率分辨率是现有的数控振荡器的1/500倍，从而有效实现更高精度的频率分辨率。
将实施例的该种基于多阶桥接电容阵列的数控振荡器与不含桥接电容的数控振荡器，进行相位噪声仿真对比，如图3所示，在1MHz频偏处，不含桥接电容的数控振荡器的相位噪声为-106.4dBc/Hz，而采用实施例的该种基于多阶桥接电容阵列的数控振荡器后，输出信号的相位噪声下降至-116.8dBc/Hz，也就是说实施例的该种基于多阶桥接电容阵列的数控振荡器能够将数控振荡器的相位噪声性能优化10dBc/Hz。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (3)
1.一种基于多阶桥接电容阵列的数控振荡器，其特征在于：包括负阻模块、电感L和多阶桥接电容阵列，负阻模块包括PMOS晶体管Mp和NMOS晶体管Mn，负阻模块的正端口连接电感L的上端，负阻模块的负端口接电感L的下端；负阻模块的正端口分别接PMOS晶体管Mp的栅极与NMOS晶体管Mn的漏极，负阻模块的负端口分别接PMOS晶体管Mp的漏极与NMOS晶体管Mn的栅极；PMOS晶体管Mp的源极接电源，NMOS晶体管Mn的源极接地；电感L与多阶桥接电容阵列并联；
多阶桥接电容阵列包括桥接电容阵列单元、上桥接电容单元、下桥接电容单元、第一衰减电容Ca1和第二衰减电容Ca2，桥接电容阵列单元包括第0阶、第1阶、第2阶、…、第i阶、…、第n-1阶、第n阶桥接电容阵列，其中i、n为整数且0<i<n；上桥接电容单元包括第一上桥接电容Cb上1、第二上桥接电容Cb上2、…1、第i上桥接电容Cb上i、…、第n上桥接电容Cb上n，其中i、n为整数且0<i<n；下桥接电容单元包括第一下桥接电容Cb下1、第一下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n下桥接电容Cb下n，其中i、n为整数且0<i<n；
第0阶桥接电容阵列的1端口分别连接负阻模块的正端口、电感L的上端口、第一上桥接电容Cb上1的上极板，第0阶桥接电容阵列的2端口分别连接负阻模块的负端口、电感L的下端口、第一下桥接电容Cb下1的上极板；
第i阶桥接电容阵列的1端口接第i上桥接电容Cb上i的下极板、第二上桥接电容Cb上i+1的上极板，第i阶桥接电容阵列的2端口接第i下桥接电容Cb下i的下极板、第i+1下桥接电容Cb下i+1的上极板；
第n阶桥接电容阵列的1端口接第n上桥接电容Cb上n的下极板、第一衰减电容Ca1的上极板，第n阶桥接电容阵列的2端口接第n下桥接电容Cb下n的下极板、第二衰减电容Ca2的下极板；第一衰减电容Ca1的下极板接第二衰减电容Ca2的上极板；
多阶桥接电容阵列中，电容值需满足以下关系：第一上桥接电容Cb上1、第二上桥接电容Cb上2、…、第i上桥接电容Cb上i、…、第n-1上桥接电容Cb上n-1、第一下桥接电容Cb下1、第二下桥接电容Cb下2、…、第i下桥接电容Cb下i、…、第n-1下桥接电容Cb下n-1的容值都为Cb，第n上桥接电容Cb上n、第n下桥接电容Cb下n的容值为Cs，第一调谐电容Cu1、第二调谐电容Cu2的电容值均为Cu，第一衰减电容Ca1、第二衰减电容Ca2容值都为Ca，当电容值满足：
Ca＝Cu-CS
(1)
该基于多阶桥接电容阵列的数控振荡器的最小可变电容为：
式中，ΔCu为任意一阶桥接电容阵列的单位可变电容值，n为桥接电容阵列单元中桥接电容阵列的数量。
2.如权利要求1所述的基于多阶桥接电容阵列的数控振荡器，其特征在于：第0阶、第1阶、第2阶…、第i阶、…第n阶桥接电容阵列的结构均相同。
3.如权利要求1所述的基于多阶桥接电容阵列的数控振荡器，其特征在于：第0阶桥接电容阵列包括第一调谐电容模块Cu1和第二调谐电容模块Cu2，第0阶桥接电容阵列的1端口连接第一调谐电容模块Cu1的上极板，第0阶桥接电容阵列的2端口连接第二调谐电容模块Cu2下极板；第一调谐电容模块Cu1的下极板接第二调谐电容模块Cu2的上极板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910653701.8A CN110212914B (zh) | 2019-07-18 | 2019-07-18 | 基于多阶桥接电容阵列的数控振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910653701.8A CN110212914B (zh) | 2019-07-18 | 2019-07-18 | 基于多阶桥接电容阵列的数控振荡器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212914A CN110212914A (zh) | 2019-09-06 |
| CN110212914B true CN110212914B (zh) | 2022-10-18 |
Family
ID=67797790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910653701.8A Active CN110212914B (zh) | 2019-07-18 | 2019-07-18 | 基于多阶桥接电容阵列的数控振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212914B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111786672B (zh) * | 2020-06-03 | 2022-11-08 | 东南大学 | 一种变压器耦合开关电容阶梯电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483434A (zh) * | 2008-01-11 | 2009-07-15 | 上海锐协微电子科技有限公司 | 一种低调谐增益变化的压控振荡器 |
| CN101662281A (zh) * | 2009-09-10 | 2010-03-03 | 上海交通大学 | 电感电容数控振荡器 |
| CN108259037A (zh) * | 2018-02-01 | 2018-07-06 | 中国电子科技集团公司第五十四研究所 | 多谐振腔耦合低相位噪声压控振荡器 |
-
2019
- 2019-07-18 CN CN201910653701.8A patent/CN110212914B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483434A (zh) * | 2008-01-11 | 2009-07-15 | 上海锐协微电子科技有限公司 | 一种低调谐增益变化的压控振荡器 |
| CN101662281A (zh) * | 2009-09-10 | 2010-03-03 | 上海交通大学 | 电感电容数控振荡器 |
| CN108259037A (zh) * | 2018-02-01 | 2018-07-06 | 中国电子科技集团公司第五十四研究所 | 多谐振腔耦合低相位噪声压控振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212914A (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8000428B2 (en) | All-digital frequency synthesis with DCO gain calculation | |
| US9170564B2 (en) | Time-to-digital converter and PLL circuit using the same | |
| Vercesi et al. | Two-dimensions Vernier time-to-digital converter | |
| US7046098B2 (en) | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information | |
| Saber et al. | Design and implementation of low power digital phase-locked loop | |
| CN107634761B (zh) | 一种数字锁相环频率综合装置 | |
| US11817868B2 (en) | Apparatus for digital frequency synthesizer with sigma-delta modulator and associated methods | |
| EP0988691A1 (en) | Frequency synthesis circuit tuned by digital words | |
| CN105577178A (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
| CN110908270A (zh) | 一种恒定斜率数字时间转换器及其控制方法 | |
| CN110212914B (zh) | 基于多阶桥接电容阵列的数控振荡器 | |
| CN111030599B (zh) | 正交信号产生 | |
| US7847642B2 (en) | Frequency tuning circuit, use of the tuning circuit and method for frequency tuning | |
| US20070008040A1 (en) | Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal | |
| JPH1127142A (ja) | デジタル制御発振器 | |
| CN109787621B (zh) | 亚采样数字锁相环 | |
| CN112953526A (zh) | 一种环形振荡电路、方法以及集成芯片 | |
| CN112242841A (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
| CN114710154B (zh) | 基于时分复用增益校准的开环小数分频器和时钟系统 | |
| CN111786672A (zh) | 一种变压器耦合开关电容阶梯电路 | |
| US7915968B2 (en) | Digitally controlled oscillator (DCO) | |
| US20210349425A1 (en) | Novel time to digital converter | |
| Lu et al. | A 5 GHz 90-nm CMOS all digital phase-locked loop | |
| CN110311674B (zh) | 用于抑制锁相环输出时钟杂散的控制方法及电路 | |
| US7277519B2 (en) | Frequency and phase correction in a phase-locked loop (PLL) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |