CN110197870B - 隔离结构及其制造方法 - Google Patents

隔离结构及其制造方法 Download PDF

Info

Publication number
CN110197870B
CN110197870B CN201810161019.2A CN201810161019A CN110197870B CN 110197870 B CN110197870 B CN 110197870B CN 201810161019 A CN201810161019 A CN 201810161019A CN 110197870 B CN110197870 B CN 110197870B
Authority
CN
China
Prior art keywords
fin
gate
isolation structure
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810161019.2A
Other languages
English (en)
Other versions
CN110197870A (zh
Inventor
朱中良
陈昱瑞
陈宏岳
王裕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201810161019.2A priority Critical patent/CN110197870B/zh
Priority to US15/920,008 priority patent/US10355048B1/en
Publication of CN110197870A publication Critical patent/CN110197870A/zh
Application granted granted Critical
Publication of CN110197870B publication Critical patent/CN110197870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种隔离结构及其制造方法，该隔离结构设置在磁性随机存取存储器元件的鳍形晶体管之间，其中包括鳍形线基板，有沟槽横跨所述鳍形线基板。氧化层设置在所述沟槽以外的所述鳍形线基板上。衬垫层设置在所述沟槽的凹陷表面。氮化层设置在所述衬垫层上，部分填入所述沟槽。氧化物残留位于在所述沟槽内的底部的所述氮化层上。栅极状结构，设置在所述氧化层上，且全部填满所述沟槽。

Description

隔离结构及其制造方法
技术领域
本发明涉及一种半导体元件技术，且特别是涉及半导体元件的隔离结构及其制造技术。
背景技术
基于缩小半导体元件的尺寸的需求，晶体管的设计有很大的研发。例如磁性随机存取存储器(magnetic random access memory，MRAM)装置，其需要大量的控制晶体管。晶体管的尺寸会影响存储器装置的存储容量。
关于晶体管的设计研发，例如有鳍形场效晶体管(fin field effecttransistor,FinFET)已被提出，其可以有效减少晶体管的尺寸，有利于用来构成随机存取存储器的存储胞的一部分。
大量的存储胞，通常会以单个或是多个规划成一个存储胞单元，其之间需要隔离。对于采用鳍形场效晶体管的磁性随机存取存储器，传统上，在横跨鳍形结构的方向会有浅沟槽隔离(STI)结构来隔离存储胞单元。然而浅沟槽隔离(STI)结构的尺寸仍是偏大。在大数量浅沟槽隔离结构的尺寸的累积后，整个存储器装置也对应地大。
如何缩小存储胞单元之间的隔离结构的间隔尺寸，而同时也可以维持良好的隔离效果，是缩小整体装置尺寸所需要考虑的议题。
发明内容
依据一实施例，本发明提供半导体元件的隔离结构及其制造技术，可以有效减少存储胞单元之间的隔离结构的间隔尺寸，且能维持良好的隔离效果。
依据一实施例，本发明提供一种隔离结构，设置在磁性随机存取存储器元件的鳍形晶体管之间。隔离结构包括鳍形线基板，有沟槽横跨所述鳍形线基板。氧化层设置在所述沟槽以外的所述鳍形线基板上。衬垫层设置在所述沟槽的凹陷表面。氮化层设置在所述衬垫层上，部分填入所述沟槽。氧化物残留位于在所述沟槽内的底部的所述氮化层上。栅极状结构设置在所述氧化层上，且全部填满所述沟槽。
依据一实施例，对于所述的隔离结构，还包括间隙壁在所述栅极状结构的侧壁。
依据一实施例，对于所述的隔离结构，所述栅极状结构包含多晶硅。
依据一实施例，对于所述的隔离结构，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
依据一实施例，对于所述的隔离结构，所述栅极状结构是条形线，跨过所述鳍形线基板。
依据一实施例，对于所述的隔离结构，所述栅极状结构的宽度实质上是等于所述鳍形晶体管的栅极线的宽度。
依据一实施例，对于所述的隔离结构，所述沟槽是设置在相邻两个寄存储胞单元之间，且每一个存储胞单元包含单个存储胞或是两个存储胞或是更多。
依据一实施例，本发明提供一种隔离结构，设置在磁性随机存取存储器元件的鳍形晶体管之间。隔离结构包括鳍形线基板，有沟槽横跨所述鳍形线基板。氧化层设置在所述沟槽以外的所述鳍形线基板上。衬垫层设置在所述沟槽的凹陷表面。氮化层设置在所述衬垫层上，部分填入所述沟槽。栅极状结构设置在所述氧化层上，其中所述栅极状结构的一部分是在所述氮化层上，且全部填满所述沟槽。
依据一实施例，对于所述的隔离结构，还包括间隙壁在所述栅极状结构的侧壁。
依据一实施例，对于所述的隔离结构，所述栅极状结构包含多晶硅。
依据一实施例，对于所述的隔离结构，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
依据一实施例，对于所述的隔离结构，所述栅极状结构是条形线，跨过所述鳍形线基板。
依据一实施例，对于所述的隔离结构，所述栅极状结构的宽度实质上是等于所述鳍形晶体管的栅极线的宽度。
依据一实施例，对于所述的隔离结构，所述沟槽是设置在相邻两个寄存储胞单元之间，且每一个存储胞单元包含单个存储胞或是两个存储胞或是更多。
依据一实施例，本发明提供一种制造隔离结构的方法，其中所述隔离结构设置在磁性随机存取存储器元件的鳍形晶体管之间。所述方法包括形成隔离沟槽在鳍形线基板中。氧化层形成在所述沟槽以外的所述鳍形线基板上。衬垫层形成在所述沟槽的凹陷表面。氮化层形成在所述衬垫层上，部分填入所述沟槽。栅极状结构形成在所述氧化层上，且全部填满所述沟槽。
依据一实施例，对于所述制造隔离结构的方法，所述沟槽是与所述磁性随机存取存储器元件的浅沟槽隔离结构同时形成。
依据一实施例，对于所述制造隔离结构的方法，所述沟槽是在形成所述磁性随机存取存储器元件的浅沟槽隔离结构后才形成。
依据一实施例，对于所述制造隔离结构的方法，所述栅极状结构包含多晶硅。
依据一实施例，对于所述制造隔离结构的方法，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
依据一实施例，对于所述制造隔离结构的方法，所述栅极状结构是条形线，跨过所述鳍形线基板,其中所述栅极状结构的宽度实质上是等于所述鳍形晶体管的栅极线的宽度。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为依据本发明一实施例，绘示一般磁性随机存取存储器的存储胞结构示意图；
图2A为依据本发明一实施例，绘示控制晶体管的上视结构示意图；
图2B为依据本发明一实施例，绘示图2A在I-I切割线上的鳍形线基板剖面结构示意图；
图3为依据本发明一实施例，绘示磁性随机存取存储器的上视结构示意图；
图4为依据本发明一实施例，绘示磁性随机存取存储器的上视结构示意图；
图5A～图5F为依据本发明一实施例，绘示制造隔离结构的方法，是沿着图2A的切割线II-II的部分剖面结构流程示意图；以及
图6A～图6E为依据本发明一实施例，绘示制造隔离结构的方法，是沿着图2A的切割线II-II的部分剖面结构流程示意图。
附图标号说明
100:基板
102:掺杂区域
104:选择线
106:栅极端
108:存储结构
110:存储层
110a:固定层
110b:阻障层
110c:自由层
112:位线
200:基板
202:鳍形线基板
204:源极/漏极区域
206:栅极线
208:隔离结构
210:介电层
220、302:存储胞单元
400、500:鳍形线基板
402、502:垫氧化层
404、504:沟槽
406、506:衬垫层
408、508:氮化层
410:氧化层
412:氧化层
414、510:栅极状结构
416、512:间隙壁
具体实施方式
本发明是关于在磁性随机存取存储器的存储胞中的晶体管的隔离技术。
一个存储胞会至少包含磁性穿遂接面(Magnetic Tunnel Junction，MTJ)存储层以及控制晶体管。磁性穿遂接面存储层的一端连接到控制晶体管的漏极端，另一端连接到位线。控制晶体管的栅极端连接字线，源极端连接选择线。控制晶体管之间需要隔离。
图1为依据本发明一实施例，绘示一般磁性随机存取存储器的存储胞结构示意图。参阅图1，磁性随机存取存储器的存储胞的基本架构，包括控制晶体管，其形成于基板100上。晶体管的栅极端106是连接到字线(word line)。晶体管的一个掺杂区域102，例如源极区域连接到选择线104(selection line)晶体管的另一个掺杂区域102，例如漏极区域连接到存储结构108。存储结构108包含磁性穿遂接面存储层110，接受位线112(bit line)控制。磁性穿遂接面存储层110包含固定层(Pin layer)110a、阻障层110b、自由层100c。固定层110有固定的磁化方向。自由层100c的磁化方向依照操作可以自由双向变换，与固定的磁化方向构成平行或是反平行的状态而有不同的磁阻值，如此可以存储一个位的数据。图1的存储胞结构仅是一个基本范例，实际上可以有其他的设计。本发明不限于此。
基于半导体制造技术的研发，控制晶体管例如可以由鳍形场效晶体管来制造而缩小尺寸。
本发明针对以鳍形场效晶体管为基础的随机存取存储器胞，提出在控制晶体管之间的单扩散中断(Single Diffusion Break，SDB)隔离结构，可以缩小晶体管之间隔离距离，而减少元件的面积，同时隔离结构也具有足够的隔离效果。
以下举一些实施例来说明本发明，但是本发明不限于所举的实施例。
图2A为依据本发明一实施例，绘示控制晶体管的上视结构示意图。图2B为依据本发明一实施例，绘示图2A在I-I切割线上的鳍形线基板剖面结构示意图。参阅图2A与图2B，控制晶体管是以鳍形场效晶体管的结构来制造，因此基板200上，例如是硅基板，会先形成有鳍状的凸出结构。鳍状的凸出结构也是基板200的上部结构，以下也称为鳍形线基板(finline substrate)202。栅极线206横跨这些鳍形线基板202，晶体管的源极/漏极区域204是在栅极线206的两边，而形成在鳍形线基板202的表面上。在鳍形线基板202之间会有介电层210。
本发明提出隔离相邻晶体管的隔离结构208，其宽度仅需要大约单条的栅极限206的宽度，可以有效减少隔离结构208的宽度，如此可以缩小整体电路所使用的面积。隔离结构208的细部结构以及制造方法会在后面有更详细的描述。
图3为依据本发明一实施例，绘示磁性随机存取存储器的上视结构示意图。参阅图3，本发明的隔离结构208可以利用与栅极线206相对应的相容制造工艺(process)来制造完成，到隔离存储胞单元220的效果。在一实施例，存储胞单元220例如是以一个晶体管为一个单元，由隔离结构208隔离。
在另一实施例，存储胞单元220也可以多个晶体管为一个单元。图4为依据本发明一实施例，绘示磁性随机存取存储器的上视结构示意图。参阅图4，存储胞单元302是以两个晶体管为例，其中两个晶体管的源极区域可以共用，利用连接结构S连接到选择线。晶体管的漏极区域利用连接结构D连接到存储元件。实际上，存储胞单元的数量是依照实际需要规划，而利用隔离结构208提供隔离效果。
图5A～图5F为依据本发明一实施例，绘示制造隔离结构的方法，是沿着图2A的切割线II-II的部分剖面结构流程示意图。
参阅图5A，以下描述隔离结构208的制造流程。绘示的结构是在鳍形线基板400上的剖面结构。配合元件其他外围区域的浅沟槽隔离结构的形成，在鳍形线基板400上形成垫(pad)氧化层402，厚度例如是40埃，但是不限于此厚度。
参阅图5B，在鳍形线基板400中形成沟槽404，横跨此鳍形线基板400。此沟槽404的位置是对应要形成隔离结构208的位置。垫氧化层402于最后例如会其他介电层合并，成为设置在沟槽404以外的鳍形线基板400上，如图5F的氧化层412。
参阅图5C，衬垫层(liner layer)406设置在沟槽404的凹陷表面上，其例如是利用氧化工艺，对暴露的基板表面氧化的氧化层。接着，利用沉积工艺形成氮化层408，设置于衬垫层406与垫氧化层402上。氮化层408的厚度不大，因此大致上与沟槽404的侧壁与底部共形。
参阅图5D，在垫氧化层402上的氮化层408被移除，保留在沟槽404内的氮化层408，其是部分填入沟槽404。参阅图5E，再继续进行氧化物沉积工艺，而形成氧化层410，其与先前的垫氧化层402合并。氧化层410例如会填满沟槽404。
参阅图5F，氧化层410对应沟槽404的一部分被移除，而剩下的氧化层410构成氧化层412，位在沟槽404外的鳍形线基板400上。另外，氧化层410在沟槽404内还有残留部分在氮化层408上，且在沟槽404的底部。接着配合晶体管的栅极线206的形成，栅极状结构414设置在氧化层412上，且全部填满沟槽404。另外在栅极状结构414的侧壁上也有间隙壁(spacer)416。栅极状结构414以及在沟槽404内的介电材料结构，构成本发明的隔离结构208。
在一实施例，对于所述的隔离结构，栅极状结构414例如包含多晶硅，或是高介电值的介电层与金属层的堆叠，其中高介电值是指比氧化物的介电值高的材质，例如氮化物。在一实施例，栅极状结构414是条形线，跨过所述鳍形线基板。在一实施例，栅极状结构414的宽度实质上例如是等于鳍形晶体管的栅极线206的宽度。
在图5A～图5F的实施例，隔离结构208是配合其它浅沟槽隔离结构的沟槽工艺形成沟槽404，但是本发明不限于此。
图6A～图6E为依据本发明一实施例，绘示制造隔离结构的方法，是沿着图2A的切割线II-II的部分剖面结构流程示意图。
参阅图6A，对于本发明提出的隔离结构于另一实施例可以在其它浅沟槽隔离结构完成后，另外独立制造。于此情形，鳍形线基板500与垫氧化层502是在浅沟槽隔离结构完成后的状态。
参阅图6B，沟槽504形成在鳍形线基板500上，且是横跨鳍形线基板500。此沟槽504是在浅沟槽隔离结构完成后才形成。
参与图6C，氮化层508是利用氮化物沉积工艺，形成在垫氧化层502上，且填满沟槽504。参阅图6D，在垫氧化层502上的氮化层508被移除，在沟槽504内的一部分垫氧化层502保留，例如维持将沟槽504填满。
参阅图6E，沟槽504内的氮化层508的中间部分被移除，且再度在氮化层508中将沟槽504的中间区域打开。后续，栅极状结构510形成在垫氧化层502上，且将打开的沟槽504填满。栅极状结构510的侧壁也有间隙壁512。如此完成隔离结构208的制造。
就一般性，整合前述制造隔离结构的方法，其包含形成隔离沟槽404，504，在鳍形线基板400，500中。形成氧化层412，502在所述沟槽404，504以外的所述鳍形线基板400，500上。形成衬垫层406，506在所沟槽404，504的凹陷表面。形成氮化层408，508在所述衬垫层406，506上，部分填入所述沟槽。形成栅极状结构410，510设置在所述氧化层412，502上，且全部填满所述沟槽404，504。
本发明提出隔离结构，以对存储胞单元隔离，具有较小宽度且能维持良好的隔离效果，有利于缩小存储器装置的使用面积。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种隔离结构，设置在磁性随机存取存储器元件的鳍形晶体管之间，其特征在于包括:
鳍形线基板，有沟槽横跨所述鳍形线基板;
氧化层，在所述沟槽以外的所述鳍形线基板上;
衬垫层，设置在所述沟槽的倾斜表面和底表面上;
氮化层，设置在所述衬垫层上，部分填入所述沟槽，其中所述氮化层具有与所述衬垫层的顶表面相等的高度，并且所述氮化层在中心区域处具有凹陷;
氧化物残留，位于所述沟槽内的底部的所述氮化层上; 以及
栅极状结构，设置在所述氧化层和所述氧化物残留上，且全部填满所述沟槽。
2.根据权利要求1所述的隔离结构，其特征在于，还包括间隙壁在所述栅极状结构的侧壁。
3.根据权利要求1所述的隔离结构，其特征在于，所述栅极状结构包含多晶硅。
4.根据权利要求1所述的隔离结构，其特征在于，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
5.根据权利要求1所述的隔离结构，其特征在于，所述栅极状结构是条形线，跨过所述鳍形线基板。
6.根据权利要求1所述的隔离结构，其特征在于，所述栅极状结构的宽度等于所述鳍形晶体管的栅极线的宽度。
7.根据权利要求1所述的隔离结构，其特征在于，所述沟槽是设置在相邻两个存储胞单元之间，且每一个存储胞单元包含单个存储胞或是两个存储胞或是更多。
8.一种隔离结构，设置在磁性随机存取存储器元件的鳍形晶体管之间，其特征在于包括:
鳍形线基板，有沟槽横跨所述鳍形线基板;
氧化层，在所述沟槽以外的所述鳍形线基板上;
衬垫层，设置在所述沟槽的倾斜表面和底表面上;
氮化层，设置在所述衬垫层上，部分填入所述沟槽，其中所述氮化层具有与所述衬垫层的顶表面相等的高度，并且所述氮化层在中心区域处具有凹陷; 以及
栅极状结构，设置在所述氧化层上，其中所述栅极状结构的一部分是在所述氮化层上，且全部填满所述沟槽。
9.根据权利要求8所述的隔离结构，其特征在于，还包括间隙壁在所述栅极状结构的侧壁。
10.根据权利要求8所述的隔离结构，其特征在于，所述栅极状结构包含多晶硅。
11.根据权利要求8所述的隔离结构，其特征在于，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
12.根据权利要求8所述的隔离结构，其特征在于，所述栅极状结构是条形线，跨过所述鳍形线基板。
13.根据权利要求8所述的隔离结构，其特征在于，所述栅极状结构的宽度等于所述鳍形晶体管的栅极线的宽度。
14.根据权利要求8所述的隔离结构，其特征在于，所述沟槽是设置在相邻两个存储胞单元之间，且每一个存储胞单元包含单个存储胞或是两个存储胞或是更多。
15.一种制造隔离结构的方法，其中所述隔离结构设置在磁性随机存取存储器元件的鳍形晶体管之间，其特征在于包括:
形成沟槽，在鳍形线基板中;
形成氧化层，在所述沟槽以外的所述鳍形线基板上;
形成衬垫层，在所述沟槽的倾斜表面和底表面上;
形成氮化层，在所述衬垫层上，部分填入所述沟槽，其中所述氮化层具有与所述衬垫层的顶表面相等的高度，并且所述氮化层在中心区域处具有凹陷;
在所述氮化层上形成氧化物残留，部分填充所述沟槽；以及
形成栅极状结构，设置在所述氧化层和所述氧化物残留上，且全部填满所述沟槽。
16.根据权利要求15所述的方法，其特征在于，所述沟槽是与所述磁性随机存取存储器元件的浅沟槽隔离结构同时形成。
17.根据权利要求15所述的方法，其特征在于，所述沟槽是在形成所述磁性随机存取存储器元件的浅沟槽隔离结构后才形成。
18.根据权利要求15所述的方法，其特征在于，所述栅极状结构包含多晶硅。
19.根据权利要求15所述的方法，其特征在于，所述栅极状结构包含高介电值的介电层与金属层的堆叠。
20.根据权利要求15所述的方法，其特征在于，所述栅极状结构是条形线，跨过所述鳍形线基板, 其中所述栅极状结构的宽度等于所述鳍形晶体管的栅极线的宽度。
CN201810161019.2A 2018-02-27 2018-02-27 隔离结构及其制造方法 Active CN110197870B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810161019.2A CN110197870B (zh) 2018-02-27 2018-02-27 隔离结构及其制造方法
US15/920,008 US10355048B1 (en) 2018-02-27 2018-03-13 Isolation structure of semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810161019.2A CN110197870B (zh) 2018-02-27 2018-02-27 隔离结构及其制造方法

Publications (2)

Publication Number Publication Date
CN110197870A CN110197870A (zh) 2019-09-03
CN110197870B true CN110197870B (zh) 2022-11-08

Family

ID=67220303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810161019.2A Active CN110197870B (zh) 2018-02-27 2018-02-27 隔离结构及其制造方法

Country Status (2)

Country Link
US (1) US10355048B1 (zh)
CN (1) CN110197870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084140B (zh) * 2021-03-15 2024-09-20 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326634A (zh) * 2005-12-08 2008-12-17 富士通株式会社 半导体器件
JP2015141922A (ja) * 2014-01-27 2015-08-03 世界先進積體電路股▲ふん▼有限公司 半導体装置およびその製造方法
CN106711213A (zh) * 2015-07-20 2017-05-24 联华电子股份有限公司 半导体元件及其制作方法
CN107195655A (zh) * 2016-03-15 2017-09-22 德克萨斯仪器股份有限公司 具有霍尔效应以及各向异性磁阻（amr）传感器的集成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771533B2 (en) 2002-08-27 2004-08-03 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US10606973B2 (en) 2011-02-08 2020-03-31 Iii Holdings 1, Llc Memory cell layout for low current field-induced MRAM
US9570138B2 (en) 2015-02-03 2017-02-14 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with fast read/write speed
TWI642185B (zh) * 2015-03-18 2018-11-21 聯華電子股份有限公司 半導體元件及其製作方法
TWI692871B (zh) * 2016-08-03 2020-05-01 聯華電子股份有限公司 半導體結構及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326634A (zh) * 2005-12-08 2008-12-17 富士通株式会社 半导体器件
JP2015141922A (ja) * 2014-01-27 2015-08-03 世界先進積體電路股▲ふん▼有限公司 半導体装置およびその製造方法
CN106711213A (zh) * 2015-07-20 2017-05-24 联华电子股份有限公司 半导体元件及其制作方法
CN107195655A (zh) * 2016-03-15 2017-09-22 德克萨斯仪器股份有限公司 具有霍尔效应以及各向异性磁阻（amr）传感器的集成电路

Also Published As

Publication number Publication date
US10355048B1 (en) 2019-07-16
CN110197870A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
US10727348B2 (en) Semiconductor device with adjacent source/drain regions connected by a semiconductor bridge, and method for fabricating the same
US11569215B2 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
US8987811B2 (en) Semiconductor devices including a vertical channel transistor and methods of fabricating the same
US10734080B2 (en) Three-dimensional memory device containing bit line switches
US11069707B2 (en) Variable die size memory device and methods of manufacturing the same
US10854619B2 (en) Three-dimensional memory device containing bit line switches
US20130256769A1 (en) Semiconductor device and method of fabricating the same
US11631690B2 (en) Three-dimensional memory device including trench-isolated memory planes and method of making the same
CN102800693A (zh) 半导体器件及其形成方法
US9455329B2 (en) Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
TW202201744A (zh) 記憶體裝置與其製造方法
US11665885B2 (en) Semiconductor memory device
US11296113B2 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
US12127386B2 (en) Semiconductor memory device
KR20160049870A (ko) 반도체 소자 및 그 제조 방법
CN110197870B (zh) 隔离结构及其制造方法
TW202201755A (zh) 記憶體裝置與其製造方法
CN212570997U (zh) 半导体存储器件
WO2022046239A1 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
US20230380133A1 (en) Memory device, method of manufacturing memory device, and electronic apparatus including memory device
US20230380132A1 (en) Memory device, method of manufacturing memory device, and electronic apparatus including memory device
US20230327001A1 (en) Manufacturing method of pillar-shaped semiconductor device
US20240298438A1 (en) Semiconductor device
KR20230010033A (ko) 반도체 구조 및 제조 방법
CN113097211A (zh) 非挥发性存储元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant