CN110192287B - 芯片级封装发光二极管 - Google Patents

芯片级封装发光二极管 Download PDF

Info

Publication number
CN110192287B
CN110192287B CN201880005632.3A CN201880005632A CN110192287B CN 110192287 B CN110192287 B CN 110192287B CN 201880005632 A CN201880005632 A CN 201880005632A CN 110192287 B CN110192287 B CN 110192287B
Authority
CN
China
Prior art keywords
layer
opening
type semiconductor
light emitting
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880005632.3A
Other languages
English (en)
Other versions
CN110192287A (zh
Inventor
金钟奎
姜珉佑
吴世熙
林亨镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170178222A external-priority patent/KR102440223B1/ko
Priority claimed from KR1020180156201A external-priority patent/KR102601421B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201911394635.3A priority Critical patent/CN111129265B/zh
Priority to CN202211241597.XA priority patent/CN115621387A/zh
Priority to CN202211241646.XA priority patent/CN115621388A/zh
Publication of CN110192287A publication Critical patent/CN110192287A/zh
Application granted granted Critical
Publication of CN110192287B publication Critical patent/CN110192287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

一种芯片级封装发光二极管包括：第一导电型半导体层；台面，位于第一导电型半导体层上，并包括活性层及第二导电型半导体层；导电型氧化物层，布置在台面上；介电层，具有使导电型氧化物层暴露的多个开口部，并具有比第二导电型半导体层及导电型氧化物层低的折射率；金属反射层，通过介电层的开口部与导电型氧化物层连接；下部绝缘层，包括使第一导电型半导体层暴露的第一开口部及使金属反射层暴露的第二开口部；第一垫金属层，通过第一开口部电连接于第一导电型半导体层；第二垫金属层，通过第二开口部与金属反射层电连接；上部绝缘层，覆盖第一垫金属层及第二垫金属层，并具有使第一垫金属层暴露的第一开口部及使第二垫金属层暴露的第二开口部，所述介电层的开口部包括与所述下部绝缘层的第一开口部中的至少一个相邻的宽度较窄且长的条形状的开口部。

Description

芯片级封装发光二极管
技术领域
本发明涉及一种发光二极管，尤其涉及一种芯片级封装形态的发光二极管。
背景技术
通常，氮化镓(GaN)、氮化铝(AlN)等III族元素的氮化物的热稳定性优秀，并且具有直接跃迁型能带(band)结构，因此最近作为可视光线及紫外线领域的光源用物质而备受瞩目。尤其，利用氮化铟镓(InGaN)的蓝色及绿色发光二极管被应用于大规模自然色平板显示装置、信号灯、室内照明、高密度光源、高分辨率输出系统及光通信等多种应用领域。
最近，针对发光二极管中的在芯片级进行封装工序的芯片级封装形态的发光二极管的研究正在进行。这种发光二极管的大小比普通封装件小，并且不需要进行其他封装工序，因此可以进一步简化工序而可以节省时间及成本。
芯片级封装形态的发光二极管大致具有倒装芯片形状的电极结构，并且为了向基板侧发出光而使用欧姆反射层。通过使用倒装芯片形状的电极结构，可以提供发光效率及散热特性优秀的发光二极管。但是，这种发光二极管在倒键合时由于使用的焊料的扩散而使欧姆反射层被污染，从而可能导致发光二极管的不良。
因此，需要简化发光二极管的结构的同时提供可靠的发光二极管的努力。
并且，由于芯片级封装形态的发光二极管无法内置用于电过载或静电放电的单独的保护元件，因此需要对此的强抗性。
发明内容
技术问题
本发明所要解决的课题是提供一种有效地防止焊料等键合材料的扩散而能够提高可靠性的发光二极管。
本发明所要解决的又一课题是提供一种具有高反射率的反射结构的芯片级封装的发光二极管。
本发明所要解决的又一课题是提供一种对于电过载(electrical overstress)或静电放电(electrostatic discharge)具有抗性的芯片级封装的发光二极管。
技术方案
根据本发明的一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括与所述下部绝缘层的第一开口部中的至少一个相邻的宽度较窄且长的条(bar)形状的开口部。
根据本发明的另一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括具有彼此不同的大小的开口部，与所述上部绝缘层的第一开口部相邻的所述介电层的开口部中的至少一个的宽度或长度大于从所述上部绝缘层的第一开口部更远地布置的所述介电层的至少一个其他开口部。
根据本发明的又一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括位于所述上部绝缘层的第一开口部的下部的开口部，位于所述上部绝缘层的第一开口部下部且与所述下部绝缘层的第一开口部相邻的开口部中的从所述第一开口部沿垂直方向相隔的开口部的相隔距离大于最靠近所述第一开口部的所述介电层的开口部的相隔距离。
有益效果
根据本发明的实施例，代替现有的欧姆反射层而使用导电型氧化物层、介电层及金属反射层的反射结构。因此，可以防止焊料等结合材料渗透至接触区域，并且可以确保稳定的欧姆接触电阻而提高发光二极管的可靠性。并且，可以通过调节介电层的厚度而实现高的光输出及低的正向电压。
并且，根据本发明的实施例，可以通过控制形成于介电层的开口部的位置、大小或形状，提供对电过载或静电放电具有抗性的发光二极管。
对于本发明的其他优点及效果，可以通过具体说明进一步明确。
附图说明
图1是用于说明根据本发明的一实施例的发光二极管的示意性平面图。
图2是沿着图1的截取线A-A截取的剖面图。
图3是示意性地示出第二导电型半导体层内的p形杂质的掺杂分布的图表。
图4a及图4b为示出根据各介电层的厚度的正向电压及光输出的图表。
图5是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图6是沿着图5的截取线B-B截取的剖面图。
图7是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图8是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图9是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图10是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图11是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图12是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图13是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图14是沿着图13的截取线C-C截取的示意性剖面图。
图15是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图16是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
图17是用于说明根据本发明的一实施例的发光二极管被应用的照明装置的分解立体图。
图18是用于说明根据本发明的又一实施例的发光二极管被应用的显示装置的分解立体图。
图19是用于说明根据本发明的又一实施例的发光二极管被应用的显示装置的分解立体图。
图20是用于说明根据本发明的又一实施例的发光二极管被应用于头灯的示例的剖面图。
具体实施方式
以下，参照附图详细说明本发明的实施例。为了能够将本发明的思想充分传递给本领域技术人员，作为示例提供以下介绍的实施例。因此，本发明并不限定于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，为了便利而可能夸张示出构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于其他构成要素的“上部”或“上”时，不仅包括各个部分位于其他部分的“紧邻的上部”或“紧邻的上”的情况，还包括在各个构成要素与其他构成要素之间存在另外的构成要素的情形。在整个说明书中，相同的附图符号表示相同的构成要素。
根据本发明的一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部，并具有比所述第二导电型半导体层及所述导电型氧化物层低的折射率；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的厚度范围为所述第二导电型半导体层的厚度的4倍至13倍。
所述介电层的厚度范围可以为200nm至1000nm，厚度范围具体可以为300nm至800nm。在此厚度范围内可以实现高的光输出及低的正向电压。
另外，所述导电型氧化物层的厚度范围可以为3nm至50nm，具体地，厚度范围可以为6nm至30nm。在此厚度范围内可以确保良好的欧姆接触电阻，并且可以减少光吸收所导致的损失。
并且，所述介电层覆盖所述台面的侧面，并可以部分覆盖所述台面周围的第一导电型半导体层。
进一步，所述下部绝缘层可以覆盖所述介电层的边缘。
另外，所述下部绝缘层的第一开口部沿着所述台面的周围使所述第一导电型半导体层暴露，所述第一垫金属层可以具有沿着所述台面周围与所述第一导电型半导体层接触的外部接触部。由于第一垫金属层沿着台面周围与第一导电型半导体层接触，因此可以提高发光二极管的电流分散性能。
并且，所述台面包括暴露所述第一导电型半导体层的凹入部，所述下部绝缘层的第一开口部可以在所述凹入部内还使所述第一导电型半导体层暴露。进而，所述第一垫金属层还可以包括在所述凹入部内与所述第一导电型半导体层接触的内部接触部。由于第一垫金属层在台面周围及台面内部与第一导电型半导体层接触，因此进一步加强发光二极管的电流分散性能。
进一步，所述内部接触部可以与所述外部接触部连接，但本发明不限于此，内部接触部和外部接触部可以彼此相隔。
在若干实施例中，所述台面具有贯通所述第二导电型半导体层及活性层而使所述第一导电型半导体层暴露的过孔，所述下部绝缘层的第一开口部使被所述过孔暴露的第一导电型半导体层暴露，所述第一垫金属层可以具有与被所述过孔暴露的第一导电型半导体层接触的内部接触部。
进一步，所述第一垫金属层包括在所述台面的外部与所述第一导电型半导体层接触的多个外部接触部，所述外部接触部可以彼此相隔。
另外，所述发光二极管还可以包括：第一凸起垫，通过所述上部绝缘层的第一开口部与所述第一垫金属层连接；第二凸起垫，通过所述上部绝缘层的第二开口部与所述第二垫金属层连接。第一凸起垫及第二凸起垫在将发光二极管贴装于电路基板等而制作发光模块时可以被用作键合垫。
进一步，所述下部绝缘层可以包括多个第二开口部，所述第二凸起垫可以覆盖所述下部绝缘层的至少一个第二开口部的上部。
所述第一凸起垫只要在与所述第二垫金属层绝缘的情况下其位置及形状可以多样地变形，并且第二凸起垫在与第一垫金属层绝缘的情况下其位置及形状也可以多样地变形。
另外，所述第二垫金属层可以被所述第一垫金属层围绕。因此可以在第一垫金属层和第二垫金属层之间形成使下部绝缘层暴露的边界区域。该边界区域可以被上部绝缘层所覆盖。
在若干实施例中，所述第二凸起垫可以限定于所述第二垫金属层的上部区域内而布置，但不限于此，所述第二凸起垫可以与所述第一垫金属层部分重叠。
另外，所述发光二极管还可以包括位于所述第一导电型半导体层一侧的基板。所述基板使从所述活性层生成的光透过。
根据本发明的另一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部，并具有比所述第二导电型半导体层及所述导电型氧化物层低的折射率；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；所述介电层具有低于所述导电型氧化物层及第二导电型半导体层的折射率且厚度范围为300nm至800nm。
并且，所述介电层的厚度范围可以为所述第二导电型半导体层的厚度的4倍以上且13倍以下。
另外，所述导电型氧化物层可以为铟锡氧化物(ITO)层，所述ITO层的厚度范围为6nm至30nm。
所述发光二极管还可以包括：基板，位于所述第一导电型半导体层一侧；第一凸起垫，位于所述金属反射层的上部，并与所述第一导电型半导体层电连接；以及第二凸起垫，位于所述金属反射层的上部，并与所述金属反射层电连接。
根据本发明的又一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括与所述下部绝缘层的第一开口部中的至少一个相邻的宽度较窄且长的条形状的开口部。
所述条状的开口部可布置为与下部绝缘层的第一开口部相邻，从而防止发光二极管由于电过载或静电放电而受损。
所述介电层可以包括所述条状开口部以外的其他形状的开口部，所述条状的开口部可以布置在相应的所述下部绝缘层的第一开口部与所述介电层的其他形状的开口部之间。
进一步，相应的所述下部绝缘层的第一开口部可以具有沿着一方向较长的形状，所述介电层的条状的开口部可以以与相应的所述下部绝缘层的第一开口部平行的方式布置。
另外，所述介电层的条状的开口部可以比相应的所述下部绝缘层的第一开口部长。因此，可以提供对电过载或静电放电具有更好的抗性的发光二极管。
另外，所述下部绝缘层可以具有在所述台面周围使所述第一导电型半导体层暴露的多个第一开口部，所述第一垫金属层可以在所述多个第一开口部与所述第一导电型半导体层接触。
在若干实施例中，所述介电层可以具有与所述多个第一开口部分别相邻的多个条状的开口部。
在若干实施例中，所述介电层的条状的开口部可以跨过所述外部接触部而较长地布置。
所述发光二极管还可以包括：第一凸起垫；以及第二凸起垫，所述第一凸起垫和第二凸起垫分别通过所述上部绝缘层的第一开口部及第二开口部电连接于所述第一垫金属层及所述第二垫金属层，所述条状的开口部的至少一部分可以布置于所述第一凸起垫的下部。
并且，所述条状的开口部的一部分也可以布置于所述第二凸起垫的下部。
另外，所述发光二极管还可以包括位于所述第一导电型半导体层一侧的基板，所述基板使从所述活性层生成的光透过。
另外，所述第一垫金属层可以沿着所述台面M的一侧边缘而具有突出部，所述第一垫金属层在所述台面的边缘附近具有与所述第一导电型半导体层接触的外部接触部，所述外部接触部借助所述突出部而形成，所述第一垫金属层的边缘中的所述突出部之间的区域可以位于所述导电型氧化物层上。
根据本发明的又一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括具有彼此不同的大小的开口部，与所述上部绝缘层的第一开口部相邻的所述介电层的开口部中的至少一个的宽度或长度大于从所述上部绝缘层的第一开口部更远地布置的所述介电层的至少一个其他开口部。
通过使上部绝缘层的第一开口部，即，相邻于第一垫金属层与第一导电型半导体层所接触的区域的介电层的开口部大于其他介电层的开口部，可以提供具有对于电过载或静电放电强的抗性的发光二极管。
在若干实施例中，所述具有更大的宽度或长度的所述介电层的开口部可以具有条(bar)形状。在其他实施例中，所述介电层的开口部可以具有圆形或环形状。
所述发光二极管还可以包括：第一凸起垫；以及第二凸起垫，所述第一凸起垫和第二凸起垫可以分别通过所述上部绝缘层的第一开口部及第二开口部电连接于所述第一垫金属层及所述第二垫金属层，所述具有更大的宽度或长度的所述介电层的开口部的至少一部分布置于所述第一凸起垫的下部。
在一实施例中，所述具有更大的宽度或长度的所述介电层的开口部的至少一个可以从所述第一凸起垫的下部沿伸至所述第二凸起垫的下部。
在若干实施例中，所述台面可以具有使所述第一导电型半导体层暴露的过孔，所述下部绝缘层的第一开口部包括在所述过孔内使所述第一导电型半导体层暴露的开口部，所述第一垫金属层包括在所述过孔内与所述第一导电型半导体层接触的内部接触部，所述具有更大的宽度或长度的所述介电层的开口部可以与所述过孔相邻而布置。
进一步，与所述过孔相邻而布置的所述介电层的开口部可以围绕所述孔。
另外，所述第一垫金属层可以包括在所述台面的外部与所述第一导电型半导体层接触的外部接触部，所述外部接触部彼此相隔，所述具有更大的宽度或长度的所述介电层的开口部可以与所述外部接触部分别相邻而布置。
另外，所述介电层可以具有低于所述第二导电型半导体层及所述导电型氧化物层的折射率，且厚度范围为300nm至800nm。并且，所述导电型氧化物层的厚度范围可以为3nm至50nm。
并且，所述发光二极管还可以包括位于所述第一导电型半导体层一侧的基板，所述基板使从所述活性层生成的光透过。
根据本发明的又一实施例的一种发光二极管包括：第一导电型半导体层；台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，所述介电层的开口部包括位于所述上部绝缘层的第一开口部的下部的开口部，位于所述上部绝缘层的第一开口部下部且与所述下部绝缘层的第一开口部相邻的开口部中的从所述第一开口部沿垂直方向相隔的开口部的相隔距离大于最靠近所述第一开口部的所述介电层的开口部的相隔距离。
通过调节第一垫金属层与第一导电型半导体层接触的接触部与相邻于该接触部的介电层的开口部的距离，可以提供对电过载或静电放电具有提高的抗性的发光二极管。
以下，参照附图对本发明的实施例进行具体的说明。
图1是用于说明根据本发明的一实施例的发光二极管的示意性平面图，图2是沿着图1的截取线A-A截取的剖面图。
参照图1及图2，所述发光二极管包括基板21、第一导电型半导体层23、活性层25、第二导电型半导体层27、导电型氧化物层28、介电层29、金属反射层31、下部绝缘层33、第一垫金属层35a、第二垫金属层35b及上部绝缘层37。进而，所述发光二极管还可以包括第一凸起垫39a及第二凸起垫39b。
所述基板21只要是能够使氮化镓系半导体层生长的基板，就不受特殊限制。作为基板21的示例，可以有蓝宝石基板、氮化镓基板、SiC基板等多种，并且可以是图案化的蓝宝石基板。基板21可以如图1所示地具有矩形或正方形的外形，但是不必受限于此。基板21的大小不受特殊限制，并且可以多样地选择。
第一导电型半导体层23布置于基板21上。第一导电型半导体层23是在基板21上生长的层，可以是氮化镓系半导体层。第一导电型半导体层23可以是掺杂有杂质，例如Si的氮化镓系半导体层。
在本实施例中，第一导电型半导体层23的边缘与基板21的边缘平行。但是，本发明并不限于此，第一导电型基板23可以位于被基板21的边缘围绕的区域内侧。在此情况下，基板21的上部面中的一部分区域可以沿着第一导电型半导体层23的周围而暴露。
在第一导电型半导体层23上布置有台面M。台面M可以限定于被第一导电型半导体层23围绕的区域内侧而布置。因此，第一导电型半导体层23的边缘附近区域不被台面M覆盖而暴露于外部。
台面M包括第二导电型半导体层27和活性层25。所述活性层25存在于第一导电型半导体层23和第二导电型半导体层27之间。活性层25可以具有单量子阱或多量子阱结构。活性层25内的阱层的组成及厚度决定生成的光的波长，尤其，可以通过调节阱层的组成而提供生成紫外线、蓝色光或绿色光的活性层。
另外，第二导电型半导体层可以是掺杂有p型杂质，例如Mg的氮化镓系半导体层。第二导电型半导体层27的p型杂质的浓度影响第二导电型半导体层27的折射率。第二导电型半导体层27的p型杂质的浓度可以具有8×10-18～4×10-21/cm3的范围。在杂质的浓度低于8×10-18/cm3的情况下，无法得到增加折射率的效果，并且在高于4×10-21/cm3的情况下，难以形成稳定的欧姆接触。
尤其，第二导电型半导体层27内的p型杂质浓度可以不具有预定的值而具有在所述范围内随着厚度而变化的浓度属性。尤其，为了在第二导电型半导体层27的表面具有更高的折射率，在靠近导电型氧化物层28的一侧可以具有更高的杂质浓度。
据此，可以通过增加第二导电型半导体层27的折射率而增加与导电型氧化物层28的折射率的差距，并且使第二导电型半导体层27和导电型氧化物层28之间的折射率差距与导电型氧化物层28和介电层29之间的折射率差距更加相似，从而进行高效的光提取。
图3示出第二导电型半导体层27内的浓度属性。如图3所示，第二导电型半导体层27内的p型杂质(例如Mg)的浓度可以具有斜率彼此不同的区间。并且可以具有浓度在靠近活性层25的一侧减少且随着靠近导电型氧化物层28而增加的属性，尤其，浓度随着靠近导电型氧化物层28而急剧增加，从而可以具有比靠近活性层的一侧的浓度减少斜率的绝对值更大的斜率。据此，折射率急剧增加的部分与导电型氧化物层28相接而可以最大化光提取效果。
另外，第一导电型半导体层23及第二导电型半导体层27可以分别为单层，但不限于此，也可以是多层，并且也可以包括超晶格层。第一导电型半导体层23、活性层25及第二导电型半导体层27可以通过诸如金属有机化学气相生长法(MOCVD)或者分子束外延(MBE)等公知的方法在腔室内生长于基板21上而形成。
另外，如图1所示，在所述台面M可以形成有向内部渗透的凹入部30，并且第一导电型半导体层23的上表面可以借助于凹入部30而暴露。凹入部30可以形成为从台面M的一侧边缘朝向与之相向的另一侧边缘而在台面M的内部较长地沿伸。凹入部30的长度不受特殊限制，并且可以等于或大于台面M长度的1/2。并且，在图1中示出了两个凹入部30，但是凹入部30的数量可以为1个或3个以上。随着凹入部30的数量增加，后述的第一垫金属层35a的内部接触部35a2的数量增加，从而改善电流分散性能。
另外，凹入部30的宽度在末端部变长而具有圆弧形状。通过如此形成凹入部30的末端部形状，可以将下部绝缘层33以类似的形状图案化。尤其，在下部绝缘层33包括分布式布拉格反射器的情况下，如果宽度没有如图1所示地在末端部增加，则在分布式布拉格反射器的侧壁形成严重的双重台阶并且侧壁的倾斜角增加，因此第一垫金属层35a容易产生裂纹。因此，通过如本实施例一样形成凹入部30的末端部形状及下部绝缘层33的第一开口部33a2的末端部形状，可以使下部绝缘层33的边缘形成为具有缓慢的倾斜角，从而可以改善发光二极管的良率。
在本实施例中，对于凹入部30形成于台面M的情形进行了图示及说明，但是代替凹入部30，台面M可以具有贯通第二导电型半导体层27及活性层25的至少一个过孔。
另外，导电型氧化物层28布置在台面M上部而与第二导电型半导体层27接触。导电型氧化物层28可以在台面M上部区域布置于台面M的几乎全部区域。例如，导电型氧化物层28可以覆盖台面M上部区域的80％以上，或进一步地覆盖90％以上。
导电型氧化物层28形成为使在活性层25生成的光透过的氧化物层。导电型氧化物层28例如可以利用ITO(铟锡氧化物)或ZnO等来形成。导电型氧化物层28形成为足够与第二导电型半导体层27欧姆接触的厚度，例如可以在3nm至50nm的厚度范围内，具体为在6nm至30nm的厚度范围内形成。如果导电型氧化物层28的厚度过薄，则无法提供足够的欧姆特性，从而使正向电压增加。并且，如果导电型氧化物层28的厚度过厚，则产生光吸收引起的损失，从而降低发光效率。
另外，介电层29覆盖导电型氧化物层28，进而，可以覆盖第二导电型半导体层27、活性层25及第一导电型半导体层23的侧面。介电层29的边缘可以被下部绝缘层33覆盖。因此，介电层29的边缘相比于下部绝缘层33的边缘而更远离基板21的边缘。但是，本发明不限于此，介电层29的一部分可以暴露于下部绝缘层33的外部。
介电层29具有使导电型氧化物层28暴露的开口部29a。多个开口部29a可以布置于导电型氧化物层28的上部。开口部29a用作使金属反射层31与导电型氧化物层28连接的连接通道。并且，介电层29在台面M周围使第一导电型半导体层23暴露，并在凹入部30内使第一导电型半导体层23暴露。
介电层29由具有比第二导电型半导体层27及导电型氧化物层28低的折射率的绝缘物质形成。介电层29例如可以由SiO2形成。
介电层29的厚度会影响发光二极管的正向电压以及光输出。介电层29的厚度可以具有200nm至1000nm范围内的厚度，具体可以具有300nm至800nm范围内的厚度。在介电层29的厚度小于200nm的情况下，正向电压较高而光输出较低而并不优秀。另外，如果介电层29的厚度超过400nm，则光输出饱和并表现出正向电压再次增加的倾向。因此，介电层29的厚度在不超过1000nm时有利，尤其可以为800nm以下。尤其，介电层29的厚度可以为活性层25上的第二导电型半导体层27的厚度的4倍以上，并且可以为13倍以下。
另外，金属反射层31布置于介电层29上而通过开口部29a与欧姆接触层28连接。金属反射层31包括反射性金属，例如可以包括Ag或Ni/Ag。进而，金属反射层32可以包括用于保护反射金属物质层的阻挡层，例如Ni。并且可以包括用于防止金属层的氧化的Au层。进而，为了提高Au层的粘合力，可以在Au层的下部包括Ti层。金属反射层31与介电层29的上表面相接，因此，所示介电层29的厚度等于导电型氧化物层28与金属反射层31之间的相隔距离。
利用导电型氧化物层28形成欧姆接触并在介电层29上布置金属反射层31，从而可以防止欧姆电阻由于焊料等而变高。进一步地，通过将导电型氧化物层28、介电层29及金属反射层布置于第二导电型半导体层27上，可以提高光的反射率，因此可以改善发光效率。
下部绝缘层33覆盖台面M及金属反射层31。下部绝缘层还可以沿着台面M周围而覆盖第一导电型半导体层23，并且可以在台面M内部的凹入部30内覆盖第一导电型半导体层23。下部绝缘层33尤其覆盖台面M的侧面。下部绝缘层33还可以覆盖介电层29。
另外，下部绝缘层33具有使第一导电型半导体层暴露的第一开口部33a1、33a2及使金属反射层31暴露的第二开口部33b。第一开口部33a1沿着台面M的周围而使第一导电型半导体层23暴露，并且第一开口部33a2在所述凹入部30内使第一导电型半导体层23暴露。在代替凹入部30而形成过孔的情况下，第一开口部33a2在过孔内使第一导电型半导体层23暴露。
如图1所示，所述第一开口部33a1和第一开口部33a2可以彼此连接。但是，本发明不限于此，第一开口部33a1、33a2可以彼此相隔。
本实施例中，下部绝缘层33的第一开口部33a1形成为使包括第一导电型半导体层23的边缘的周围区域全部暴露。但是，本发明不限于此，下部绝缘层33的第一开口部33a1可以沿着台面M的周围而形成为带状。在此情况下，第一导电型半导体层23的边缘可以被下部绝缘层33覆盖或与下部绝缘层33的边缘平行。
第二开口部33b使金属反射层31暴露。可以形成多个第二开口部33b，并且这些第二开口部33b可以与所述凹入部30相向而布置于基板21的一侧边缘附近。在下文中对第二开口部33b的位置再次进行说明。
另外，下部绝缘层33可以形成为SiO2或Si3N4的单层，但不限于此。例如，下部绝缘层33可以具有包括氮化硅膜和氧化硅膜的多层结构，并且可以包括将氧化硅膜和氧化钛膜交替层叠的分布式布拉格反射器。
另外，第一垫金属层35a布置于所述下部绝缘层33上，并且可以借助下部绝缘层33而与台面M及金属反射层31绝缘。第一垫金属层35a可以通过下部绝缘层33的第一开口部33a1、33a2与第一导电型半导体层23接触。第一垫金属层35a可以包括沿着台面M周围而与第一导电型半导体层23接触的外部接触部35a1以及在所述凹入部30或过孔内与第一导电型半导体层23接触的内部接触部35a2。外部接触部35a1可以沿着台面M的周围而在基板21的边缘附近与第一导电型半导体层23接触，并且内部接触部35a2可以在被外部接触部35a1围绕的区域内部与第一导电型半导体层23接触。外部接触部35a1和内部接触部35a2可以彼此连接，但不限于此，也可以彼此相隔。并且，外部接触部35a1可以沿着台面M周围而连续地与第一导电型半导体层23接触，但不限于此，多个外部接触部35a1可以彼此相隔布置。
另外，第二垫金属层35b在下部绝缘层33上布置于台面M的上部区域，并且通过下部绝缘层33的第二开口部33b而与金属反射层31电连接。第二垫金属层35b可以被第一垫金属层35a围绕，并且可以在其间形成边界区域35ab。下部绝缘层33在边界区域35ab暴露，并且该边界区域35ab被后述的上部绝缘层37覆盖。
第一垫金属层35a和第二垫金属层35b可以通过同一工序利用同一材料一同形成。第一垫金属层35a和第二垫金属层35b可以包括如Al层的欧姆反射层，欧姆反射层可以形成在Ti、Cr或Ni等的粘合层上。并且，可以在所述欧姆反射层上形成Ni、Cr、Au等的单层或复合层结构的保护层。第一垫金属层35a和第二垫金属层35b例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
上部绝缘层37覆盖第一垫金属层35a和第二垫金属层35b。并且，上部绝缘层37可以沿着台面M的周围而覆盖第一导电型半导体层23。本实施例中，上部绝缘层37可以沿着基板21的边缘而使第一导电型半导体层23暴露。但是，本发明不限于此，上部绝缘层37可以将第一导电型半导体层23全部覆盖，并且可以与基板21的边缘平行。
另外，上部绝缘层37具有使第一垫金属层35a暴露的第一开口部37a及使第二垫金属层35b暴露的第二开口部37。第一开口部37a及第二开口部37b可以布置在台面M的上部区域，并且可以彼此相向地布置。尤其，第一开口部37a及第二开口部37b可以靠近台面M的两侧边缘而布置。
上部绝缘层37可以形成为SiO2或Si3N4的单层，但不限于此。例如，上部绝缘层37可以具有包括氮化硅膜和氧化硅膜的多层结构，并且可以包括将氧化硅膜和氧化钛膜交替层叠的分布式布拉格反射器。
另外，第一凸起垫39a与通过上部绝缘层37的第一开口部37a暴露的第一垫金属层35a电接触，第二凸起垫39b与通过第二开口部37b暴露的第二垫金属层35b电接触。如图1所示，第一凸起垫39a可以布置于上部绝缘层37的第一开口部37a内，第二凸起垫39b可以布置于上部绝缘层37的第二开口部37b内。但是，本发明不限于此，第一凸起垫39a和第二凸起垫39b可以分别将第一开口部37a及第二开口部37b全部覆盖而进行密封。并且，所述第二凸起垫39b可以覆盖下部绝缘层33的第二开口部33b的上部区域。第二凸起垫39b可以将下部绝缘层33的第二开口部33b全部覆盖，但不限于此，开口部33b中的一部分可以位于第二凸起垫39b的外部。
并且，如图1所示，第二凸起垫39b可以限定于第二垫金属层35a的上部区域内而布置。但是，本发明不限于此，第二凸起垫39b的一部分可以与第一垫金属层35a重叠。但是，上部绝缘层37可以布置于第一垫金属层35a和第二凸起垫39b之间而使第一垫金属层35a和第二凸起垫39b绝缘。
根据本发明的实施例，代替现有的欧姆反射层而使用导电型氧化物层28、介电层29及金属反射层31的反射结构。因此，可以防止焊料等结合材料渗透至接触区域，并且可以确保稳定的欧姆接触电阻而提高发光二极管的可靠性。并且，可以使介电层29的厚度为300nm以上而实现高的光输出及低的正向电压。
图4a及图4b为示出导电型氧化物层28为ITO并介电层29为SiO2，以及根据SiO2的厚度的正向电压Vf及光输出Po的图表。
ITO的厚度为20nm，并且将SiO2变为200nm、400nm、600nm及800nm。第二导电型半导体层27的厚度大约为65nm。
如图4a所示，当介电层29的厚度为200nm时，正向电压相对较高，并且在400nm表现出最低值。并且，当厚度在400nm以上变大时，表现出了正向电压增加的倾向。
另外，如图4b所示，当介电层29的厚度为200nm时表现出最低的光输出，并且在400nm以上时表现出大致类似的光输出。
图5是用于说明根据本发明的又一实施例的发光二极管的示意性平面图，图6是沿着图5的截取线B-B截取的剖面图。
参照图5及图6，根据本实施例的发光二极管与参照图1及图2说明的发光二极管大致类似，因此为了避免重复说明，以下主要对特征性的区别点进行说明。
首先，在前一实施例中，第一导电型半导体层23的边缘与基板21的边缘平行，但是，本实施例中，第一导电型半导体层23的边缘布置于被基板21的边缘围绕的区域内。因此，基板21的边缘附近的区域暴露于第一导电型半导体层23的外部。
并且，在本实施例中，介电层29的开口部29a的位置被控制，并且在下文中对此进行说明。
另外，在前一实施例中，下部绝缘层33的边缘位于第一导电型半导体层23上，但是，本实施例中，下部绝缘层33覆盖第一导电型半导体层23的边缘，并与基板21的边缘平行。下部绝缘层33的第一开口部33a1限定于第一导电型半导体层23上而布置，并且沿着台面M的周围而以环状布置。
进而，下部绝缘层33的第二开口部33b形成于第二凸起垫39b的外部以不与第二凸起垫39b重叠。通过使第二开口部33b与第二凸起垫39b沿水平方向相隔而布置，可以在焊接第二凸起垫39b时防止焊料向发光二极管的内部扩散。
第一垫金属层35a覆盖下部绝缘层33的第一开口部33a1而与第一导电型半导体层23接触，据此，在所述第一开口部33a1内形成外部接触部35a1。如前一实施例所述，外部接触部35a1可以与内部接触部35a2连接或与内部接触部35a2相隔。
另外，在本实施例中，第二垫金属层35b的形状相比于图1的实施例而存在差异，因此，第二垫金属层35b与第一垫金属层35a之间的边界区域35ab的位置也与图1的实施例存在差异。如图5所示，第二垫金属层35b向内部接触部35a2和外部接触部35a1之间的区域沿伸。在布置有多个内部接触部35a2的情况下，如图所示，第二垫金属层35b的前端可以具有凹凸形状。第一垫金属层35a可以与第二垫金属层35b以预定的间距相隔，因此，与第二垫金属层35b的前端相邻的第一垫金属层35a也具有凹凸形状。
通过将第二垫金属层35b的前端向内部接触部35a2的附近沿伸，可以容易地使下部绝缘层33的第二开口部33b与第二凸起垫39b沿水平方向相隔。
另外，上部绝缘层37覆盖下部绝缘层33，并且上部绝缘层37的边缘可以与基板21及下部绝缘层33的边缘平行地形成。进而，在上述实施例中，虽然以第一凸起垫39a及第二凸起垫39b以限定于上部绝缘层37的第一开口部37a及第二开口部37b内的方式布置的情形进行图示及说明，但是在本实施例中，第一凸起垫39a及第二凸起垫39b覆盖上部绝缘层37的第一开口部37a和第二开口部37b而进行密封。即，第一凸起垫39a及第二凸起垫39b的边缘位于上部绝缘层37的上表面上。据此，可以防止第一垫金属层35a及第二垫金属层35b在上部绝缘层37与凸起垫39a、39b之间暴露。据此，可以防止焊料直接向第一垫金属层35a及第二垫金属层35b扩散。
本实施例中，对第一导电型半导体层23、下部绝缘层33、上部绝缘层37及凸起垫39a、39b的边缘位置不同于图1的实施例的情形进行了说明，但这是为了说明相对于图1的实施例而可变形的实施例，本实施例不限于在此说明的事项。即，在本实施例中，第一导电型半导体层23、下部绝缘层33及上部绝缘层37的边缘位置可以与图1的实施例相同，并且，可以将图1的实施例如本实施例地变形。
另外，在本实施例中，为了加强相对于电过载或静电放电的抗性而调节介电层29的开口部29a的位置。导电型氧化物层28、介电层29及金属反射层31的反射结构提高反射率，但是导电型氧化物层28与金属反射层31需要电连接。介电层29的开口部29a提供金属反射层电连接于导电型氧化物层28的通道。并且，为了将电流均匀地分散至导电型氧化物层28的宽的区域，多个开口部29a在导电型氧化物层28上较宽地分布。但是，与第一垫金属层相接的外部接触部35a1及内部接触部35a2与开口部29a的距离可能会影响发光二极管对于电过载或静电放电的特性。
作为对此的对策，如图5所示，本实施例的特征在于，使位于上部绝缘层37的第一开口部37a区域下部(或者第一凸起垫39a的下部)的介电层29的开口部29a中的最靠近外部接触部35a1及内部接触部35a2的开口部29a相对远离。
即，图5中，外部接触部35a1与位于上部绝缘层37的第一开口部37a下部的开口部29a之间的最短距离Dv1大于外部接触部35a1与位于上部绝缘层37的第一开口部37a的外部的开口部29a之间的最短距离Ds。在附图中，表示外部接触部35a1与开口部29a之间的距离，但同样应用于内部接触部35a2与开口部29a之间的距离。
位于电连接于第一导电型半导体层23的第一凸起垫39a的下部的介电层29的开口部29a与接触部35a1、35a2之间的距离受电过载或静电放电的较大的影响。因此，可以通过使位于第一凸起垫39a的下部的介电层29的开口部29a远离接触部35a1、35a2而提高发光二极管的可靠性。
另外，除了第一凸起垫39a的下部，还可以使第二凸起垫39b的下部及其他位置的开口部29a与接触部35a1、35a2远离，但是可能无法使电流较宽地分散而降低发光效率。因此，在本实施例中，通过仅将位于第一凸起垫39a下部的开口部29a相比于其他开口部而相对较远地布置，可以不降低电流分散性能并改善静电放电特性。
图7是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图7，根据本实施例的发光二极管与参照图5及图6说明的发光二极管大致类似，但区别在于，介电层29的开口部与多个开口部29a一同包括较长的形状的开口部29b。
如果开口部29b位于外部接触部35a1及内部接触部35a2与开口部29a之间，则沿着外部接触部35a1及内部接触部35a2而形成闭环。与外部接触部35a1及内部接触部35a2相邻的开口部29b沿着接触部35a1、35a2而较长地相邻，因此可以防止在特定地点产生较大的电压差异，因此，可以提供对于电过载或静电放电具有较强抗性的发光二极管。
在本实施例中，开口部29b形成闭环，虽未图示，但是长度大于宽度的较长形状的开口部29b可以沿着接触部35a1、35a2排列。
另外，本实施例中，对于开口部29b不限于第一凸起垫39a的下部而还向第一凸起垫39a的外部沿伸的情形进行了说明，但是可以以限定于第一凸起垫39a的下部的方式布置。
图8是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图8，根据本实施例的发光二极管与参照图7说明的发光二极管大致类似，但区别在于，介电层29的开口部还包括开口部29c。
开口部29c位于被开口部29b围绕的区域内，尤其，可以位于第二凸起垫39b的下部区域外部。开口部29c的一部分也可以位于第一凸起垫39a的下部。
图9是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图9，根据本实施例的发光二极管与参照图5说明的发光二极管大致类似，但区别在于，台面M具有沿着一个轴方向的较长的形状，并且外部接触部35a1在没有内部接触部35a2的情况下形成于台面的一侧边缘附近，并且，第一垫金属层35a以不围绕第二垫金属层35b的方式形成。
台面M具有沿着一个轴方向的较长的形状，例如，其长度可以为宽度的4倍以上，并且可以为7倍以下。通过使台面M形成为沿着一个轴方向较长的形状，可以相对减少第一垫金属层35a与第一导电型半导体层23接触的区域，因此可以确保发光面积。
另外，台面M的一侧边缘可以形成为具有凹陷或凸出部。
介电层29覆盖导电型氧化物层28并覆盖台面M的侧面。如参照图5的说明，介电层29的一部分部分覆盖在台面M的周围暴露的第一导电型半导体层23。
另外，介电层29具有使导电型氧化物层28暴露的多个开口部29a，并且为了改善对于电过载及静电放电的抗性而调节开口部29a的位置。在下文中对此进行再次的说明。
金属反射层31布置于介电层29上，并且通过介电层29的开口部29a而与导电型氧化物层28连接。
在本实施例中，导电型氧化物层28及金属反射层31覆盖台面M的上表面的大部分。但是，导电型氧化物层28及金属反射层31的边缘与台面M的边缘相隔，尤其，与相邻于外部接触部35a1的台面M的一侧边缘相隔更远。尤其，通过使导电型氧化物层28的边缘与接触部35a1相隔更远，可以防止由电过载或静电放电引起的元件不良的产生。
下部绝缘层33覆盖介电层29及金属反射层31，并且可以覆盖在台面M的周围暴露的第一导电型半导体层23的一部分。下部绝缘层33在台面M的凹陷区域使第一导电型半导体层23暴露。并且，下部绝缘层33可以覆盖第一导电型半导体层23，但是如图所示，也可以形成为使第一导电型半导体层23的边缘附近暴露。下部绝缘层33还具有使金属反射层31暴露的第二开口部33b。
另外，在本实施例中，第一垫金属层35a的除了形成外部接触部35a1的区域以外的部分布置于台面M上部。与图5的实施例的区别在于，图5的实施例中，第一垫金属层35a覆盖台面M的上部区域及侧面，并覆盖台面M周围的第一导电型半导体层23的一部分。并且，第一垫金属层35a的边缘可以在台面M的凹陷之间的区域位于台面M上。
并且，第一垫金属层35a可以包括具有偏向于台面M的一侧的较宽宽度的区域以及从该区域沿伸的具有较窄宽度的区域。外部接触部35a1沿着台面M的一侧边缘而形成，并且可以形成于在台面M的一侧边缘形成的凹陷内。外部接触部35a1可以形成为具有沿着台面M的长度方向较长的形状。并且，如图所示，外部接触部35a1可以借助第一垫金属层35a的具有较宽宽度的区域以及具有较窄宽度的区域而形成。
第一垫金属层35a可以沿着台面M的一侧边缘而具有突出部，并且这些突出部可以形成外部接触部35a1。并且，第一垫金属层35a的边缘中的所述突出部之间的区域可以位于台面M上，进而可以位于导电型氧化物层28上。
另外，第二垫金属层35b可以布置在台面M的上部区域内。第二垫金属层35b可以沿着第一垫金属层35a的具有较窄宽度的区域而较长地形成。第二垫金属层35b可以通过下部绝缘层33的第二开口部33b而电连接于金属反射层31。下部绝缘层33的第二开口部33b也可以布置于第二凸起垫39b的下部，但是如图所示，可以与第二凸起垫39b沿水平方向相隔而布置。
本实施例中，介电层29的开口部29a与台面M的边缘相隔而布置，尤其，与相邻于外部接触部35a1的台面M的边缘相隔更远。尤其，位于第一凸起垫39a的下部的开口部29a中，与一个外部接触部35a1沿着垂直方向相隔最近的开口部29a的相隔距离Dv1大于与该外部接触部35a1相隔最近的开口部29a的相隔距离Ds。进而，相隔外部接触部35a1最近的开口部29a相比于最靠近台面M的边缘的开口部而更远离台面M的边缘而布置。
不仅可以调节位于第一凸起垫39a的下部的开口部29a的位置，还可以调节位于第二凸起垫39b的下部的开口部29a的位置，并且位于第一凸起垫39a和第二凸起垫39b下部的开口部29a的位置也可以被调节。即，如图9所示，与外部接触部35a1沿着垂直方向相隔的开口部29a的相隔距离Dv2可以大于与该外部接触部35a1相隔最近的开口部29a的相隔距离Ds。布置于第二凸起垫39b下部的开口部29a也可以如图所示地相同地布置。
图10是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图10，根据本实施例的发光二极管与参照图9说明的发光二极管大致类似，但区别在于，介电层29具有彼此不同的大小地开口部29a、129a。
本实施例中，相对较大的开口部129a相比于较小的开口部29a而更靠近外部接触部35a1而布置。尤其，在第一凸起垫39a的下部区域，开口部129a相比于开口部29a更靠近外部接触部35a1而布置。进而，在第二凸起垫39b的下部区域及其他区域，开口部129a可以比开口部29a更靠近外部接触部35a1而布置。
相对大的开口部129a防止电流集中于特定地点，从而提高对于电过载或静电放电的发光二极管的抗性。
本实施例中，虽然对开口部129a为圆形的情形进行了图示，但是其形状可以多样。尤其，开口部129a可以具有沿着台面M的长度方向较长的形状，例如可以具有椭圆形状或条状。
图11是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图11，根据本实施例的发光二极管与参照图10说明的发光二极管大致类似，但区别在于，条状的开口部129b与外部接触部35a1相邻而布置。
尤其，在第一凸起垫39a的下部布置有条状的开口部129b，进而，在第二凸起垫39b的下部及其他区域也可以布置有条状的开口部129b。条状的开口部129b可以与下部绝缘层33的第一开口部33a或外部接触部35a1平行地布置。
所述开口部129b布置于外部接触部35a1和开口部29a之间，并且防止电流集中于特定地点而提高对于电过载或静电放电的发光二极管的抗性。条状的开口部129b的末端以具有相对宽的宽度的方式形成，从而可以使图案化容易。
图12是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图12，根据本实施例的发光二极管与参照图11说明的发光二极管大致类似，但区别在于，一个条状的开口部129c跨过外部接触部35a1而连续形成。条状的开口部129c没必要是直线。尤其，位于第一凸起垫39a的下部区域的开口部129c的部分可以比其他部分更远离外部接触部35a1而布置。
图13是用于说明根据本发明的又一实施例的发光二极管的示意性平面图，图14是沿着图13的截取线C-C截取的示意性剖面图。
参照图13及图14，根据本实施例的发光二极管与上文中说明的发光二极管大致类似，但区别在于，形成多个发光单元C1、C2，并且这些发光单元C1、C2串联连接。
第一发光单元C1及第二发光单元C2布置于基板21上。第一发光单元C1及第二发光单元C2借助于暴露基板21的分离区域I而彼此分离。因此，第一发光单元C1和第二发光单元C2的半导体层彼此相隔。第一发光单元C1及第二发光单元C2彼此相隔而布置，并且可以分别具有正方形或矩形形状。尤其，第一发光单元C1及第二发光单元C2可以沿着彼此相向的方向而具有较长的矩形形状。
分离区域I使发光单元C1、C2彼此分离。据此，基板21的表面在分离区域I通过半导体层而暴露。分离区域I通过光刻及蚀刻工序而形成，形成具有缓慢的倾斜面的光刻胶图案并将其用作掩膜而蚀刻半导体层而能够在分离区域I形成相对缓慢的倾斜的侧面。
发光单元C1、C2隔着所述分离区域I而彼此相向。彼此相向的发光单元C1、C2的侧面被定义为内侧面，除此之外的侧面被定义为外侧面。因此，第一发光单元C1及第二发光单元C2内的第一导电型半导体层23也分别包括内侧面及外侧面。例如，第一导电型半导体层23可以包括一个内侧面和3个外侧面。
在各个第一导电型半导体层23上布置有台面M。台面M可以限定于被第一导电型半导体层23围绕的区域内侧而布置，因此，与第一导电型半导体层23的外侧面相邻的边缘附近区域不被台面M覆盖而暴露于外部。在其他实施例中，在分离区域I的侧壁，台面M的侧面和第一导电型半导体层23的侧面可以彼此连续。
各个台面M包括第二导电型半导体层27和活性层25。所述活性层25存在于第一导电型半导体层23和第二导电型半导体层27之间。各个台面M具有凹陷，并且如下文所述，在该凹陷内形成下部绝缘层33的第一开口部33a，并且形成第一开口部33a内的外部接触部35a1。
另外，在各个台面M上布置有导电型氧化物层28，并且介电层29覆盖各个发光单元C1、C2上的导电型氧化物层28及台面M。导电型氧化物层28与第二导电型半导体层27欧姆接触。导电型氧化物层28可以在台面M的上部区域遍布台面M的几乎整个区域而布置。但是，导电型氧化物层28可以与台面M的边缘相隔。
介电层29覆盖台面M的上部区域及侧面，并且可以覆盖在台面M的周围暴露的第一导电型半导体层。介电层29还具有开口部29a、129b，并且条状的开口部129b可以布置于外部接触部35a1与不同的开口部29a之间。在本实施例中，以条状的开口部129a作为一例进行了图示及说明，但是除了条状以外，可以布置具有比开口部29a更大的大小的圆形、椭圆形或其他形状的开口部，并且连续地较长地沿伸的单个线形状的开口部可以布置于各个台面M上。
金属反射层31布置于介电层29上，并且通过介电层29的开口部29a、129b与导电型氧化物层28连接。金属反射层31布置在各个发光单元C1、C2的台面M上部区域内。
下部绝缘层33覆盖台面M，并且覆盖金属反射层31及介电层29。下部绝缘层33还覆盖在介电层29的外部暴露的第一导电型半导体层23及基板21。在基板21为图案化的蓝宝石基板的情况下，下部绝缘层33可以沿着基板21上的突出部的形状而形成。
下部绝缘层33具有在各个台面M的凹陷内使第一导电型半导体层23暴露的第一开口部33a，并且具有在第二发光单元上使金属反射层31暴露的第二开口部33b1以及在第一发光单元C1上使金属反射层31暴露的第三开口部33b2。第一开口部33a沿着台面M的外侧面而使第一导电型半导体层23暴露，并且第三开口部33b2在分离区域I附近使第一发光单元C1上的金属反射层31暴露。第三开口部33b2可以大致具有沿着分离区域I而较长的形状，但不限于此，可以具有多种形状。
另外，第二开口部33b1位于第二发光单元C2上，并且可以位于第二凸起垫39b的下部区域内。但是，在其他实施例中，第二开口部33b1可以在第二发光单元C2上与第二凸起垫39b沿着水平方向相隔而布置。
另外，第一垫金属层35a、第二垫金属层35b及连接金属层35c布置于下部绝缘层33上。
第一垫金属层35a布置于第一发光单元C上，并与在台面M周围暴露的第一导电型半导体层23欧姆接触。如图13良好地示出，第一垫金属层35a沿着台面M的周围而通过下部绝缘层33的第一开口部33a而与第一导电型半导体层23欧姆接触，从而可以形成外部接触部35a1。附图中示出了第一垫金属层35a沿着台面M的周围而在台面M的凹陷内与第一导电型半导体层23断续地接触的情形，但是本发明不限于此，可以连续地接触。即，下部绝缘层33形成为具有沿着台面M的周围而使第一导电型半导体层23连续暴露的第一开口部33a，并且第一垫金属层35a可以通过下部绝缘层33的第一开口部33a而与第一导电型半导体层23连续接触。
另外，介电层29的条状开口部129b可以与下部绝缘层33的第一开口部33a平行，因此，可以与外部接触部35a1平行。
第二垫金属层35b布置于第二发光单元C2上，且可以通过下部绝缘层33的第二开口部33b1而与第二发光单元C2上的金属反射层31连接。第二垫金属层35b位于台面M上，并且与第一导电型半导体层23绝缘。例如，第二垫金属层35b可以与第二发光单元C2上的台面M的侧面相隔。
另外，连接金属层35c通过下部绝缘层33的第三开口部33b2而与第一发光单元C1上的金属反射层31电连接，并且可以通过第二发光单元C2的第一开口部33a而与第二发光单元C2的第一导电型半导体层23电连接。因此，第一发光单元C1及第二发光单元C2通过连接金属层33c而彼此串联连接。
连接金属层35c可以沿着第二发光单元C2的边缘而在台面M的凹陷内与第一导电型半导体层23接触而形成外部接触部35a1。尤其，连接金属层35c可以沿着台面M的周围而连续或断续地与第一导电型半导体层23接触。并且，连接金属层35c可以围绕第二垫金属层35b，并且可以在连接金属层35c和第二垫金属层35b之间形成边界区域35bc。另外，在连接金属层35c和第一垫金属层35a之间可以形成有边界区域35ac。这些边界区域35ac、35bc被后述的上部绝缘层137覆盖。
第一垫金属层35a、第二垫金属层35b及连接金属层35c可以通过同一工序利用同一材料一同形成。例如，第一垫金属层35a、第二垫金属层35b及连接金属层35c可以包括如Al层的欧姆反射层，欧姆反射层可以形成在Ti、Cr或Ni等的粘合层上。并且，可以在所述欧姆反射层上形成Ni、Cr、Au等的单层或复合层结构的保护层。第一垫金属层35a、第二垫金属层35b及连接金属层35c例如可以具有Cr/Al/Ni/Ti/Ni/Ti/Au/Ti的多层结构。
上部绝缘层37布置在第一垫金属层35a、第二垫金属层35b及连接金属层35c上，并具有使第一垫金属层35a暴露的第一开口部37a及使第二垫金属层35b暴露的第二开口部37b。上部绝缘层37还在台面M周围覆盖与第一导电型半导体层23连接的第一垫金属层35a及连接金属层35c。如图13所示，第一垫金属层35a及连接金属层35c与第一导电型半导体层23的边缘之间的区域被上部绝缘层37覆盖。上部绝缘层37还可以在分离区域I上覆盖连接金属层35c，并且可以沿着连接金属层35c的形状而以具有凹凸的方式形成。上部绝缘层37从水分等外部环境保护第一垫金属层35a、第二垫金属层35b及连接金属层35c。
另外，所述第一开口部37a限定于第一垫金属层35a的上部区域内而形成，因此，与连接金属层35c及下部绝缘层33的第三开口部33b2相隔。并且，所述第二开口部37b也限定于第二垫金属层35b上而布置，并与连接金属层35c相隔。
在本实施例中，通过上部绝缘层37的第一开口部37a及第二开口部37b暴露的所述第一垫金属层35a及第二垫金属层35b可以用作使焊料直接结合的结合垫。与此不同地，如参照图1及图2进行的说明，第一凸起垫39a及第二凸起垫39b可以分别覆盖通过上部绝缘层37的第一开口部37a及第二开口部37b暴露的第一垫金属层35a及第二垫金属层35b。所述第一凸起垫39a及第二凸起垫39b可以形成于上部绝缘层37的第一开口部37a及第二开口部37b内，但不限于此，可以覆盖第一开口部37a及第二开口部37b而进行密封。
图15是用于说明根据本发明的又一实施例的发光二极管的示意性平面图。
参照图15，根据本实施例的发光二极管包括6个发光单元C1、C2、C3、C4、C5、C6，并且这些发光单元串联连接。如参照图13的说明，各个发光单元C1～C6包括第一导电型半导体层23及台面M，并且借助分离区域彼此分离。
各个台面M具有使第一导电型半导体层23暴露的过孔30a，并且下部绝缘层33在各个过孔30a内具有使第一导电型半导体层23暴露的第一开口部33a，并且，下部绝缘层33在各个发光单元上具有使金属反射层31暴露的第二开口部33b。
另外，第一垫金属层35a布置于第一发光单元C1上，并且在发光单元C1内的过孔30a内形成内部接触部35a2。第二垫金属层35b布置在最后一个发光单元，即，第六发光单元C6上，并且通过第二开口部33b与金属反射层31连接。另外，连接金属层35c使相邻的发光单元彼此串联连接。连接金属层35c将相邻的发光单元的金属反射层31与第一导电型半导体层23电连接。借助连接金属层35c而在第二发光单元至第六发光单元C2～C6的过孔30a内形成内部接触部335a2。
本实施例中，举例示出了代替外部接触部35a1而形成内部接触部35a2的情形，但是也可以形成外部接触部35a1。
另外，在本实施例中，介电层29包括开口部29a与开口部229b。开口部29a在台面M上广泛地分布。另外，开口部229b在各个台面M上围绕内部接触部35a2。开口部229b布置于内部接触部35a2与开口部29a之间。即，开口部229b相比于开口部29a更靠近内部接触部35a2而布置。据此，借由与内部接触部35a2相邻的开口部，可以防止电过载或静电放电引起的元件不良的产生。
另外，第一凸起垫39a布置在第一发光单元C1上，并且第二凸起垫39b布置在第六发光单元C6上。第一至第六发光单元C1～C6在第一凸起垫39a和第二凸起垫39b之间彼此串联。
本实施例中，示出了开口部229b为围绕过孔30a的环状的情形，但是本发明不限于此。例如，开口部229b可以形成于过孔30a的外周一部分区域。只是，开口部229b可以具有比开口部29a长的形状。在其他实施例中，围绕过孔30a的介电层29的开口部在各个台面M上彼此连接而可以形成如图16所示的开口部329b。
(静电放电实验例)
比较了图9至图12的发光二极管(实施例1至实施例4)与图9的实施例中的开口部29a相邻于外部接触部35a1而布置的发光二极管(比较例)的静电放电特性。
将各个样品分别准备16个而以0.3秒的间距从1kV施加电压到6kV三次而确认了元件不良的产生与否。从1kV到4kV每次增加1kV的电压，从4kV到6kV每次增加0.5kV的电压。
比较例的发光二极管在4kV的电压下在所有发光二极管均产生了静电放电的不良，并且在图9的实施例1的发光二极管中，在4kV产生了2个，在4.5kV产生了14个的元件不良。
在图10的实施例的2的发光二极管中，在4.5kV产生了2个，在5kV产生了14个的元件不良，在图11的实施例3的发光二极管中，在4.5kV产生了1个元件不良，在5kV产生了6个，在5.5kV产生了6个元件不良。
另外，在图12的实施例的4的发光二极管中，在4kV产生了1个元件不良，在5.5kV产生了7个，在6kV产生了8个元件不良。
将上述结果示出于表1。
[表1]
Figure GDA0003725524460000281
参照表1，可以确认实施例1至4的发光二极管相比于比较例而表现出强的对静电放电的抗性，尤其，可以确认具有较长的条状的开口部的实施例4(图12)的发光二极管对静电放电表现出了最强的抗性。图17是用于说明根据本发明的一实施例的发光二极管被应用的照明装置的分解立体图。
参照图17，根据本实施例的照明装置包括扩散盖1010、发光元件模块1020及主体部1030。主体部1030可以收容发光元件模块1020，并且扩散盖1010可以布置在主体部1030上以覆盖发光元件模块1020的上部。
主体部1030只要是收容并支撑发光元件模块1020并向发光元件模块1020供应电源的形态就不受限制。例如，如图所示，主体部1030可以包括主体壳体1031、电源供应装置1033、电源壳体1035及电源连接部1037。
电源供应装置1033收容于电源壳体1035内而与发光元件模块1020电连接，并且可以包括至少一个IC芯片。所述IC芯片可以将供应到发光元件模块1020的电源的特性调节、变换或控制。电源壳体1035可以将电源供应装置1033收容而支撑，并且在内部固定了电源供应装置1033的电源壳体1035可以位于主体壳体1031的内部。电源连接部1037可以布置于电源壳体1035的下端而与电源壳体1035连接。因此，电源连接部1037可以与电源壳体1035内部的电源供应装置1033电连接而起到使外部电源供应至电源供应装置1033的通道作用。
发光元件模块1020包括基板1023及布置在基板1023上的发光元件1021。发光元件模块1020可以配备于主体壳体1031的上部而与电源供应装置1033电连接。
基板1023只要是能够支撑发光元件1021的基板就不受限制，例如，可以是包括布线的印刷电路板。基板1023可以具有对应于主体壳体1031的上部的固定部的形态以稳定地固定于主体壳体1031。发光元件1021可以包括根据上述的本发明的实施例的发光二极管中的至少一个。
扩散盖1010布置在发光元件1021上，并且可以固定于主体壳体1031而覆盖发光元件1021。扩散盖1010可以具有透光性材质，并且可以通过调节扩散盖1010的形态及透光性而调节照明装置的指向特性。因此，扩散盖1010可以根据照明装置的利用目的及应用形态而变形为多种形态。
图18是用于说明根据本发明的又一实施例的发光二极管被应用的显示装置的分解立体图。
本实施例的显示装置包括显示面板2110、向显示面板2110提供光的背光单元及支撑所述显示面板2110的下部边缘的面板引导件。
显示面板2110不受特殊限制，例如，可以是包括液晶层的液晶显示面板。在显示面板2110的边缘还可以布置有向所述栅极线供应驱动信号的栅极驱动PCB。在此，栅极驱动PCB也可以不由单独的PCB构成而形成于薄膜晶体管基板上。
背光单元包括至少一个基板及包括多个发光元件2160的光源模块。进而，背光单元还可以包括底盖2180、反射片2170、扩散板2131及光学片2130。
底盖2180向上部开口，从而可以收纳基板、发光元件2160、反射片2170、扩散板2131及光学片2130。并且，底盖2180可以与面板引导件结合。基板位于反射片2170的下部，并且可以以被反射片2170包围的形态布置。但是，不限于此，在表面涂覆有反射物质的情况下，可以位于反射片2170上。并且，基板可以形成多个而以并排布置多个基板的形态布置，但不限于此，也可以由单个基板形成。
发光元件2160可以包括根据上述的本发明的实施例的发光二极管。发光元件2160可以在基板上以预定的图案有规则地排列。并且，在各个发光元件2160上布置有透镜2210，从而可以提高从多个发光元件2160发出的光的均匀性。
扩散板2131及光学片2130位于发光元件2160上。从发光元件2160发出的光可以经过扩散板2131及光学片2130而以面光源形态向显示面板2110供应。
如上所述，根据本发明的实施例的发光元件可以应用于如本实施例的直下型显示装置。
图19是用于说明根据本发明的又一实施例的发光二极管被应用的显示装置的剖面图。
根据本实施例的配备背光单元的显示装置包括显示图像的显示面板3210、布置于显示面板3210的背面而照射光的背光单元。进一步，所述显示装置包括支撑显示面板3210并收纳背光单元的框架3240及包围所述显示面板的盖部3240、3280。
显示面板3210不受特殊限制，例如可以是包括液晶层的液晶显示面板。在显示面板3210的边缘还可以布置有向所述栅极线供应驱动信号的栅极驱动PCB。在此，栅极驱动PCB可以不构成于其他PCB而形成于薄膜晶体管基板上。显示面板3210位于其上下部的盖部3270、3280固定，并且位于下部的盖部3280可以与背光单元连接。
向显示面板3210提供光的背光单元包括上表面的一部分开放的下部盖3270、布置于下部盖3270的内部一侧的光源模块以及与所述光源模块平行地布置而将点光转换成面光的导光板3250。并且，本实施例的背光单元还可以包括位于导光板3250上而将光扩散及集光的光学片3230、布置于导光板3250的下部而将向导光板3250的下部方向传播行进的光向显示面板3210方向反射的反射片3260。
光源模块包括基板3220以及在所述基板3220的一面相隔预定间距而布置的多个发光元件3110。基板3220只要支撑发光元件3110并与发光元件3110电连接就不受限制，例如，可以是印刷电路板。发光元件3110可以包括至少一个根据上述的本发明的实施例的发光二极管。从光源模块发出的光入射到导光板3250而通过光学片3230向显示面板3210供应。通过导光板3250及光学片3230而从发光元件3110发出的点光源可以变形为面光源。
如上所述，根据本发明的实施例的发光元件可以应用于如本实施例的边缘型显示装置。
图20是用于说明根据本发明的又一实施例的发光二极管被应用于头灯的示例的剖面图。
参照图20，所述头灯包括灯主体4070、基板4020、发光元件4010及透镜盖4050。进而，所述头灯还可以包括散热部4030、支撑架4060及连接部件4040。
基板4020可以被支撑架4060固定而与灯主体4070相隔布置。基板4020只要是可以支撑发光元件4010的基板就不受限制，例如，可以是如印刷电路板的具有导电图案的基板。发光元件4010位于基板4020上，并且可以被基板4020支撑及固定。并且，发光元件4010可以通过基板4020的导电图案与外部的电源电连接。并且，发光元件4010可以包括至少一个根据上述的本发明的实施例的发光二极管。
透镜盖4050位于从发光元件4010发出的光移动的路径上。例如，如图所示，透镜盖4050可以借助连接部件4040而与发光元件4010相隔而布置，并且可以布置于从发光元件4010发出的光欲被提供的方向上。可以借助透镜盖4050调节从头灯向外部发出的光的指向角和/或颜色。另外，连接部件4040将透镜盖4050与基板4020固定的同时以围绕发光元件4010的方式布置而可以起到提供发光路径4045的光引导件作用。此时，连接部件4040可以由光反射性物质形成，或者涂覆有光反射性物质。另外，散热部4030可以包括散热销4031和/或散热风扇4033，并且可以将驱动发光元件4010时产生的热向外部释放。
如上所述，根据本发明的实施例的发光元件可以应用于如本实施例的头灯，尤其可以应用于车辆用头灯。
以上，对本发明的多种实施例进行了说明，但本发明不限于这些实施例。并且，对于一个实施例说明的事项或构成要素可以在不超过本发明的技术思想的情况下还应用于其他实施例。

Claims (22)

1.一种发光二极管，其中，包括：
第一导电型半导体层；
台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；
透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；
介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；
金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；
下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的第一开口部及使所述金属反射层暴露的第二开口部；
第一垫金属层，布置在所述下部绝缘层上，并通过所述第一开口部电连接于所述第一导电型半导体层；
第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及
上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，
所述介电层的开口部包括与所述下部绝缘层的第一开口部中的至少一个相邻的窄且长的条形状的开口部。
2.如权利要求1所述的发光二极管，其中，
所述介电层包括所述条形状的开口部以外的其他形状的开口部，
所述条形状的开口部布置在相应的所述下部绝缘层的第一开口部与所述介电层的其他形状的开口部之间。
3.如权利要求2所述的发光二极管，其中，
相应的所述下部绝缘层的第一开口部具有沿着一方向长条的形状，
所述介电层的条状的开口部以与相应的所述下部绝缘层的第一开口部平行的方式布置。
4.如权利要求3所述的发光二极管，其中，
所述介电层的条状的开口部比相应的所述下部绝缘层的第一开口部长。
5.如权利要求1所述的发光二极管，其中，
所述下部绝缘层具有在所述台面周围使所述第一导电型半导体层暴露的多个第一开口部，
所述第一垫金属层在所述多个第一开口部与所述第一导电型半导体层接触。
6.如权利要求5所述的发光二极管，其中，
所述介电层具有与所述多个第一开口部分别相邻的多个条状的开口部。
7.如权利要求5所述的发光二极管，其中，
所述第一垫金属层具有沿着所述台面周围与所述第一导电型半导体层接触的外部接触部，
所述介电层的条状的开口部跨过所述外部接触部而长条形地布置。
8.如权利要求1所述的发光二极管，还包括：
第一凸起垫；以及
第二凸起垫，
所述第一凸起垫和第二凸起垫分别通过所述上部绝缘层的第一开口部及第二开口部电连接于所述第一垫金属层及所述第二垫金属层，
所述条形状的开口部的至少一部分布置于所述第一凸起垫的下部。
9.如权利要求8所述的发光二极管，其中，
所述条形状的开口部的一部分布置于所述第二凸起垫的下部。
10.如权利要求1所述的发光二极管，还包括：位于所述第一导电型半导体层一侧的基板，
所述基板使从所述活性层生成的光穿过。
11.如权利要求1所述的发光二极管，其中，
所述第一垫金属层沿着所述台面(M)的一侧边缘而具有突出部，
所述第一垫金属层在所述台面的边缘附近具有与所述第一导电型半导体层接触的外部接触部，所述外部接触部借助所述突出部而形成，
所述第一垫金属层的边缘中的所述突出部之间的区域位于所述导电型氧化物层上。
12.一种发光二极管，其中，包括：
第一导电型半导体层；
台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；
透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；
介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；
金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；
下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；
第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；
第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及
上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，
所述介电层的开口部包括具有彼此不同的大小的开口部，与所述上部绝缘层的第一开口部相邻的所述介电层的开口部中的至少一个开口部的宽度或长度大于从所述上部绝缘层的第一开口部更远地布置的所述介电层的至少一个其他开口部。
13.如权利要求12所述的发光二极管，其中，
所述至少一个开口部的开口部具有条形状。
14.如权利要求12所述的发光二极管，还包括：
第一凸起垫；以及
第二凸起垫，
所述第一凸起垫和第二凸起垫分别通过所述上部绝缘层的第一开口部及第二开口部电连接于所述第一垫金属层及所述第二垫金属层，
所述至少一个开口部的至少一部分布置于所述第一凸起垫的下部。
15.如权利要求14所述的发光二极管，其中，
所述至少一个开口部从所述第一凸起垫的下部沿伸至所述第二凸起垫的下部。
16.如权利要求12所述的发光二极管，其中，
所述台面具有使所述第一导电型半导体层暴露的过孔，
所述下部绝缘层的第一开口部包括在所述过孔内使所述第一导电型半导体层暴露的开口部，
所述第一垫金属层包括在所述过孔内与所述第一导电型半导体层接触的内部接触部，
所述至少一个开口部与所述过孔相邻而布置。
17.如权利要求16所述的发光二极管，其中，
与所述过孔相邻而布置的所述介电层的开口部围绕所述过孔。
18.如权利要求12所述的发光二极管，其中，
所述第一垫金属层包括在所述台面的外部与所述第一导电型半导体层接触的外部接触部，
所述外部接触部彼此相隔，
所述至少一个开口部与所述外部接触部分别相邻而布置。
19.如权利要求12所述的发光二极管，其中，
所述介电层具有低于所述第二导电型半导体层及所述导电型氧化物层的折射率，且厚度范围为300nm至800nm。
20.如权利要求19所述的发光二极管，其中，
所述导电型氧化物层的厚度范围为3nm至50nm。
21.如权利要求12所述的发光二极管，还包括：位于所述第一导电型半导体层一侧的基板，
所述基板使从所述活性层生成的光透过。
22.一种发光二极管，包括：
第一导电型半导体层；
台面，位于所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；
透明的导电型氧化物层，布置在所述台面上，并与所述第二导电型半导体层电连接；
介电层，覆盖所述导电型氧化物层，并具有使所述导电型氧化物层暴露的多个开口部；
金属反射层，布置在所述介电层上，并通过所述介电层的开口部与所述导电型氧化物层连接；
下部绝缘层，覆盖所述台面及所述金属反射层，并包括使所述第一导电型半导体层暴露的至少一个第一开口部及使所述金属反射层暴露的第二开口部；
第一垫金属层，布置在所述下部绝缘层上，并通过所述至少一个第一开口部电连接于所述第一导电型半导体层；
第二垫金属层，布置在所述下部绝缘层上，并通过所述第二开口部与所述金属反射层电连接；以及
上部绝缘层，覆盖所述第一垫金属层及所述第二垫金属层，并具有使所述第一垫金属层暴露的第一开口部及使所述第二垫金属层暴露的第二开口部，
所述介电层的开口部包括位于所述上部绝缘层的第一开口部的下部的开口部，位于所述上部绝缘层的第一开口部下部且与所述下部绝缘层的第一开口部相邻的开口部中的从所述上部绝缘层的第一开口部沿垂直方向相隔的开口部的相隔距离大于最靠近所述上部绝缘层的第一开口部的所述介电层的开口部的相隔距离。
CN201880005632.3A 2017-12-22 2018-12-10 芯片级封装发光二极管 Active CN110192287B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911394635.3A CN111129265B (zh) 2017-12-22 2018-12-10 发光二极管
CN202211241597.XA CN115621387A (zh) 2017-12-22 2018-12-10 发光二极管
CN202211241646.XA CN115621388A (zh) 2017-12-22 2018-12-10 发光二极管

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020170178222A KR102440223B1 (ko) 2017-12-22 2017-12-22 칩 스케일 패키지 발광 다이오드
KR10-2017-0178222 2017-12-22
KR10-2018-0156201 2018-12-06
KR1020180156201A KR102601421B1 (ko) 2018-12-06 2018-12-06 칩 스케일 패키지 발광 다이오드
PCT/KR2018/015628 WO2019124843A1 (ko) 2017-12-22 2018-12-10 칩 스케일 패키지 발광 다이오드

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN202211241597.XA Division CN115621387A (zh) 2017-12-22 2018-12-10 发光二极管
CN202211241646.XA Division CN115621388A (zh) 2017-12-22 2018-12-10 发光二极管
CN201911394635.3A Division CN111129265B (zh) 2017-12-22 2018-12-10 发光二极管

Publications (2)

Publication Number Publication Date
CN110192287A CN110192287A (zh) 2019-08-30
CN110192287B true CN110192287B (zh) 2022-10-28

Family

ID=66994071

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201911394635.3A Active CN111129265B (zh) 2017-12-22 2018-12-10 发光二极管
CN201880005632.3A Active CN110192287B (zh) 2017-12-22 2018-12-10 芯片级封装发光二极管
CN202211241597.XA Pending CN115621387A (zh) 2017-12-22 2018-12-10 发光二极管
CN202211241646.XA Pending CN115621388A (zh) 2017-12-22 2018-12-10 发光二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911394635.3A Active CN111129265B (zh) 2017-12-22 2018-12-10 发光二极管

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202211241597.XA Pending CN115621387A (zh) 2017-12-22 2018-12-10 发光二极管
CN202211241646.XA Pending CN115621388A (zh) 2017-12-22 2018-12-10 发光二极管

Country Status (4)

Country Link
US (4) US10998469B2 (zh)
EP (2) EP4297105A3 (zh)
CN (4) CN111129265B (zh)
WO (1) WO2019124843A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129265B (zh) 2017-12-22 2023-06-02 首尔伟傲世有限公司 发光二极管
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN110459660B (zh) * 2019-08-06 2021-04-16 天津三安光电有限公司 一种发光二极管及制作工艺、发光装置
CN113363366B (zh) * 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
US11387334B2 (en) * 2020-04-24 2022-07-12 Renesas Electronics Corporation Semiconductor device with electrode plating deposition
CN113644180B (zh) * 2021-08-05 2023-01-06 厦门士兰明镓化合物半导体有限公司 倒装led芯片及其制备方法
CN113782658B (zh) * 2021-11-10 2022-02-11 华引芯（武汉）科技有限公司 发光半导体及其制备方法
US20240072099A1 (en) * 2022-08-25 2024-02-29 Creeled, Inc. Light-emitting diode chip structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507358B2 (ja) * 2000-06-16 2010-07-21 日亜化学工業株式会社 光半導体素子
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
CN106098889B (zh) * 2011-09-16 2019-02-15 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
JP5768759B2 (ja) * 2012-04-27 2015-08-26 豊田合成株式会社 半導体発光素子
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
US9577171B2 (en) * 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
WO2015190817A1 (ko) * 2014-06-10 2015-12-17 주식회사 세미콘라이트 반도체 발광소자
KR20160016361A (ko) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
JP2016143682A (ja) * 2015-01-29 2016-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102303460B1 (ko) * 2015-03-31 2021-09-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20170009359A (ko) * 2015-07-16 2017-01-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR102471670B1 (ko) * 2016-02-11 2022-11-29 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
KR101826949B1 (ko) * 2017-04-06 2018-02-07 서울바이오시스 주식회사 발광 다이오드
CN111129265B (zh) 2017-12-22 2023-06-02 首尔伟傲世有限公司 发光二极管

Also Published As

Publication number Publication date
US20200295229A1 (en) 2020-09-17
US20240055563A1 (en) 2024-02-15
WO2019124843A1 (ko) 2019-06-27
US11557696B2 (en) 2023-01-17
US11862455B2 (en) 2024-01-02
US10998469B2 (en) 2021-05-04
EP4297105A3 (en) 2024-04-24
CN111129265B (zh) 2023-06-02
EP3716346A4 (en) 2021-08-25
US20210151628A1 (en) 2021-05-20
US20230299240A1 (en) 2023-09-21
CN115621388A (zh) 2023-01-17
EP3716346A1 (en) 2020-09-30
EP4297105A2 (en) 2023-12-27
CN111129265A (zh) 2020-05-08
CN110192287A (zh) 2019-08-30
EP3716346C0 (en) 2023-11-08
EP3716346B1 (en) 2023-11-08
CN115621387A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN110192287B (zh) 芯片级封装发光二极管
CN111525007B (zh) 具有侧面反射层的发光二极管
CN111120962B (zh) 具有多个发光单元的发光二极管
EP3490013B1 (en) Light-emitting diode including distributed bragg reflector
CN109643746B (zh) 芯片级封装发光二极管
KR101761835B1 (ko) 고효율 발광 다이오드
KR20200112410A (ko) 발광 다이오드
KR102495483B1 (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102562475B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102601421B1 (ko) 칩 스케일 패키지 발광 다이오드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant