CN110192185B - 冗余的处理器架构 - Google Patents

冗余的处理器架构 Download PDF

Info

Publication number
CN110192185B
CN110192185B CN201780083812.9A CN201780083812A CN110192185B CN 110192185 B CN110192185 B CN 110192185B CN 201780083812 A CN201780083812 A CN 201780083812A CN 110192185 B CN110192185 B CN 110192185B
Authority
CN
China
Prior art keywords
core
processor
flow
implemented
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083812.9A
Other languages
English (en)
Other versions
CN110192185A (zh
Inventor
比伦特·萨里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Publication of CN110192185A publication Critical patent/CN110192185A/zh
Application granted granted Critical
Publication of CN110192185B publication Critical patent/CN110192185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Abstract

本发明涉及一种具有第一处理器(103)和第二处理器(105)的装置(101)；其中，第一处理器(103)具有第一内核(107)、第二内核(109)和管理机构(113)；其中，第二处理器(105)具有第一内核(115)；并且其中，第一处理器(103)的第一内核(107)和第二内核(109)以及第二处理器(105)的第一内核(115)被构造成实施第一流程。第一处理器(103)的管理机构(113)被构造成实施以下步骤：将在第一处理器(103)的第一内核(107)上实施第一流程的结果与在第一处理器(103)的第二内核(109)上实施第一流程的结果进行比较；并且当在第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程的结果彼此不同时，将在第一处理器(103)的第一内核(107)上实施第一流程的结果和在第一处理器(103)的第二内核(109)上实施第一流程的结果分别与在第二处理器(105)的第一内核(115)上实施第一流程的结果进行比较。

Description

冗余的处理器架构
技术领域
本发明涉及一种具有第一处理器和第二处理器的装置和一种在使用该装置情况下进行的方法。
背景技术
由现有技术中公知的多处理器架构仅有限地适合于满足由自动驾驶车辆所提出的未来要求。尤其是当需要应用ASIL-D规范时，要满足标准ISO 26262-1的要求是十分困难的。
用于执行运行安全的系统的常见的解决方案在于，监控该系统的部件，并且在有故障时被停用。然而却不能停用实施对于安全是关键性的功能的部件。具有对安全是关键性的功能的系统必须是能容错的，并且确保在有故障的情况下还能够实施对于安全是关键性的功能。在C.Temple和A.Vilela于2014年7月在Elektroniknet的文章：“Fehlertolerante Systeme im Fahrzeugbau-von Fail Safe zu Fail Operation”中描述了由现有技术公知的容错系统。
发明内容
本发明的任务是，在避免由现有技术中公知的解决方案固有的缺点的情况下提供一种容错的系统。尤其是应提升该系统的可用性。
该任务通过如下的具有第一处理器和第二处理器的装置和如下的在使用该装置情况下进行的方法得以解决。
在根据本发明的具有第一处理器和第二处理器的装置中，
所述第一处理器具有第一内核、第二内核和管理机构；其中，
所述第二处理器具有第一内核；并且其中，
所述第一处理器的第一内核和第二内核以及所述第二处理器的第一内核被构造成实施第一流程；其特征在于，
所述第一处理器的管理机构被构造成实施以下步骤：
-将在所述第一处理器的第一内核上实施第一流程的结果与在所述第一处理器的第二内核上实施第一流程的结果进行比较；并且
-当在所述第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同时，将在所述第一处理器的第一内核上实施第一流程的结果和在所述第一处理器的第二内核上实施第一流程的结果分别与在所述第二处理器的第一内核上实施第一流程的结果进行比较
根据本发明的在使用根据本发明的装置情况下进行的方法包括以下步骤：
-在第一处理器的第一内核和第二内核上实施第一流程；
-将在所述第一处理器的第一内核上实施第一流程的结果与在所述第一处理器的第二内核上实施第一流程的结果进行比较；并且
-当在所述第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同时，将在所述第一处理器的第一内核上实施第一流程的结果和在所述第一处理器的第二内核上实施第一流程的结果分别与在第二处理器的第一内核上实施第一流程的结果进行比较。
本发明具有优选的改进方案。
该装置包括第一处理器和第二处理器。处理器是电子电路，其被构造成用于读入并实施一个或者多个指令(流程)。
处理器可以具有本身能够实施一个或多个指令的部分。这些部分被称为内核。
第一处理器具有第一内核、第二内核和管理机构。第二处理器具有第一内核。
第一处理器的第一内核和第二内核以及第二处理器的第一内核被构造成分别实施第一流程。这意味着，第一流程可以(在第一处理器的第一内核和第二内核上以及第二处理器的第一内核上)三重地实施。
管理机构可以构造成单独的内核，或者在上述其中一个内核中执行。管理机构被限定为用于实施用来对结果进行比较的步骤的器件。
根据本发明，第一处理器的管理机构被构造成实施以下步骤：
-将在第一处理器的第一内核上实施第一流程的结果与在第一处理器的第二内核上实施第一流程的结果进行比较；并且
-当在第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同时，将在第一处理器的第一内核上实施第一流程的结果和在第一处理器的第二内核上实施第一流程的结果分别与在第二处理器的第一内核上实施第一流程的结果进行比较。
在第一处理器的第一内核和第二内核上实施第一流程的结果的偏差通过将在第一处理器的第一内核上实施第一流程的结果与在第一处理器的第二内核上实施第一流程的结果进行比较来确认。将在第一处理器的第一内核上实施第一流程的结果和在第一处理器的第二内核上实施第一流程的结果分别与在第二处理器的第一内核上实施第一流程的结果进行比较的步骤意味着在第二处理器的第一内核上实施第一流程。
实施流程的结果通常被理解为是与实施该流程相关联的任意的值。因此，当该流程被设计为函数时，它可以例如是函数的输出值。
通过本发明提供了对第一流程的三重冗余的实施。如果实施第一流程的三个所提到的内核中的一个内核失效或有故障，则仍然提供另外两个内核供冗余实施使用。没有必要关闭整个系统。
在优选的改进方案中，当在第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同并且在第一处理器的第二内核上实施第一流程的结果与在第二处理器的第一内核上实施第一流程的结果一致时，则停用第一处理器的第一内核。根据改进方案，当在第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同并且在第一处理器的第一内核上实施第一流程的结果与在第二处理器的第一内核上实施第一流程的结果一致时，则停用第一处理器的第二内核。在第一处理器的第一内核和第二内核上实施第一流程的结果不同指明的是，在第一处理器的第一内核或第二内核中存在故障。在这种情况下，可以通过与在第二处理器的第一内核上实施第一流程的结果进行对照来鉴别第一处理器的有故障的内核，并且相应地停用该内核。
在优选的改进方案中，第二传感器是该装置的一部分。第一传感器的至少一个信号被导向第一处理器的第一内核和第二处理器的第一内核。相应地，第二传感器的至少一个信号被导向第一处理器的第二内核和第二处理器的第一内核。这些信号优选地用作在各自的处理器上实施的第一流程的输入数据。当第一处理器的第一内核或第一处理器的第二内核因为故障而被停用时，根据改进方案，将相应的传感器信号提供给第二处理器的第一内核使用。这就能够实现第二处理器的第一内核承担起被停用的处理器内核的任务。
在另外的优选的改进方案中，第一传感器和第二传感器冗余地实施。这意味着，第一传感器和第二传感器被构造成测量相同的物理量。
装置优选被对称地改进。这意味着，第一处理器和第二处理器以相同的方式构建。尤其地，第一处理器和第二处理器分别具有第一内核、第二内核、第三内核和管理机构。第二处理器的第二内核和第三内核以及第一处理器的第三内核被构造成实施第二流程。第一处理器的管理机构类似于第二处理器的管理机构构成，其实施以下步骤：
-将在第二处理器的第二内核上实施第二流程的结果与在第二处理器的第三内核上实施第二流程的结果进行比较；并且
-当在第二处理器的第二内核和第三内核上实施第二流程的结果彼此不同时，将在第二处理器的第二内核上实施第二流程的结果和在第二处理器的第三内核上实施第二流程的结果分别与在第一处理器的第三内核上实施第二流程的结果进行比较。
在优选的改进方案中，当在第二处理器的第二内核和第三内核上实施第二流程的结果彼此不同并且在第二处理器的第三内核上实施第二流程的结果与在第一处理器的第三内核上实施第二流程的结果一致时，类似于对第一处理器的第一内核和第二内核停用地，停用第二处理器的第二内核。当在第二处理器的第二内核和第三内核上实施第二流程的结果彼此不同并且在第二处理器的第二内核上实施第二流程的结果与在第一处理器的第三内核上实施第二流程的结果一致时，停用第二处理器的第三内核。
第二处理器在优选的改进方案中从第三传感器和第四传感器获得输入信号。第三传感器的至少一个信号被导向第二处理器的第二内核和第一处理器的第三内核。相应地，第四传感器的至少一个信号被导向第二处理器的第三内核和第一处理器的第三内核。
正如第一传感器和第二传感器那样地，第三传感器和第四传感器在优选的改进方案中也冗余地实施。第三传感器和第四传感器因此根据改进方案测量相同的物理量。
该装置优选被改进成车辆的、例如机动车的组成部分。尤其地，第一处理器可以被改进成变速器控制器的一部分，而第二处理器可以被改进成用于对功率电子器件进行控制。具有根据本发明的装置的车辆能够实现运行安全地执行针对驾驶辅助系统的或者用于自动驾驶的功能。
根据本发明的方法设置的是，在使用根据本发明的装置或优选的改进方案的情况下实施以下步骤：
-在第一处理器的第一内核和第二内核上实施第一流程；
-将在第一处理器的第一内核上实施第一流程的结果与在第一处理器的第二内核上实施第一流程的结果进行比较；
-当在第一处理器的第一内核和第二内核上实施第一流程的结果彼此不同时，将在第一处理器的第一内核上实施第一流程的结果和在第一处理器的第二内核上实施第一流程的结果分别与在第二处理器的第一内核上实施第一流程的结果进行比较。
该方法优选以如下方法步骤改进，如上所述，这些方法步骤能被根据本发明的装置的优选改进方案所实施。
附图说明
图1中示出了本发明的优选实施例。一致的附图标记在此标注了相同或功能相同的特征。其中详细地：
图1示出处理器架构。
具体实施方式
根据图1的多处理器系统101具有第一处理器103和第二处理器105。两个处理器103、105具有多个内核。因此，第一处理器103具有第一内核107、第二内核109、第三内核111和管理机构113。相应地，第二处理器105具有第一内核115、第二内核117、第三内核119和管理机构121。
第一传感器信号123被施加在第一处理器103的第一内核107上和第二处理器105的第一内核115上。第二传感器信号125被施加在第一处理器103的第二内核109上和第二处理器105的第一内核115上。第一传感器信号123和第二传感器信号125基于借助两个不同的传感器对唯一的物理量进行的冗余测量。
第三传感器信号127与之类似地被施加在第二处理器的第二内核117上和第一处理器103的第三内核111上。与之冗余实施的第四传感器信号129被施加在第二处理器105的第三内核119上和第一处理器103的第三内核111上。测量相同物理量的这两个冗余的传感器提供第三传感器信号127和第四传感器信号129。
第一处理器的第一内核107和第二内核109以及第二处理器105的第一内核115被用于以三重冗余来实施第一流程。第一处理器的管理机构113监控通过第一处理器103的第一内核107和第二内核109对第一流程的实施情况，并且将它们的结果进行比较。如果结果不一致，则第一处理器103的管理机构113发动第二处理器105的第一内核115，以确认第一处理器103的第一内核107或第二内核109是否有故障地工作。将有故障的内核107、109停用。由此还是提供了双重的冗余以供实施第一流程使用。
通过第二处理器105的第二内核117和第三内核119以及通过第一处理器103的第三内核111实施第二流程的方式类似于上文所述的对第一流程的实施方式。
为了监控第一处理器103设置有第一看门狗131。相应地，第二处理器105由第二看门狗133监控。通过看门狗131、133，能够捕捉各个处理器103、105的完全失效情况。
附图标记列表
101 多处理器系统
103 第一处理器
105 第二处理器
107 第一处理器的第一内核
109 第一处理器的第二内核
111 第一处理器的第三内核
113 第一处理器的管理机构
115 第二处理器的第一内核
117 第二处理器的第二内核
119 第二处理器的第二内核
121 第二处理器的管理机构
123 第一信号
125 第二信号
127 第三信号
129 第四信号
131 第一看门狗
133 第二看门狗

Claims (10)

1.具有第一处理器(103)和第二处理器(105)的装置(101)；其中，
所述第一处理器(103)具有第一内核(107)、第二内核(109)和管理机构(113)；其中，
所述第二处理器(105)具有第一内核(115)；并且其中，
所述第一处理器(103)的第一内核(107)和第二内核(109)以及所述第二处理器(105)的第一内核(115)被构造成实施第一流程；其特征在于，
所述第一处理器(103)的管理机构(113)被构造成实施以下步骤：
-将在所述第一处理器(103)的第一内核(107)上实施第一流程的结果与在所述第一处理器(103)的第二内核(109)上实施第一流程的结果进行比较；并且
-当在所述第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程的结果彼此不同时，将在所述第一处理器(103)的第一内核(107)上实施第一流程的结果和在所述第一处理器(103)的第二内核(109)上实施第一流程的结果分别与在所述第二处理器(105)的第一内核(115)上实施第一流程的结果进行比较。
2.根据权利要求1所述的装置；其特征在于，当在所述第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程的结果彼此不同并且在所述第一处理器(103)的第二内核(109)上实施第一流程的结果与在所述第二处理器(105)的第一内核(115)上实施第一流程的结果一致时，则停用所述第一处理器(103)的第一内核(107)；并且其中，
当在所述第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程的结果彼此不同并且在所述第一处理器(103)的第一内核(107)上实施第一流程的结果与在所述第二处理器(105)的第一内核(115)上实施第一流程的结果一致时，停用所述第一处理器(103)的第二内核(109)。
3.根据权利要求1或2所述的装置；其特征在于具有第一传感器和第二传感器；其中，
所述第一传感器的至少一个信号被导向所述第一处理器(103)的第一内核(107)和所述第二处理器(105)的第一内核(115)；并且其中，
所述第二传感器的至少一个信号被导向所述第一处理器(103)的第二内核(109)和所述第二处理器(105)的第一内核(115)。
4.根据权利要求3所述的装置；其特征在于，所述第一传感器和所述第二传感器被构造成测量相同的物理量。
5.根据权利要求1或2所述的装置；其特征在于，
所述第一处理器(103)具有第三内核(111)；其中，
所述第二处理器(105)具有第二内核(117)、第三内核(119)和管理机构(121)；其中，
所述第二处理器(105)的第二内核(117)和第三内核(119)以及所述第一处理器(103)的第三内核(111)被构造实施第二流程；其中，
所述第二处理器(105)的管理机构(121)被构造成实施以下步骤：
-将在所述第二处理器(105)的第二内核(117)上实施第二流程的结果与在所述第二处理器(105)的第三内核(119)上实施第二流程的结果进行比较；并且
-当在所述第二处理器(105)的第二内核(117)和第三内核(119)上实施第二流程的结果彼此不同时，将在所述第二处理器(105)的第二内核(117)上实施第二流程的结果和在所述第二处理器(105)的第三内核(119)上实施第二流程的结果分别与在所述第一处理器(103)的第三内核(111)上实施第二流程的结果进行比较。
6.根据权利要求5所述的装置；其特征在于，当在所述第二处理器(105)的第二内核(117)和第三内核(119)上实施第二流程的结果彼此不同并且在所述第二处理器(105)的第三内核(119)上实施第二流程的结果与在所述第一处理器(103)的第三内核(111)上实施第二流程的结果一致时，停用所述第二处理器(105)的第二内核(117)，并且其中，
当在所述第二处理器(105)的第二内核(117)和第三内核(119)上实施第二流程的结果彼此不同并且在所述第二处理器(105)的第二内核(117)上实施第二流程的结果与在所述第一处理器(103)的第三内核(111)上实施第二流程的结果一致时，停用所述第二处理器(105)的第三内核(119)。
7.根据权利要求5所述的装置；其特征在于具有第三传感器和第四传感器；其中，
所述第三传感器的至少一个信号被导向所述第二处理器(105)的第二内核(117)和所述第一处理器(103)的第三内核(111)；并且其中，
所述第四传感器的至少一个信号被导向所述第二处理器(105)的第三内核(119)和所述第一处理器(103)的第三内核(111)。
8.根据权利要求7所述的装置；其特征在于，所述第三传感器和所述第四传感器测量相同的物理量。
9.具有根据权利要求1至8中任一项所述的装置的车辆。
10.在使用根据权利要求1至8中任一项所述装置情况下进行的方法，所述方法包括以下步骤：
-在第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程；
-将在所述第一处理器(103)的第一内核(107)上实施第一流程的结果与在所述第一处理器(103)的第二内核(109)上实施第一流程的结果进行比较；并且
-当在所述第一处理器(103)的第一内核(107)和第二内核(109)上实施第一流程的结果彼此不同时，将在所述第一处理器(103)的第一内核(107)上实施第一流程的结果和在所述第一处理器(103)的第二内核(109)上实施第一流程的结果分别与在第二处理器(105)的第一内核(115)上实施第一流程的结果进行比较。
CN201780083812.9A 2017-01-23 2017-12-21 冗余的处理器架构 Active CN110192185B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017201032.0A DE102017201032A1 (de) 2017-01-23 2017-01-23 Redundante Prozessorarchitektur
DE102017201032.0 2017-01-23
PCT/EP2017/083986 WO2018134023A1 (de) 2017-01-23 2017-12-21 Redundante prozessorarchitektur

Publications (2)

Publication Number Publication Date
CN110192185A CN110192185A (zh) 2019-08-30
CN110192185B true CN110192185B (zh) 2023-06-23

Family

ID=60935841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083812.9A Active CN110192185B (zh) 2017-01-23 2017-12-21 冗余的处理器架构

Country Status (6)

Country Link
US (1) US11281547B2 (zh)
EP (1) EP3571593A1 (zh)
JP (1) JP2020506472A (zh)
CN (1) CN110192185B (zh)
DE (1) DE102017201032A1 (zh)
WO (1) WO2018134023A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017201032A1 (de) 2017-01-23 2018-05-03 Zf Friedrichshafen Ag Redundante Prozessorarchitektur
US11106205B2 (en) * 2018-09-18 2021-08-31 Raytheon Technologies Corporation Vehicle control with functional redundancy
CA3157095A1 (en) 2019-12-09 2021-06-17 Alon Green Method and system for high integrity can bus traffic supervision in safety critical application
US11458997B2 (en) * 2020-03-31 2022-10-04 Uatc, Llc Autonomous vehicle computing system with processing assurance
CN114043997B (zh) * 2022-01-13 2022-04-12 禾美(浙江)汽车股份有限公司 一种基于高灵敏传感器自动驾驶智能决策方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941698B1 (en) * 2008-04-30 2011-05-10 Hewlett-Packard Development Company, L.P. Selective availability in processor systems
WO2014207893A1 (ja) * 2013-06-28 2014-12-31 株式会社日立製作所 演算回路及び計算機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631309A1 (de) 1996-08-02 1998-02-05 Teves Gmbh Alfred Mikroprozessoranordnung für ein Fahrzeug-Regelungssystem
US6687791B2 (en) 2002-01-07 2004-02-03 Sun Microsystems, Inc. Shared cache for data integrity operations
JP4669007B2 (ja) 2004-10-25 2011-04-13 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも２つの処理ユニットを有する計算機システムにおいて切替及びデータを比較する方法及び装置
US7953536B2 (en) * 2005-07-29 2011-05-31 GM Global Technology Operations LLC Inertial sensor software architecture security method
US7272681B2 (en) * 2005-08-05 2007-09-18 Raytheon Company System having parallel data processors which generate redundant effector date to detect errors
JP4709268B2 (ja) * 2008-11-28 2011-06-22 日立オートモティブシステムズ株式会社 車両制御用マルチコアシステムまたは内燃機関の制御装置
US7877627B1 (en) * 2008-12-18 2011-01-25 Supercon, L.L.C. Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology
DE102011086530A1 (de) * 2010-11-19 2012-05-24 Continental Teves Ag & Co. Ohg Mikroprozessorsystem mit fehlertoleranter Architektur
DE102017201032A1 (de) 2017-01-23 2018-05-03 Zf Friedrichshafen Ag Redundante Prozessorarchitektur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941698B1 (en) * 2008-04-30 2011-05-10 Hewlett-Packard Development Company, L.P. Selective availability in processor systems
WO2014207893A1 (ja) * 2013-06-28 2014-12-31 株式会社日立製作所 演算回路及び計算機

Also Published As

Publication number Publication date
US11281547B2 (en) 2022-03-22
EP3571593A1 (de) 2019-11-27
US20190361764A1 (en) 2019-11-28
DE102017201032A1 (de) 2018-05-03
JP2020506472A (ja) 2020-02-27
WO2018134023A1 (de) 2018-07-26
CN110192185A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN110192185B (zh) 冗余的处理器架构
US10579484B2 (en) Apparatus and method for enhancing reliability of watchdog circuit for controlling central processing device for vehicle
JP7089588B2 (ja) 状態信号に応じて車両モジュールを制御する装置および方法
JP5126393B2 (ja) 車載電子制御装置
US9372774B2 (en) Redundant computing architecture
US9207661B2 (en) Dual core architecture of a control module of an engine
US8527714B2 (en) Secure avionics equipment and associated method of making secure
CN110058972A (zh) 用于实现至少一个关键功能的电子计算机及相关电子装置
US9925935B2 (en) In-vehicle communication system and in-vehicle communication method
US10983519B2 (en) Functional module, control unit for an operation assistance system, and device
US9221492B2 (en) Method for operating an electrical power steering mechanism
EP3869338A1 (en) A vehicle safety electronic control system
CN104865895B (zh) 具备cpu的异常检测功能的控制装置
CN110140112B (zh) 锁步系统的周期性非侵入性诊断
JP5459370B2 (ja) 車載電子制御装置
US20220371565A1 (en) Switching device for a brake system for a vehicle, brake system with a switching device and method for operating a switching device
CN107210937A (zh) 在数据总线中的总线监控器
US11279467B2 (en) Aircraft control system
KR101581309B1 (ko) 보드단위별 연동고장검출 및 배제 방식 항공전자장비
US20170199834A1 (en) Vehicle subsystem communication arbitration
JP7360277B2 (ja) 航空機の制御システム
JP2018097442A (ja) 電子制御装置
US20240106677A1 (en) Control device and control method
US20170023935A1 (en) Method and Control System
RU2718168C2 (ru) Автоматизированная система безопасности промышленной установки

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant