WO2018134023A1 - Redundante prozessorarchitektur - Google Patents

Redundante prozessorarchitektur Download PDF

Info

Publication number
WO2018134023A1
WO2018134023A1 PCT/EP2017/083986 EP2017083986W WO2018134023A1 WO 2018134023 A1 WO2018134023 A1 WO 2018134023A1 EP 2017083986 W EP2017083986 W EP 2017083986W WO 2018134023 A1 WO2018134023 A1 WO 2018134023A1
Authority
WO
WIPO (PCT)
Prior art keywords
core
processor
procedure
result
execution
Prior art date
Application number
PCT/EP2017/083986
Other languages
English (en)
French (fr)
Inventor
Bülent Sari
Original Assignee
Zf Friedrichshafen Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zf Friedrichshafen Ag filed Critical Zf Friedrichshafen Ag
Priority to CN201780083812.9A priority Critical patent/CN110192185B/zh
Priority to EP17825518.8A priority patent/EP3571593A1/de
Priority to US16/479,528 priority patent/US11281547B2/en
Priority to JP2019539786A priority patent/JP2020506472A/ja
Publication of WO2018134023A1 publication Critical patent/WO2018134023A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Definitions

  • the invention relates to an arrangement according to the preamble of claim 1 and a method according to claim 10.
  • Prior art multi-processor architectures are limited in their ability to meet future requirements imposed by autonomous vehicles. In particular, it is difficult to meet the requirements of the ISO 26262-1 standard if ASIL-D specifications are to be implemented.
  • the invention has for its object to provide a fault-tolerant system, bypassing the known from the prior art solutions inherent disadvantages. In particular, the availability of the system should be increased.
  • the arrangement comprises a first processor and a second processor.
  • a processor is an electronic circuit that is configured to read and execute one or more instructions - a procedure.
  • a processor may include portions that are capable of executing one or more instructions. These parts are called cores.
  • the first processor has a first core, a second core, and a second core
  • the second processor has a first core.
  • the first core and the second core of the first processor and the first core of the second processor are configured to execute a first procedure. This means that the first procedure can be performed in triplicate on the first core and the second core of the first processor as well as on the first core of the second processor.
  • a control entity may be formed as a separate core or implemented in one of said cores. It is defined as a means of performing steps to compare results.
  • control entity of the first processor is designed to carry out the following steps:
  • the deviation of the results of the execution of the first procedure on the first core and the second core of the first processor is determined by comparing the result of the first procedure. Result of the execution of the first procedure on the first core of the first processor with the result of the execution of the first procedure on the second core of the first processor detected.
  • the step of comparing the result of executing the first procedure on the first core of the first processor and the result of executing the first procedure on the second core of the first processor each implies the result of executing the first procedure on the first core of the second processor in that the first procedure is performed on the first core of the second processor.
  • the result of executing a procedure is generally any value that correlates with the execution of the procedure.
  • it may be the output value of a function if the procedure is a function.
  • the invention provides triple redundancy in the execution of the first procedure. If one of the three named cores executing the first procedure fails or is faulty, two further cores remain available for redundant execution. A shutdown of the entire system is not required.
  • the first core of the first processor is deactivated when the results of the execution of the first procedure on the first core and the second core of the first processor differ and the result of executing the first procedure on the second core of the first processor and match the result of the execution of the first procedure on the first core of the second processor.
  • the second core of the first processor is further deactivated when the results of the execution of the first procedure on the first core and the second core of the first processor differ and the result of the execution of the first procedure on the first core of the first processor and the result of Execution of the first procedure on the first core of the second processor match.
  • the deviation of the results of the execution of the first procedure on the first core and the second core of the first processor indicates that in the first core or the second core of the first processor has an error.
  • the defective core of the first processor can be identified and deactivated accordingly.
  • a second sensor is part of the arrangement in a preferred development. At least one signal from the first sensor is routed to both the first core of the first processor and the first core of the second processor. Accordingly, at least one signal of the second sensor is directed to the second core of the first processor and to the first core of the second processor.
  • the signals preferably serve as input data of the first procedure executed on the respective processor. If the first core of the first processor or the second core of the first processor is deactivated due to an error, the corresponding sensor signal is the further development of the first core of the second processor available. This allows the first core of the second processor to take over the tasks of the disabled processor core.
  • first sensor and the second sensor are redundant. This means that the first sensor and the second sensor are designed to measure the same physical quantity.
  • the arrangement is preferably developed symmetrically.
  • the first processor and the second processor have the same structure.
  • the first processor and the second processor each have a first core, a second core, a third core, and a control entity.
  • the second core and the third core of the second processor and the third core of the first processor are configured to execute a second procedure.
  • the control entity of the first processor is designed, analogously to the control entity of the second processor, to carry out the following steps:
  • the second core of the second processor is deactivated if the results of the execution of the second procedure on the second core and the third core of the second processor differ from each other and Result of execution of the second procedure on the third core of the second processor and the result of execution of the second procedure on the third core of the first processor match. If the results of the execution of the second procedure on the second core and the third core of the second processor differ and the result of the execution of the second procedure on the second core of the second processor and the result of the execution of the second procedure on the third core of the first one Processor match.
  • the second processor receives input signals from a third sensor and a fourth sensor. At least one signal from the third sensor is passed to the second core of the second processor and to the third core of the first processor. Accordingly, at least one signal of the fourth sensor is routed to the third core of the second processor and to the third core of the first processor.
  • the third sensor and the fourth sensor are designed to be redundant in a preferred embodiment.
  • the third sensor and the fourth sensor thus measure the same physical size according to further development.
  • the arrangement is preferably developed as part of a vehicle, for example a motor vehicle.
  • the first processor may be developed as part of a transmission control unit and the second processor for controlling power electronics.
  • a vehicle with the arrangement according to the invention enables a reliable implementation of functions for driver assistance systems or for autonomous driving.
  • a method according to the invention provides for the following steps to be carried out using the arrangement according to the invention or a preferred development:
  • This method is preferably developed further with method steps which, as described above, can be carried out by preferred developments of the arrangement according to the invention.
  • FIG. 1 is a processor architecture.
  • a multiprocessor system 101 according to FIG. 1 has a first processor 103 and a second processor 105. Both processors 103, 105 have multiple cores. Thus, the first processor 103 has a first core 107, a second core 109, a third core 1 1 1 and a control entity 1 13. Correspondingly, the second processor 105 has a first core 1 15, a second core 1 17, a third core 1 19 and a control entity 121.
  • a first sensor signal 123 is applied to the first core 107 of the first processor 103 and to the first core 1 15 of the second processor 105.
  • a second sensor signal 125 is applied to the second core 109 of the first processor 103 and to the first core 1 15 of the second processor 105.
  • the first sensor signal 123 and the second sensor signal 125 are based on a redundant measurement of a single physical quantity by means of two different sensors.
  • a third sensor signal 127 is applied analogously thereto to the second core 1 17 of the second processor and to the third core 1 1 1 of the first processor 103.
  • a fourth sensor signal 129 executed redundantly thereto is applied to the third core 1 19 of the second processor 105 and to the third core 1 1 1 of the first processor 103. Two redundant sensors measuring the same physical quantity provide the third sensor signal 127 and the fourth sensor signal 129.
  • the first core 107 and the second core 109 of the first processor and the first core 15 of the second processor 105 serve to execute a first procedure with triple redundancy.
  • the first processor controller 13 monitors the execution of the first procedure by the first core 107 and the second core 109 of the first processor 103 and compares their results.
  • control entity 1 13 of the first processor 103 adds the first core 1 15 of the second processor 105 to determine whether the first core 107 or the second core 109 of the first processor 103 malfunctions. The faulty core 107, 109 is deactivated. After that there is still a double redundancy to execute the first procedure.
  • the execution of the second procedure by the second core 1 17 and the third core 1 19 of the second processor 105 and by the third core 1 1 1 of the first processor 103 is analogous to the embodiment of the first procedure described above.
  • a first watchdog 131 is provided for monitoring the first processor 103. Accordingly, the second processor 105 is monitored by a second watchdog 133.
  • the watchdogs 131, 133 it is possible to intercept the total failure of a single processor 103, 105.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Die Erfindung betrifft eine Anordnung (101) mit einem ersten Prozessor (103) und einem zweiten Prozessor (103); wobei der erste Prozessor (103) einen ersten Kern (107), einen zweiten Kern (109) und eine Kontrollinstanz (113) aufweist; wobei der zweite Prozessor (105) einen ersten Kern (115) aufweist; und wobei der erste Kern (107) und der zweite Kern (109) des ersten Prozessors (103) sowie der erste Kern (115) des zweiten Prozessors (105) ausgebildet sind, eine erste Prozedur auszuführen. Die Kontrollinstanz (113) des ersten Prozessors (103) ist ausgebildet, die folgenden Schritte auszuführen: Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103); und Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103) jeweils mit einem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (115) des zweiten Prozessors (105), wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen.

Description

Redundante Prozessorarchitektur
Die Erfindung betrifft eine Anordnung nach dem Oberbegriff von Anspruch 1 und ein Verfahren nach Anspruch 10.
Aus dem Stand der Technik bekannte Multiprozessorarchitekturen sind nur eingeschränkt geeignet, zukünftige Anforderungen zu erfüllen, die durch autonom fahrende Fahrzeuge gestellt werden. Insbesondere ist es schwierig, die Anforderungen der Norm ISO 26262-1 zu erfüllen, wenn ASIL-D Spezifikationen implementiert werden soll.
Eine gängige Lösung zur Implementierung eines betriebssicheren Systems besteht darin, die Komponenten des Systems zu überwachen und im Falle eines Fehlers zu deaktivieren. Allerdings ist es nicht möglich, Komponenten zu deaktivieren, die sicherheitskritische Funktionen ausführen. Systeme mit sicherheitskritischen Funktionen müssen fehlertolerant sein und sicherstellen, dass im Falle eines Fehlers die sicherheitskritischen Funktionen weiterhin ausgeführt werden können. Aus dem Stand der Technik bekannte fehlertolerante Systeme sind beschrieben in C. Temple und A. Vilela:"Fehlertolerante Systeme im Fahrzeugbau- von Fail Safe zu Fail Operation", Elektroniknet, Juli 2014.
Der Erfindung liegt die Aufgabe zugrunde, ein fehlertolerantes System unter Umgehung der den aus dem Stand der Technik bekannten Lösungen innewohnenden Nachteile bereitzustellen. Insbesondere soll die Verfügbarkeit des Systems erhöht werden.
Diese Aufgabe wird gelöst durch eine Anordnung nach Anspruch 1 und ein Verfahren nach Anspruch 10. Bevorzugte Weiterbildungen sind in den Unteransprüchen enthalten.
Die Anordnung umfasst einen ersten Prozessor und einen zweiten Prozessor. Ein Prozessor ist eine elektronische Schaltung, die ausgebildet ist, ein oder mehrere Befehle - eine Prozedur - einzulesen und auszuführen. Ein Prozessor kann Teile aufweisen, die für sich in der Lage sind, eine oder mehrere Befehle auszuführen. Diese Teile werden Kerne genannt.
Der erste Prozessor weist einen ersten Kern, einen zweiten Kern und eine
Kontrollinstanz aus. Der zweite Prozessor weist einen ersten Kern auf.
Der erste Kern und der zweite Kern des ersten Prozessors sowie der erste Kern des zweiten Prozessors sind ausgebildet, jeweils eine erste Prozedur auszuführen. Dies bedeutet, dass die erste Prozedur dreifach ausgeführt werden kann - auf dem ersten Kern und dem zweiten Kern des ersten Prozessors sowie auf dem ersten Kern des zweiten Prozessors.
Eine Kontrollinstanz kann als separater Kern ausgebildet oder in einem der genannten Kerne implementiert sein. Sie ist definiert als ein Mittel zum Ausführen von Schritten zum Vergleich von Ergebnissen.
Erfindungsgemäß ist die Kontrollinstanz des ersten Prozessors ausgebildet, die folgenden Schritte auszuführen:
- Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors; und
- Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors jeweils mit einem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors voneinander abweichen.
Die Abweichung der Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors wird durch Vergleichen des Er- gebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors mit dem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors festgestellt. Der Schritt des Vergleichens des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors jeweils mit dem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors impliziert, dass die erste Prozedur auf dem ersten Kern des zweiten Prozessors ausgeführt wird.
Unter dem Ergebnis der Ausführung einer Prozedur ist allgemein ein beliebiger Wert zu verstehen, der mit der Ausführung der Prozedur korreliert. So kann es sich etwa um den Ausgabewert einer Funktion handeln, wenn die Prozedur als Funktion ausgestaltet ist.
Durch die Erfindung wird dreifache Redundanz der Ausführung der ersten Prozedur geschaffen. Fällt einer der drei genannten Kerne, die die erste Prozedur ausführen aus oder ist fehlerhaft, so stehen zwei weitere Kerne weiterhin zur redundanten Ausführung zur Verfügung. Eine Abschaltung des gesamten Systems ist nicht erforderlich.
In einer bevorzugten Weiterbildung wird der erste Kern des ersten Prozessors deaktiviert, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors voneinander abweichen und das Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors übereinstimmen. Der zweite Kern des ersten Prozessors wird weitebildungsgemäß deaktiviert, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und der zweiten Kern des ersten Prozessors voneinander abweichen und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors übereinstimmen. Die Abweichung der Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors zeigt an, dass in dem ersten Kern oder dem zweiten Kern des ersten Prozessors ein Fehler vorliegt. In diesem Fall lässt sich durch einen Abgleich mit dem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors der fehlerhafte Kern des ersten Prozessors identifizieren und entsprechend deaktivieren.
Ein zweiter Sensor ist in einer bevorzugten Weiterbildung Teil der Anordnung. Mindestens ein Signal des ersten Sensors wird sowohl zu dem ersten Kern des ersten Prozessors als auch zu dem ersten Kern des zweiten Prozessors geleitet. Entsprechend wird mindestens ein Signal des zweiten Sensors zu dem zweiten Kern des ersten Prozessors und zu dem ersten Kern des zweiten Prozessors geleitet. Die Signale dienen bevorzugt als Eingangsdaten der auf dem jeweiligen Prozessor ausgeführten ersten Prozedur. Wenn der erste Kern des ersten Prozessors oder der zweite Kern des ersten Prozessors aufgrund eines Fehlers deaktiviert wird, steht das entsprechende Sensorsignal weiterbildungsgemäß dem ersten Kern des zweiten Prozessors zur Verfügung. Dies ermöglicht es, dem ersten Kern des zweiten Prozessors, die Aufgaben des deaktivierten Prozessorkern zu übernehmen.
In einer darüber hinaus bevorzugten Weiterbildung sind der erste Sensor und der zweite Sensor redundant ausgeführt. Dies bedeutet, dass der erste Sensor und der zweite Sensor ausgebildet sind, dieselbe physikalische Größe zu messen.
Die Anordnung ist vorzugsweise symmetrisch weitergebildet. Dies bedeutet, dass der erste Prozessor und der zweite Prozessor gleichartig aufgebaut sind. Insbesondere weisen der erste Prozessor und der zweite Prozessor jeweils einen ersten Kern, einen zweiten Kern, einen dritten Kern und eine Kontrollinstanz auf. Der zweite Kern und der dritte Kern des zweiten Prozessors sowie der dritte Kern des ersten Prozessors sind ausgebildet, eine zweite Prozedur auszuführen. Die Kontrollinstanz des ersten Prozessors ist analog zu der Kontrollinstanz des zweiten Prozessors ausgebildet, die folgenden Schritte auszuführen:
- Vergleichen eines Ergebnisses der Ausführung der zweiten Prozedur auf dem zweiten Kern des zweiten Prozessors mit einem Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern des zweiten Prozessors; und - Vergleichen des Ergebnisses der Ausführung der zweiten Prozedur auf dem zweiten Kern des zweiten Prozessors und des Ergebnisses der Ausführung der zweiten Prozedur auf dem dritten Kern des zweiten Prozessors jeweils mit einem Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern des ersten Prozessors, wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern und dem dritten Kern des zweiten Prozessors voneinander abweichen.
In einer bevorzugten Weiterbildung wird analog zu der Deaktivierung des ersten Kerns und des zweiten Kerns des ersten Prozessors der zweite Kern des zweiten Prozessors deaktiviert, wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern und dem dritten Kern des zweiten Prozessors voneinander abweichen und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern des zweiten Prozessors und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern des ersten Prozessors übereinstimmen. Wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern und dem dritten Kern des zweiten Prozessors voneinander abweichen und das Ergebnis der Ausführung der zweiten Prozedur auf dem zweiten Kern des zweiten Prozessors und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern des ersten Prozessors übereinstimmen.
Der zweite Prozessor erhält in einer bevorzugten Weiterbildung Eingabesignale von einem dritten Sensor und einem vierten Sensor. Mindestens ein Signal des dritten Sensors wird zu dem zweiten Kern des zweiten Prozessors und zu dem dritten Kern des ersten Prozessors geleitet. Entsprechend wird mindestens ein Signal des vierten Sensors zu dem dritten Kern des zweiten Prozessors und zu dem dritten Kern des ersten Prozessors geleitet.
Wie der erste Sensor und der zweite Sensor sind auch der dritte Sensor und der vierte Sensor in einer bevorzugten Weiterbildung redundant ausgeführt. Der dritte Sensor und der vierte Sensor messen also weiterbildungsgemäß dieselbe physikalische Größe. Die Anordnung ist bevorzugt als Bestandteil eines Fahrzeugs, etwa eines Kraftfahrzeugs weitergebildet. Insbesondere kann der erste Prozessor als Teil eines Getriebesteuergeräts und der zweite Prozessor zur Steuerung einer Leistungselektronik weitergebildet sein. Ein Fahrzeug mit der erfindungsgemäßen Anordnung ermöglicht eine betriebssichere Implementierung von Funktionen für Fahrassistenzsysteme oder zum autonomen Fahren.
Ein erfindungsgemäßes Verfahren sieht vor, unter Verwendung der erfindungsgemäßen Anordnung oder einer bevorzugten Weiterbildung die folgenden Schritte auszuführen:
- Ausführen der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors;
- Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors;
- Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern des ersten Prozessors und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern des ersten Prozessors jeweils mit einem Ergebnis einer Ausführung der ersten Prozedur auf dem ersten Kern des zweiten Prozessors, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern und dem zweiten Kern des ersten Prozessors voneinander abweichen.
Dieses Verfahren ist bevorzugt mit Verfahrensschritten weitergebildet, die, wie oben beschrieben, von bevorzugten Weiterbildungen der erfindungsgemäßen Anordnung ausführbar sind.
Ein bevorzugtes Ausführungsbeispiel der Erfindung ist in Fig. 1 dargestellt. Übereinstimmende Bezugsziffern kennzeichnen dabei gleiche oder funktionsgleiche Merkmale. Im Einzelnen zeigt: Fig. 1 eine Prozessorarchitektur.
Ein Mehrprozessorsystem 101 gemäß Fig. 1 weist einen ersten Prozessor 103 und einen zweiten Prozessor 105 auf. Beide Prozessoren 103, 105 besitzen mehrere Kerne. So weist der erste Prozessor 103 einen ersten Kern 107, einen zweiten Kern 109, einen dritten Kern 1 1 1 und eine Kontrollinstanz 1 13 auf. Entsprechend weist der zweite Prozessor 105 einen ersten Kern 1 15, einen zweiten Kern 1 17, einen dritten Kern 1 19 und eine Kontrollinstanz 121 auf.
Ein erstes Sensorsignal 123 liegt am ersten Kern 107 des ersten Prozessors 103 und am ersten Kern 1 15 des zweiten Prozessors 105 an. Ein zweites Sensorsignal 125 liegt am zweiten Kern 109 des ersten Prozessors 103 und am ersten Kern 1 15 des zweiten Prozessors 105 an. Das erste Sensorsignal 123 und das zweite Sensorsignal 125 basieren auf einer redundanten Messung einer einzigen physikalischen Größe mittels zweier verschiedener Sensoren.
Ein drittes Sensorsignal 127 liegt analog dazu am zweiten Kern 1 17 des zweiten Prozessors und am dritten Kern 1 1 1 des ersten Prozessors 103 an. Ein redundant dazu ausgeführtes viertes Sensorsignal 129 liegt am dritten Kern 1 19 des zweiten Prozessors 105 und am dritten Kern 1 1 1 des ersten Prozessors 103 an. Zwei redundante Sensoren, die dieselbe physikalische Größe messen, stellen das dritte Sensorsignal 127 und das vierte Sensorsignal 129 bereit.
Der erste Kern 107 und der zweite Kern 109 des ersten Prozessors sowie der erste Kern 1 15 des zweiten Prozessors 105 dienen dazu, eine erste Prozedur mit dreifacher Redundanz auszuführen. Die Kontrollinstanz 1 13 des ersten Prozessors überwacht die Ausführung der ersten Prozedur durch den ersten Kern 107 und den zweiten Kern 109 des ersten Prozessors 103 und vergleicht deren Ergebnisse.
Stimmen diese nicht überein, zieht die Kontrollinstanz 1 13 des ersten Prozessors 103 den ersten Kern 1 15 des zweiten Prozessors 105 hinzu, um festzustellen, ob der erste Kern 107 oder der zweite Kern 109 des ersten Prozessors 103 fehlerhaft arbeitet. Der fehlerhafte Kern 107, 109 wird deaktiviert. Hiernach steht noch eine zweifache Redundanz zur Ausführung der ersten Prozedur zur Verfügung. Die Ausführung der zweiten Prozedur durch den zweiten Kern 1 17 und den dritten Kern 1 19 des zweiten Prozessors 105 sowie durch den dritten Kern 1 1 1 des ersten Prozessors 103 gestaltet sich analog zu der oben beschriebenen Ausführung der ersten Prozedur.
Zur Überwachung des ersten Prozessors 103 ist ein erster Watchdog 131 vorgesehen. Entsprechend wird der zweite Prozessor 105 durch einen zweiten Watchdog 133 überwacht. Durch die Watchdogs 131 , 133 ist es möglich, den Totalausfall eines einzelnen Prozessors 103, 105 abzufangen.
Bezuaszeichen
101 Mehrprozessorsystem
103 erster Prozessor
105 zweiter Prozessor
107 erster Kern des ersten Prozessors
109 zweiter Kern des ersten Prozessors
1 1 1 dritter Kern des ersten Prozessors
1 13 Kontrollinstanz des ersten Prozessors
1 15 erster Kern des zweiten Prozessors
1 17 zweiter Kern des zweiten Prozessors
1 19 dritter Kern des zweiten Prozessors
121 Kontrollinstanz des zweiten Prozessors
123 erstes Signal
125 zweites Signal
127 drittes Signal
129 viertes Signal
131 erster Watchdog
133 zweiter Watchdog

Claims

Patentansprüche
1 . Anordnung (101 ) mit einem ersten Prozessor (103) und einem zweiten Prozessor (103); wobei
der erste Prozessor (103) einen ersten Kern (107), einen zweiten Kern (109) und eine Kontrollinstanz (1 13) aufweist; wobei
der zweite Prozessor (105) einen ersten Kern (1 15) aufweist; und wobei
der erste Kern (107) und der zweite Kern (109) des ersten Prozessors (103) sowie der erste Kern (1 15) des zweiten Prozessors (105) ausgebildet sind, eine erste Prozedur auszuführen; dadurch gekennzeichnet, dass
die Kontrollinstanz (1 13) des ersten Prozessors (103) ausgebildet ist, die folgenden Schritte auszuführen:
- Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103); und
- Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) und des Ergebnisses der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103) jeweils mit einem Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (1 15) des zweiten Prozessors (105), wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen.
2. Anordnung nach dem vorhergehenden Anspruch; dadurch gekennzeichnet, dass der erste Kern (107) des ersten Prozessors (103) deaktiviert wird, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen und das Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103) und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (1 15) des zweiten Prozessors (105) übereinstimmen; und wobei
der zweite Kern (109) des ersten Prozessors (103) deaktiviert wird, wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Pro- zessors (103) und das Ergebnis der Ausführung der ersten Prozedur auf dem ersten Kern (1 15) des zweiten Prozessors (105) übereinstimmen.
3. Anordnung nach einem der vorhergehenden Ansprüche; gekennzeichnet durch einen ersten Sensor und einen zweiten Sensor; wobei
mindestens ein Signal des ersten Sensors zu dem ersten Kern (107) des ersten Prozessors (103) und zu dem ersten Kern (1 15) des zweiten Prozessors (105) geleitet wird; und wobei
mindestens ein Signal des zweiten Sensors zu dem zweiten Kern (109) des ersten Prozessors (103) und zu dem ersten Kern (1 15) des zweiten Prozessors (105) geleitet wird.
4. Anordnung nach dem vorhergehenden Anspruch; dadurch gekennzeichnet, dass der erste Sensor und der zweite Sensor ausgebildet sind, dieselbe physikalische Größe messen.
5. Anordnung nach einem der vorhergehenden Ansprüche; dadurch gekennzeichnet, dass
der erste Prozessor (103) einen dritten Kern (1 1 1 ) aufweist; wobei
der zweite Prozessor (105) einen zweiten Kern (1 17), einen dritten Kern (1 19) und eine Kontrollinstanz (121 ) aufweist; wobei
der zweite Kern (1 17) und der dritte Kern (1 19) des zweiten Prozessors (105) sowie der dritte Kern (1 1 1 ) des ersten Prozessors (103) ausgebildet sind, eine zweite Prozedur auszuführen; wobei
die Kontrollinstanz (121 ) des ersten Prozessors (105) ausgebildet ist, die folgenden Schritte auszuführen:
- Vergleichen eines Ergebnisses der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) des zweiten Prozessors (105) mit einem Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern (1 19) des zweiten Prozessors (105); und
- Vergleichen des Ergebnisses der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) des zweiten Prozessors (105) und des Ergebnisses der Ausführung der zweiten Prozedur auf dem dritten Kern (1 19) des zweiten Prozessors (105) jeweils mit einem Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern (1 1 1 ) des ersten Prozessors (103), wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) und dem dritten Kern (1 19) des zweiten Prozessors (105) voneinander abweichen.
6. Anordnung nach dem vorhergehenden Anspruch; dadurch gekennzeichnet, dass der zweite Kern (1 17) des zweiten Prozessors (105) deaktiviert wird, wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) und dem dritten Kern (1 19) des zweiten Prozessors (105) voneinander abweichen und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern (1 19) des zweiten Prozessors (105) und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern (1 1 1 ) des ersten Prozessors (103) übereinstimmen; und wobei der dritten Kern (1 19) des zweiten Prozessors (105) deaktiviert wird, wenn die Ergebnisse der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) und dem dritten Kern (1 19) des zweiten Prozessors (105) voneinander abweichen und das Ergebnis der Ausführung der zweiten Prozedur auf dem zweiten Kern (1 17) des zweiten Prozessors (105) und das Ergebnis der Ausführung der zweiten Prozedur auf dem dritten Kern (1 1 1 ) des ersten Prozessors (103) übereinstimmen.
7. Anordnung nach einem der vorhergehenden zwei Ansprüche; gekennzeichnet durch
einen dritten Sensor und einen vierten Sensor; wobei
mindestens ein Signal des dritten Sensors zu dem zweiten Kern (1 17) des zweiten Prozessors (105) und zu dem dritten Kern (1 1 1 ) des ersten Prozessors (103) geleitet wird; und wobei
mindestens ein Signal des vierten Sensors zu dem dritten Kern (1 19) des zweiten Prozessors (105) und zu dem dritten Kern (1 1 1 ) des ersten Prozessors (103) geleitet wird.
8. Anordnung nach dem vorhergehenden Anspruch; dadurch gekennzeichnet, dass der dritte Sensor und der vierte Sensor dieselbe physikalische Größe messen.
9. Fahrzeug mit einer Anordnung nach einem der vorhergehenden Ansprüche.
10. Verfahren unter Verwendung einer Anordnung nach einem der vorhergehenden Ansprüche mit den folgenden Schritten:
- Ausführen einer ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103);
- Vergleichen eines Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) mit einem Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103); und
- Vergleichen des Ergebnisses der Ausführung der ersten Prozedur auf dem ersten Kern (107) des ersten Prozessors (103) und des Ergebnis der Ausführung der ersten Prozedur auf dem zweiten Kern (109) des ersten Prozessors (103) jeweils mit einem Ergebnis einer Ausführung der ersten Prozedur auf dem ersten Kern (1 15) des zweiten Prozessors (105), wenn die Ergebnisse der Ausführung der ersten Prozedur auf dem ersten Kern (107) und dem zweiten Kern (109) des ersten Prozessors (103) voneinander abweichen.
PCT/EP2017/083986 2017-01-23 2017-12-21 Redundante prozessorarchitektur WO2018134023A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780083812.9A CN110192185B (zh) 2017-01-23 2017-12-21 冗余的处理器架构
EP17825518.8A EP3571593A1 (de) 2017-01-23 2017-12-21 Redundante prozessorarchitektur
US16/479,528 US11281547B2 (en) 2017-01-23 2017-12-21 Redundant processor architecture
JP2019539786A JP2020506472A (ja) 2017-01-23 2017-12-21 冗長プロセッサアーキテクチャ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017201032.0 2017-01-23
DE102017201032.0A DE102017201032A1 (de) 2017-01-23 2017-01-23 Redundante Prozessorarchitektur

Publications (1)

Publication Number Publication Date
WO2018134023A1 true WO2018134023A1 (de) 2018-07-26

Family

ID=60935841

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/083986 WO2018134023A1 (de) 2017-01-23 2017-12-21 Redundante prozessorarchitektur

Country Status (6)

Country Link
US (1) US11281547B2 (de)
EP (1) EP3571593A1 (de)
JP (1) JP2020506472A (de)
CN (1) CN110192185B (de)
DE (1) DE102017201032A1 (de)
WO (1) WO2018134023A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11281547B2 (en) 2017-01-23 2022-03-22 Zf Friedrichshafen Ag Redundant processor architecture

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106205B2 (en) * 2018-09-18 2021-08-31 Raytheon Technologies Corporation Vehicle control with functional redundancy
EP4074014A4 (de) 2019-12-09 2023-12-27 Thales Canada Inc. Verfahren und system zur can-busverkehrsüberwachung mit hoher integrität in sicherheitskritischen anwendungen
US11458997B2 (en) 2020-03-31 2022-10-04 Uatc, Llc Autonomous vehicle computing system with processing assurance
CN114043997B (zh) * 2022-01-13 2022-04-12 禾美(浙江)汽车股份有限公司 一种基于高灵敏传感器自动驾驶智能决策方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631309A1 (de) * 1996-08-02 1998-02-05 Teves Gmbh Alfred Mikroprozessoranordnung für ein Fahrzeug-Regelungssystem
US20030131197A1 (en) * 2002-01-07 2003-07-10 Morrison John M. Shared cache for data integrity operations
US20090055674A1 (en) * 2004-10-25 2009-02-26 Bernd Mueller Method and device for a switchover and for a data comparison in a computer system having at least two processing units
US7941698B1 (en) * 2008-04-30 2011-05-10 Hewlett-Packard Development Company, L.P. Selective availability in processor systems
WO2014207893A1 (ja) * 2013-06-28 2014-12-31 株式会社日立製作所 演算回路及び計算機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7953536B2 (en) * 2005-07-29 2011-05-31 GM Global Technology Operations LLC Inertial sensor software architecture security method
US7272681B2 (en) * 2005-08-05 2007-09-18 Raytheon Company System having parallel data processors which generate redundant effector date to detect errors
JP4709268B2 (ja) * 2008-11-28 2011-06-22 日立オートモティブシステムズ株式会社 車両制御用マルチコアシステムまたは内燃機関の制御装置
US7877627B1 (en) * 2008-12-18 2011-01-25 Supercon, L.L.C. Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology
DE102011086530A1 (de) * 2010-11-19 2012-05-24 Continental Teves Ag & Co. Ohg Mikroprozessorsystem mit fehlertoleranter Architektur
DE102017201032A1 (de) 2017-01-23 2018-05-03 Zf Friedrichshafen Ag Redundante Prozessorarchitektur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631309A1 (de) * 1996-08-02 1998-02-05 Teves Gmbh Alfred Mikroprozessoranordnung für ein Fahrzeug-Regelungssystem
US20030131197A1 (en) * 2002-01-07 2003-07-10 Morrison John M. Shared cache for data integrity operations
US20090055674A1 (en) * 2004-10-25 2009-02-26 Bernd Mueller Method and device for a switchover and for a data comparison in a computer system having at least two processing units
US7941698B1 (en) * 2008-04-30 2011-05-10 Hewlett-Packard Development Company, L.P. Selective availability in processor systems
WO2014207893A1 (ja) * 2013-06-28 2014-12-31 株式会社日立製作所 演算回路及び計算機

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GRAY J ET AL: "High-availability computer systems", COMPUTER, IEEE COMPUTER SOCIETY, USA, vol. 24, no. 9, 1 September 1991 (1991-09-01), pages 39 - 48, XP011416412, ISSN: 0018-9162, DOI: 10.1109/2.84898 *
THOMPSON H A ET AL: "TRANSPUTER-BASED FAULT TOLERANT STRATEGIES FOR A GAS TURBINE ENGINE CONTROLLER", PROCEEDINGS OF THE AMERICAN CONTROL CONFERENCE. SAN DIEGO, MAY 23 - 25, 1990; [PROCEEDINGS OF THE AMERICAN CONTROL CONFERENCE], NEW YORK, IEEE, US, vol. 3, 23 May 1990 (1990-05-23), pages 2918 - 2923, XP000170151 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11281547B2 (en) 2017-01-23 2022-03-22 Zf Friedrichshafen Ag Redundant processor architecture

Also Published As

Publication number Publication date
US20190361764A1 (en) 2019-11-28
DE102017201032A1 (de) 2018-05-03
EP3571593A1 (de) 2019-11-27
JP2020506472A (ja) 2020-02-27
CN110192185B (zh) 2023-06-23
CN110192185A (zh) 2019-08-30
US11281547B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
EP3571593A1 (de) Redundante prozessorarchitektur
DE102010013349B4 (de) Computersystem und Verfahren zum Vergleichen von Ausgangssignalen
EP1092177B1 (de) Regler bzw. triebwerksregler, triebwerk und verfahren zum regeln eines stell- oder antriebssystems bzw. eines triebwerks
EP3642716A1 (de) Vorrichtung und verfahren zur ansteuerung eines fahrzeugmoduls in abhängigkeit eines zustandssignals
WO2011117155A1 (de) Redundante zwei-prozessor-steuerung und steuerungsverfahren
DE102015110958A1 (de) Ausfallverwaltung in einem Fahrzeug
DE102016107015A1 (de) Architektur für eine skalierbare Störungstoleranz in Systemen mit integrierter Ruhigstellung bei Ausfall und Funktionsfähigkeit bei Ausfall
DE102013113296A1 (de) Redundante Rechenarchitektur
EP1615087A2 (de) Steuer- und Regeleinheit
EP2902905B1 (de) Verfahren zur Überprüfung der Abarbeitung von Software
DE102011007467A1 (de) Mehrkernige integrierte Mikroprozessorschaltung mit Prüfeinrichtung, Prüfverfahren und Verwendung
DE102013021231A1 (de) Verfahren zum Betrieb eines Assistenzsystems eines Fahrzeugs und Fahrzeugsteuergerät
EP3557356A1 (de) Verfahren und automatisierungssystem zum sicheren automatischen betrieb einer maschine oder eines fahrzeugs
EP2182331A1 (de) Auslagerung einer Komponente mit Auswirkung auf die Sicherheitsfunktion aus dem sicherheitsrelevanten Bereich
DE102019219870A1 (de) Integritätsüberwachung einer Recheneinheit
DE112019007286T5 (de) Fahrzeuginterne steuerungsvorrichtung und fahrzeuginternes steuerungssystem
WO2011113405A1 (de) Steuergeräteanordnung
DE102017110154B4 (de) Verfahren zur ISO 26262 konformen Überwachung der Versorgungsspannung VCC eines integrierten Sensorschaltkreises einer Fußgängeraufpralldämpfungsvorrichtung
DE102019218074B4 (de) Steuerung eines Fahrerassistenzsystems eines Kraftfahrzeugs
DE10220811B4 (de) Verfahren und Vorrichtung zur Überwachung der Funktionsweise eines Systems
DE112017000868B4 (de) Elektronische Steuervorrichtung
DE102022207018A1 (de) Verfahren zum Fehlermanagement, Computerprogrammprodukt sowie Fahrzeug
DE102017110152B4 (de) Verfahren zur ISO 26262 konformen Überwachung der Versorgungsspannung VCC eines integrierten Sensorschaltkreises innerhalb eines Sensorsystems mit einem Mikrorechner
DE102015111430B4 (de) Handhabung gleichzeitiger Störmeldungen bei redundanten Servoantrieben
DE102019000715A1 (de) Verfahren zum Betreiben eines Systems, welches zumindest ein elektrisches Gerät und/oder zumindest einen Sensor umfasst, sowie Vorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17825518

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019539786

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2017825518

Country of ref document: EP