CN110189929A - 一种提高芯片电容器绝缘电阻值的方法 - Google Patents

一种提高芯片电容器绝缘电阻值的方法 Download PDF

Info

Publication number
CN110189929A
CN110189929A CN201910311194.XA CN201910311194A CN110189929A CN 110189929 A CN110189929 A CN 110189929A CN 201910311194 A CN201910311194 A CN 201910311194A CN 110189929 A CN110189929 A CN 110189929A
Authority
CN
China
Prior art keywords
chip capacitor
resistance value
insulating resistance
sto
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910311194.XA
Other languages
English (en)
Other versions
CN110189929B (zh
Inventor
杨昌平
李慧娟
张木森
梁世恒
王瑞龙
徐玲芳
肖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yi Fang Giant New Energy Technology Co Ltd
Hubei University
Original Assignee
Nanjing Yi Fang Giant New Energy Technology Co Ltd
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yi Fang Giant New Energy Technology Co Ltd, Hubei University filed Critical Nanjing Yi Fang Giant New Energy Technology Co Ltd
Priority to CN201910311194.XA priority Critical patent/CN110189929B/zh
Publication of CN110189929A publication Critical patent/CN110189929A/zh
Application granted granted Critical
Publication of CN110189929B publication Critical patent/CN110189929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种提高芯片电容器绝缘电阻值的方法,包括:在芯片电容器上加载恒定电压;在退火炉中升温到预设温度,保持预设时间;将所述芯片电容器置入液氮中冷却1~3分钟;然后将所述芯片电容器取出,在空气中自然升至室温。该方法利用STO芯片电容器绝缘电阻值随负载电压大小及时间不断增加的特点,在加载电压条件下,对芯片电容进行快速热处理。该方法简单易行,在不改变电容器电容值、损耗和电容温度系数的情况下,大幅提高了STO瓷片的绝缘电阻值和一致性,且在去掉外加电压和热条件后,STO芯片电容器绝缘电阻值不会随时间衰减。

Description

一种提高芯片电容器绝缘电阻值的方法
技术领域
本发明涉及电子信息功能材料及器件领域,特别涉及一种提高芯片电容器绝缘电阻值的方法。
背景技术
芯片电容器,又称单层片式电容器,由美国DLI和M DI公司于70年代发明,由于具有尺寸小、介电常数大、应用温度范围宽(﹣55℃~125℃)、电容温度稳定性高(≤±4.7%~≤±22%)和频率特性好等优点,在微波集成技术和微波电路中有广泛的应用。据统计,2017年全球微波元器件市场规模超过180亿美元,其中芯片电容器约占25%的市场份额。芯片电容器(单层片式晶界层电容器)一般用SrTiO3(STO)或电子掺杂的STO作为母相,经一步法或二步法制成。
一步法就是STO的半导化和绝缘化过程连续进行,瓷片一次性烧成。
二步法就是STO先在还原性气氛中烧结成半导化瓷片,然后再在瓷片上涂敷含有受主离子的一种或多种金属氧化物作为氧化剂,在空气或氧化性气氛中进行高温热扩散处理得到绝缘化的STO瓷片。
目前市场上单层片式半导体陶瓷材料的生产厂家,国际上主要有AVX、JOHANSON、DLI、ATC、PRESIDIO COM-PENONT、TECDIA等厂家,国内生产单位主要有广州可纳瑞电子科技有限公司、广州金陶电子有限公司和电子科技大学。对于相同尺寸的STO芯片电容器,国内产品在电容、损耗、电容温度变化率和使用频率等诸多性能参数与国际先进产品相差不大,但绝缘电阻和耐压值与国外产品相差很大,一般在数倍(2~5倍)以上。
STO芯片电容器性能参数主要包括介电常数、损耗、电容温度系数、绝缘电阻值。其中绝缘电阻值越高,电容器耐压值则越大,器件越不容易损坏,稳定性越好,因此提高STO芯片电容的绝缘电阻值和耐压值具有重要意义。STO芯片电容的绝缘电阻取决于晶界层的绝缘化程度和受主离子的浓度和分布。由于晶界层薄(10nm–50nm),STO绝缘化时,绝缘介质(一般为金属氧化物)和受主离子的扩散难于精确控制,瓷片的绝缘电阻值的大小和一致性很难得到保证。
目前国内市场的STOIII类瓷,尺寸为1mm(长)*1mm(宽),厚0.25mm,电容值为1500pF,加载电压为50V时,绝缘电阻值一般在1G–20GΩ,耐压值小于100V。STO晶界层电容器的电容与绝缘电阻之间存在反比关系,即电容器的绝缘电阻增加则电容减小,因此高介电常数STO芯片电容器的绝缘电阻和耐压值比较低,这是目前STO III类瓷存在的主要问题。
STO芯片电容器的绝缘电阻值取决于晶界层的电阻,该电阻包含二个方面,一是由晶界层中玻璃化物质产生的欧姆型电阻,再就是晶界层中受主离子与N型导电的STO晶粒之间的空间电荷层产生的势垒电阻。理论上,晶界处的空间电荷层越厚,芯片电容的绝缘电阻值越大,但同时因空间电荷层增加,电容器的电容会迅速减小,所以在实际中往往以牺牲电容器的电容值来获得绝缘电阻和耐压值的增加。
另一方面,晶界层的受主离子和玻璃化(或绝缘化)物质通过热扩散方式进入晶界,但该过程在技术上极难精确控制,因此在实际产品上,电容器的绝缘电阻值往往差别较大,一致性较差,影响了产品使用的稳定性。综上,在不降低STO芯片电容器电容的条件下增加其绝缘电阻值和一致性上,目前还没有有效的办法,该问题还亟待解决。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种提高芯片电容器绝缘电阻值的方法。
本发明实施例提供一种提高芯片电容器绝缘电阻值的方法,包括以下步骤:
步骤(1),在芯片电容器上加载恒定电压并加热至预设温度,保持预设时间;
步骤(2),经步骤(1)后将所述芯片电容器置入液氮中冷却1~3min;
步骤(3),然后将所述芯片电容器从液氮中取出,在空气中自然升至室温。
在一个实施例中,所述步骤(1)中,所述恒定电压为50V直流电压。
在一个实施例中,所述步骤(1)中,所述加热为以40~60℃/min的升温速率升温至180~220℃。
在一个实施例中,所述芯片电容器由以下步骤制备:
a、以SrCO3和TiO2为主料,加入消泡剂和分散剂混合均匀,粉碎后得到流延浆料;再经干燥、叠片和热压后得到基片生坯;
b、基片半导化:将所述基片生坯在空气中550~650℃下进行排胶处理,排胶后的基片在N2/H2还原气氛中,烧结后得到半导化STO基片;
c、基片绝缘化:将氧化剂浆料均匀涂满所述半导化STO基片表面,再将涂好氧化剂浆料的基片保温2.5h后降至室温;
d、印刷电极:采用丝网印刷工艺将步骤(3)绝缘化基片两面均匀印上银浆,在550~650℃下保温进行烧银,得到样品;
e、切片:将烧制好银电极,将上一步骤的样品切片处理,得到待处理和待测STO芯片电容器。
在一个实施例中,所述步骤a中,主料与消泡剂的重量比为100:1;主料与分散剂的重量比为100:1。
在一个实施例中,所述步骤a中,粉碎使用行星式球磨机球磨16h后得到流延浆料。
在一个实施例中,步骤a中所述流延、干燥、叠片和热压处理过程中的压力为100MP。
在一个实施例中,步骤b中,所述烧结的操作为:将所述排胶后的基片在N2/H2还原气氛中,温度为1300℃烧结2h后得到半导化STO基片。
在一个实施例中,所述步骤c中,所述氧化剂浆料由Pb3O4,Bi2O3,CuO,B2O3,以30%:35%:25%:10%的重量比混合后得到。
在一个实施例中,步骤c中所述保温的操作为:将涂好氧化剂的基片在1000~1100℃保温2.5h后降温,经过0.5h降至900℃,再自然降至室温。
本发明实施例提供的上述技术方案的有益效果至少包括:
本发明实施例提供的一种提高芯片电容器绝缘电阻值的方法,利用STO芯片电容器绝缘电阻值随负载电压大小及时间不断增加的特点,在加载电压条件下,对芯片电容进行快速热处理。该方法简单易行,在不改变电容器电容值、损耗和电容温度系数的情况下,大幅提高了STO瓷片的绝缘电阻值和一致性,且在去掉外加电压和热条件后,STO芯片电容器绝缘电阻值不会随时间衰减。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例提供的提高芯片电容器绝缘电阻值的方法流程图;
图2为本发明实施例提供的STO芯片电容器绝缘电阻在负载电压下随时间的变化曲线图;
图3为STO芯片电容器处理前、后绝缘电阻随测量时间的变化曲线图;
图4为STO芯片电容器处理前、后绝缘电阻值的比较曲线图;
图5为STO芯片电容器处理前、后损耗的比较曲线图;
图6为STO芯片电容器处理前、后电容的比较曲线图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
本发明实施例提供了一种提高芯片电容器绝缘电阻值的方法,参照图1所示,包括:
步骤(1),在芯片电容器上加载恒定电压并加热至预设温度,保持预设时间;
步骤(2),经步骤(1)后将所述芯片电容器置入液氮中冷却1~3min;
步骤(3),然后将所述芯片电容器从液氮中取出,在空气中自然升至室温。
本实施例中,可在不改变电容器电容值、损耗和电容温度系数的情况下,大幅提高STO瓷片的绝缘电阻值和耐压值,为解决该矛盾提供了一种有效方法。
STO芯片电容器的绝缘电阻在加载电压的情况下会随时间持续增加,2小时后,电阻值增加2个数量级。本发明实施例提供的方法,为简单的物理处理方法,使电容器的高电阻值得以部分保留,并可持续维持。通过对STO芯片电容进行电、热处理,在保持电容、损耗和温度特性等不变的情况下,其绝缘电阻从未处理的1~10GΩ(50V测量),大幅提升到10~30GΩ,且电阻的一致性也较未处理有明显改善。在100V下电容器仍可以正常使用,绝缘电阻仍然可以保持在200~2000MΩ。
参照图2所示,为本发明实施例提供的STO芯片电容器绝缘电阻在负载电压下随时间的变化曲线图;电容器尺寸为1mm(长)*1mm(宽),厚0.25mm,电容值为1500pF,损耗为0.2%。从图可知电容器绝缘电阻值在电压刺激下随时间增加。
实施例1:
在STO芯片电容器上加载恒定电压:50 V直流电压,同时在快速退火炉中以速率50℃/min,迅速升温到200℃,在该温度下100s后,再将电容器从退火炉中拿出迅速置入液氮中急速冷却2分钟,然后将电容器拿出,在空气中自然升至室温。经电、热处理后,STO芯片电容器在在不改变电容器电容值、损耗和电容温度系数的情况下,绝缘电阻可大幅提升10~30倍,且电阻一致性也得到提高。如图3所示,为STO芯片电容器处理前、后绝缘电阻随测量时间的变化曲线图。从图中可以看出,经热、电处理后,芯片电容器的绝缘电阻值从原来的1.3G上升到20G。
实施例2:
在STO芯片电容器上加载恒定电压:50 V直流电压,同时在快速退火炉中以速率40℃/min,迅速升温到180℃,在该温度下120s后,再将电容器从退火炉中拿出迅速置入液氮中急速冷却1分钟,然后将电容器拿出,在空气中自然升至室温。经电、热处理后,STO芯片电容器在在不改变电容器电容值、损耗和电容温度系数的情况下,绝缘电阻可大幅提升10~30倍,且电阻一致性也得到提高。
实施例3:
在STO芯片电容器上加载恒定电压:50 V直流电压,同时在快速退火炉中以速率60℃/min,迅速升温到220℃,在该温度下80s后,再将电容器从退火炉中拿出迅速置入液氮中急速冷却3分钟,然后将电容器拿出,在空气中自然升至室温。经电、热处理后,STO芯片电容器在在不改变电容器电容值、损耗和电容温度系数的情况下,绝缘电阻可大幅提升10~30倍,且电阻一致性也得到提高。
上述实施例1-3,所采用的是简单易行的物理方法,即在加载电压的情况下对STO芯片电容器进行快速升温和降温处理,经快速热处理后芯片电容的绝缘电阻和耐压值在不改变电容器电容值、损耗和电容温度系数的情况下,绝大幅提升10~30倍。具体地,当芯片电容尺寸为1mm(长)*1mm(宽),厚0.25mm时,εr=30000~35000,损耗tgδ=0.1~0.3%,电容温度变化率△C/C(%)(-55℃~125℃)在±20%以内;当测量电压为50V时,绝缘电阻值10~30GΩ,在100V下电容器仍可以正常使用,电阻仍然可以保持在200~2000MΩ。此外电容器的介电参数的一致性也得到明显改善,介电常数和电阻值的最大偏差与平均值之比小于10%。这对产品的合格率、产品在实际应用的稳定性提供了重要保证。本发明实施例的方法对STO芯片电容器的绝缘电阻值和产品参数的一致性均有大幅提高,对提升产品的实际应用效果非常明显。
参照图4所示,STO芯片电容器处理前、后绝缘电阻值的比较。N为芯片电容器个数。从图可以看出经处理,STO芯片电容器的绝缘电阻值大幅提升,且电阻的一致性也得到较明显改善。
参照图5所示:STO芯片电容器处理前、后损耗的比较。N为芯片电容器个数。从图可以看出经处理,STO芯片电容器的损耗变化不大,保持在0.1%-0.3%之间。
参照图6所示:STO芯片电容器处理前、后电容的比较。N为芯片电容器个数。从图可以看出经处理,STO芯片电容器的电容值变化不大,保持在1400pF–1500pF之间。
实施例4:
实施方式包括STO芯片电容器的制作,具体如下:
STO芯片电容器的制作:
(1)用流延法制备生坯:以SrCO3和TiO2为主料,加入消泡剂(型号AKM-0531)和分散剂(型号TSF)各取主料重量的1%,经行星式球磨机球磨16h后得到流延浆料。再经流延、干燥、叠片和热压(流延厚60um,叠4层,压强100MP)后得到长、宽45mm x45mm,厚0.25mm的正方形基片生坯;
(2)基片半导化:将生坯在空气中600℃下进行0.5h的排胶处理,排胶后的基片在N2/H2还原气氛中,温度为1300℃进行2h烧结后得到半导化STO基片。
(3)基片绝缘化:采用本发明制备的氧化剂涂覆浆料,氧化剂成分为Pb3O4,Bi2O3,CuO,B2O3分别按重量比30%:35%:25%:10%进行混合得到氧化剂浆料,使用匀胶机将氧化剂均匀涂满基片表面,再将涂好氧化剂的基片在1060℃,保温2.5h后降温,经过0.5h降至900℃,再从900℃自然降至室温;
(4)印刷电极:采用丝网印刷工艺将做好的绝缘化基片两面均匀印上银浆,在600℃下保温0.5h进行烧银,得到可测试介电性能的样品;
(5)切片:将烧制好银电极,长、宽分别为40x40cm的大瓷片切成1×1mm样品,最后得到待处理和待测STO芯片电容器。
本实施例中,制作的STO芯片电容器耐压性高,提升了电容器电介质的能储密度和能储效率。
实施例5:
与上述实施例4不同之处,步骤(2)将生坯在空气中550℃下进行0.5h的排胶处理;步骤(3)中,再将涂好氧化剂的基片在1000℃,保温2.5h后降温,经过0.5h降至900℃,再从900℃自然降至室温。
同样地,本实施例中,制作的STO芯片电容器耐压性高,提升了电容器电介质的能储密度和能储效率。
实施例6:
与上述实施例5不同之处,步骤(2)将生坯在空气中650℃下进行0.5h的排胶处理;步骤(3)中,再将涂好氧化剂的基片在1100℃,保温2.5h后降温,经过0.5h降至900℃,再从900℃自然降至室温。
同样地,本实施例中,制作的STO芯片电容器耐压性高,提升了电容器电介质的能储密度和能储效率。
实施例7:电容器的电、热处理
将1x1mm的STO芯片电容器加载50 V的直流恒压,在快速退火炉(科晶产品,RTP-100004)中以1℃/s快速升温至200℃,在200℃保温100s后将负载电压关闭,再将电容器从退火炉中拿出迅速置入液氮中急速冷却1~3分钟,然后将电容器拿出,在空气中自然升至室温静置24小时后待测。
实施例8:电容器绝缘电阻及介电参数测量
1、绝缘电阻测量
将经电、热处理STO芯片电容器在室温条件下放置1天后,用同惠TH2681型绝缘电阻测试仪进行测试。测量电压为50 V,电压加载30s后读取电阻值。
2、电容及损耗测量
将经电、热处理STO芯片电容器在室温条件下放置1天后,用安捷伦(AgilentTechnologies)4284A型LCR测试仪测量电容器的电容及损耗,测量电压为1V,测量频率为1MHz。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种提高芯片电容器绝缘电阻值的方法,其特征在于,包括以下步骤:
步骤(1),在芯片电容器上加载恒定电压并加热至预设温度,保持预设时间;
步骤(2),经步骤(1)后将所述芯片电容器置入液氮中冷却1~3min;
步骤(3),然后将所述芯片电容器从液氮中取出,在空气中自然升至室温。
2.如权利要求1所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述步骤(1)中,所述恒定电压为50V直流电压。
3.如权利要求1所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述步骤(1)中,所述加热为以40~60℃/min的升温速率升温至180~220℃。
4.如权利要求1所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述芯片电容器由以下步骤制备:
a、以SrCO3和TiO2为主料,加入消泡剂和分散剂混合均匀,粉碎后得到流延浆料;再经干燥、叠片和热压后得到基片生坯;
b、基片半导化:将所述基片生坯在空气中550~650℃下进行排胶处理,排胶后的基片在N2/H2还原气氛中,烧结后得到半导化STO基片;
c、基片绝缘化:将氧化剂浆料均匀涂满所述半导化STO基片表面,再将涂好氧化剂浆料的基片保温2.5h后降至室温;
d、印刷电极:采用丝网印刷工艺将步骤(3)绝缘化基片两面均匀印上银浆,在550~650℃下保温进行烧银,得到样品;
e、切片:将烧制好银电极,将上一步骤的样品切片处理,得到待处理和待测STO芯片电容器。
5.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述步骤a中,主料与消泡剂的重量比为100:1;主料与分散剂的重量比为100:1。
6.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述步骤a中,粉碎使用行星式球磨机球磨16h后得到流延浆料。
7.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,步骤a中所述流延、干燥、叠片和热压处理过程中的压力为100MP。
8.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,步骤b中,所述烧结的操作为:将所述排胶后的基片在N2/H2还原气氛中,温度为1300℃烧结2h后得到半导化STO基片。
9.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,所述步骤c中,所述氧化剂浆料由Pb3O4,Bi2O3,CuO,B2O3,以30%:35%:25%:10%的重量比混合后得到。
10.如权利要求4所述的一种提高芯片电容器绝缘电阻值的方法,其特征在于,步骤c中所述保温的操作为:将涂好氧化剂的基片在1000~1100℃保温2.5h后降温,经过0.5h降至900℃,再自然降至室温。
CN201910311194.XA 2019-04-18 2019-04-18 一种提高芯片电容器绝缘电阻值的方法 Expired - Fee Related CN110189929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910311194.XA CN110189929B (zh) 2019-04-18 2019-04-18 一种提高芯片电容器绝缘电阻值的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910311194.XA CN110189929B (zh) 2019-04-18 2019-04-18 一种提高芯片电容器绝缘电阻值的方法

Publications (2)

Publication Number Publication Date
CN110189929A true CN110189929A (zh) 2019-08-30
CN110189929B CN110189929B (zh) 2020-12-25

Family

ID=67714670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910311194.XA Expired - Fee Related CN110189929B (zh) 2019-04-18 2019-04-18 一种提高芯片电容器绝缘电阻值的方法

Country Status (1)

Country Link
CN (1) CN110189929B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808163A (zh) * 2019-10-28 2020-02-18 湖北大学 一种晶界层电容器的制备方法
CN113135750A (zh) * 2020-01-16 2021-07-20 太原科技大学 一种提高晶界层电容器电阻的绝缘化剂及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715786A (en) * 1971-05-12 1973-02-13 Western Electric Co Methods and apparatus for increasing the capacitance value of a capacitor
CN1402271A (zh) * 2001-08-22 2003-03-12 株式会社村田制作所 处理陶瓷电容器的方法
CN102354600A (zh) * 2011-07-01 2012-02-15 上海上电电容器有限公司 高比能脉冲电容器元件热定型工艺
CN102390997A (zh) * 2011-08-17 2012-03-28 广州金升阳科技有限公司 高耐压铌酸钾钠基无铅压电陶瓷及其制备方法和用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715786A (en) * 1971-05-12 1973-02-13 Western Electric Co Methods and apparatus for increasing the capacitance value of a capacitor
CN1402271A (zh) * 2001-08-22 2003-03-12 株式会社村田制作所 处理陶瓷电容器的方法
CN102354600A (zh) * 2011-07-01 2012-02-15 上海上电电容器有限公司 高比能脉冲电容器元件热定型工艺
CN102390997A (zh) * 2011-08-17 2012-03-28 广州金升阳科技有限公司 高耐压铌酸钾钠基无铅压电陶瓷及其制备方法和用途

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808163A (zh) * 2019-10-28 2020-02-18 湖北大学 一种晶界层电容器的制备方法
CN113135750A (zh) * 2020-01-16 2021-07-20 太原科技大学 一种提高晶界层电容器电阻的绝缘化剂及其使用方法

Also Published As

Publication number Publication date
CN110189929B (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
Xu et al. Microstructure and electrical properties of ZnO–Bi2O3-based varistor ceramics by different sintering processes
Kahn et al. Ceramic capacitor technology
Diao et al. Effect of SiO2 additive on dielectric response and energy storage performance of Ba0. 4Sr0. 6TiO3 ceramics
CN110098052A (zh) 一种晶界层电容器的制作方法
Long et al. Effects of cobalt doping on the electrical characteristics of Al-doped ZnO varistors
CN102473523B (zh) 层叠陶瓷电容器的制造方法以及层叠陶瓷电容器
EP2840073A1 (en) Semiconductor ceramic composition, method for producing same, and ptc element
Wan et al. Low‐temperature sintering and electrical properties of ZnO–Bi2O3–TiO2–Co2O3–MnCO3‐based varistor with Bi2O3–B2O3 frit for multilayer chip varistor applications
Zhang et al. Different conduction behaviors of grain boundaries in SiO2-containing 8YSZ and CGO20 electrolytes
Lin et al. La2Zr2O7 and MgO co-doped composite Li-Garnet solid electrolyte
CN109748581A (zh) 介电组合物和多层电子组件
Lin et al. On the microwave sintering technology for improving the properties of semiconducting electronic ceramics
CN108546125B (zh) 一种面向高温环境应用的压电陶瓷材料及其制备方法
CN106505144A (zh) 多层电卡陶瓷元件及其制备方法
CN110189929A (zh) 一种提高芯片电容器绝缘电阻值的方法
CN106518052B (zh) 一种制备细晶钛酸钡热敏陶瓷的方法及其产品
De la Rubia et al. Compact shape as a relevant parameter for sintering ZnO–Bi2O3 based varistors
CN111792930A (zh) 一种获得宽温域高介电常数的三弛豫态铁电陶瓷的方法
Yoon et al. Control of connectivity of Ni electrode with heating rates during sintering and electrical properties in BaTiO 3 based multilayer ceramic capacitors
EP2557575A1 (en) Ptc element and heating-element module
CN110808163B (zh) 一种晶界层电容器的制备方法
Park Improvement in electrical stability by addition of SiO2 in (Mn1. 2Ni0. 78Co0. 87− xCu0. 15Six) O4 negative temperature coefficient thermistors
CN117645472A (zh) 一种镓酸锌靶材的制备方法和镓酸锌靶材
US20220177371A1 (en) Dielectric ceramics, method for preparing the same, and multilayered electrionic component comprising the same
Xu et al. Comparative characteristics of yttrium oxide and yttrium nitric acid doping in ZnO varistor ceramics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201225