CN110188387A - 一种ulsic时序收敛方法及装置 - Google Patents

一种ulsic时序收敛方法及装置 Download PDF

Info

Publication number
CN110188387A
CN110188387A CN201910343772.8A CN201910343772A CN110188387A CN 110188387 A CN110188387 A CN 110188387A CN 201910343772 A CN201910343772 A CN 201910343772A CN 110188387 A CN110188387 A CN 110188387A
Authority
CN
China
Prior art keywords
signal
frequency
serial
parallel
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910343772.8A
Other languages
English (en)
Inventor
周晓光
刘志赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhichen Information Technology Co Ltd
Original Assignee
Shenzhen Zhichen Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhichen Information Technology Co Ltd filed Critical Shenzhen Zhichen Information Technology Co Ltd
Priority to CN201910343772.8A priority Critical patent/CN110188387A/zh
Publication of CN110188387A publication Critical patent/CN110188387A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种ULSIC时序收敛方法及装置，Top顶层与IP功能模块互联串行化，Top顶层与IP功能模块互联异步化，IP功能模块与IP功能模块异步化，克服现有技术中因ULSIC的电路规模太大，连线多，时序无法收敛的技术问题，减少连线，方便电路的布局布线，改善时序收敛，降低时钟树开销，进一步降低芯片面积和功耗。

Description

一种ULSIC时序收敛方法及装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种ULSIC时序收敛方法及装置。
背景技术
从19世纪60年代后期，集成电路随着摩尔定律的准确预测发展了50多年，经历了小规模发展阶段(逻辑门10个以下或晶体管100个以下)、中规模(逻辑门11个至100个或晶体管101个至1k个)、大规模(逻辑门101个至1k个或晶体管1k个至10k个)、超大规模(逻辑门1k个至10k个或晶体管10k个至100k个)发展阶段，其规模增长和技术积累经历了长达半个世纪的高速发展，为推动半导体行业、计算机行业、通讯行业、消费电子行业、军工电子技术等等诸多与电子相关行业的发展做出了卓著的贡献。
进入2010年以来，集成电路已经发展到了ULSIC特大规模集成电路(Ultra LargeScale Integrated circuits，逻辑门数107至109)阶段，摩尔定律从“每个18至24个月便会增加一倍”变成了“每三年翻一番”，增速降档，随着电子相关行业对IC的面积和功耗要求越来越高，尤其新型技术如云计算、人工智能、高性能CPU运算等领域对IC设计提出的超高性能和超低功耗要求，使得集成电路面临新的挑战，在ULSIC阶段因为电路规模太大，芯片内部经常遇到一个Top顶层与多个IP功能模块互联问题，由于多个IP功能模块分别在芯片内部的各个角落，而Top顶层只有一个，Top顶层与部分IP功能模块必然会出现走向长、路径远的问题，会造成时序无法收敛，在同步设计系统、连线多的情况下，问题尤其严重。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种ULSIC时序收敛方法及装置，减少连线，改善时序收敛，降低芯片面积和功耗。
本发明所采用的技术方案是：
第一方面，本实施例提供一种ULSIC时序收敛方法，所述ULSIC包括Top顶层和多个IP功能模块，所述方法包括：
第一发送步骤，所述Top顶层将并行发送信号转换成串行发送信号并发送；
第一接收步骤，所述IP功能模块将所述串行发送信号转换成并行发送信号并接收；
第二发送步骤，所述IP功能模块将并行接收信号转换成串行接收信号并发送；
第二接收步骤，所述Top顶层将所述串行接收信号转换成并行接收信号并接收；
其中，所述Top顶层由第一时钟信号控制，所述IP功能模块由第二时钟信号控制，所述第一时钟信号的频率与所述第二时钟信号的频率相同，所述第一时钟信号的相位与所述第二时钟信号的相位不同，每两个所述IP功能模块的第二时钟信号互为异步。
作为上述方案的进一步改进，所述第一发送步骤具体包括：
所述Top顶层将并行发送信号转换成串行发送信号；
所述Top顶层对所述串行发送信号进行降频处理，使得所述串行发送信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
所述Top顶层发送降频后的串行发送信号。
作为上述方案的进一步改进，所述第二发送步骤具体包括：
所述IP功能模块将并行接收信号转换成串行接收信号；
所述IP功能模块对所述串行接收信号进行降频处理，使得所述串行接收信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
所述IP功能模块发送降频后的串行接收信号。
作为上述方案的进一步改进，在所述第一接收步骤之前还包括：
第一同步处理步骤，所述IP功能模块对所述串行发送信号进行同步处理，同步后串行发送信号的频率与所述第二时钟信号的频率相同。
作为上述方案的进一步改进，在所述第二接收步骤之前还包括：
第二同步处理步骤，所述Top顶层对所述串行接收信号进行同步处理，同步后串行接收信号的频率与所述第一时钟信号的频率相同。
作为上述方案的进一步改进，所述Top顶层将并行发送信号转换成串行发送信号步骤具体包括：
所述Top顶层根据分时复用的方式将所述并行发送信号转换成串行发送信号。
作为上述方案的进一步改进，所述IP功能模块将并行接收信号转换成串行接收信号步骤具体包括：
所述IP功能模块根据分时复用的方式将所述并行接收信号转换成串行接收信号。
第二方面，本实施例还提供了一种ULSIC时序收敛装置，其包括Top顶层和多个IP功能模块，
所述Top顶层包括第一发送单元，所述第一发送单元用于将并行发送信号转换成串行发送信号并发送；
所述IP功能模块包括第一接收单元，所述第一接收单元用于将所述串行发送信号转换成并行发送信号并接收；
所述IP功能模块包括第二发送单元，所述第二发送单元用于将并行接收信号转换成串行接收信号并发送；
所述Top顶层包括第二接收单元，所述第二接收单元用于将所述串行接收信号转换成并行接收信号并接收；
所述Top顶层由第一时钟信号控制，所述IP功能模块由第二时钟信号控制，所述第一时钟信号的频率与所述第二时钟信号的频率相同，所述第一时钟信号的相位与所述第二时钟信号的相位不同，每两个所述IP功能模块的第二时钟信号互为异步。
作为上述方案的进一步改进，所述第一发送单元具体包括：
第一并串转换子单元，用于将并行发送信号转换成串行发送信号；
第一降频子单元，用于对所述串行发送信号进行降频处理，使得所述串行发送信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
第一发送子单元，用于发送降频后的串行发送信号。
作为上述方案的进一步改进，所述第二发送单元具体包括：
第二并串转换子单元，用于将并行接收信号转换成串行接收信号；
第二降频子单元，用于对所述串行接收信号进行降频处理，使得所述串行接收信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
第二发送子单元，用于发送降频后的串行接收信号。
作为上述方案的进一步改进，所述IP功能模块还包括：
第一同步处理单元，用于对所述串行发送信号进行同步处理，同步后串行发送信号的频率与所述第二时钟信号的频率相同。
作为上述方案的进一步改进，所述Top顶层还包括：
第二同步处理单元，用于对所述串行接收信号进行同步处理，同步后串行接收信号的频率与所述第一时钟信号的频率相同。
作为上述方案的进一步改进，所述第一并串转换子单元具体用于根据分时复用的方式将并行发送信号转换成串行发送信号。
作为上述方案的进一步改进，所述第二并串转换子单元具体用于根据分时复用的方式将并行接收信号转换成串行接收信号。
本发明的有益效果是：
本发明一种ULSIC时序收敛方法及装置，Top顶层与IP功能模块互联串行化，Top顶层与IP功能模块互联异步化，IP功能模块与IP功能模块异步化，克服现有技术中因ULSIC的电路规模太大，连线多，时序无法收敛的技术问题，减少连线，方便电路的布局布线，改善时序收敛，降低时钟树开销，进一步降低芯片面积和功耗。
附图说明
图1是本发明实施例一的ULSIC时序收敛方法流程示意图；
图2是本发明实施例二的ULSIC时序收敛装置模块框图；
图3是本发明实施例二中第一同步处理单元电路示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
在ULSIC同步系统中，经常遇到一个Top顶层与多个IP功能模块的IC架构，Top顶层一般包含：SPI或I2C等通讯接口、命令包校验和解析、芯片的配置寄存器、时钟复位管理等电路，而IP功能模块一般指特定功能的算法模块，如AES、ECC、SHA256等算法模块，一般呈现出“Top顶层电路面积很小，IP功能模块的电路面积很大”的特点，Top顶层与IP功能模块的互联方式一般是SoC总线(如AHB)或直接寄存器相连，其信号线动辄百根以上。
实施例一
图1是本发明实施例一的ULSIC时序收敛方法流程示意图，参照图1，一种ULSIC时序收敛方法，ULSIC包括Top顶层和多个IP功能模块，方法包括：
第一发送步骤，Top顶层将并行发送信号转换成串行发送信号并发送；
第一接收步骤，IP功能模块将串行发送信号转换成并行发送信号并接收；
第二发送步骤，IP功能模块将并行接收信号转换成串行接收信号并发送；
第二接收步骤，Top顶层将串行接收信号转换成并行接收信号并接收。
其中，Top顶层由第一时钟信号控制，IP功能模块由第二时钟信号控制，第一时钟信号的频率与第二时钟信号的频率相同，第一时钟信号的相位与第二时钟信号的相位不同，每两个IP功能模块的第二时钟信号互为异步。
本实施例的ULSIC时序收敛方法，Top顶层与IP功能模块互联串行化，减少连线，方便电路布局布线，缓解时序收敛问题，Top顶层与IP功能模块互联异步化，改善时序收敛问题，不同的IP功能模块异步化，降低时钟树开销，进一步降低芯片面积和功耗。
本实施例中，串并转换的协议可以根据需要自定义。
本实施例中，第一发送步骤具体包括：
S101，Top顶层将并行发送信号转换成串行发送信号；
S102，Top顶层对串行发送信号进行降频处理，使得串行发送信号的频率小于第一时钟信号的频率和第二时钟信号的频率；
S103，Top顶层发送降频后的串行发送信号。
具体的，Top顶层根据分时复用的方式将并行发送信号转换成串行发送信号。
本实施例中，第二发送步骤具体包括：
S301，IP功能模块将并行接收信号转换成串行接收信号；
S302，IP功能模块对串行接收信号进行降频处理，使得串行接收信号的频率小于第一时钟信号的频率和第二时钟信号的频率；
S303，IP功能模块发送降频后的串行接收信号。
具体的，IP功能模块根据分时复用的方式将并行接收信号转换成串行接收信号。
本实施例中，由于Top顶层与IP功能模块之间互为异步设计，在第一接收步骤之前还包括：
第一同步处理步骤，IP功能模块对串行发送信号进行同步处理，同步后串行发送信号的频率与第二时钟信号的频率相同。
在第二接收步骤之前还包括：
第二同步处理步骤，Top顶层对串行接收信号进行同步处理，同步后串行接收信号的频率与第一时钟信号的频率相同。
本发明一种ULSIC时序收敛方法，Top顶层与IP功能模块互联串行化，Top顶层与IP功能模块互联异步化，IP功能模块与IP功能模块异步化，克服现有技术中因ULSIC的电路规模太大，连线多，时序无法收敛的技术问题，减少连线，方便电路的布局布线，改善时序收敛，降低时钟树开销，进一步降低芯片面积和功耗。
实施例二
图2是本发明实施例二的ULSIC时序收敛装置模块框图，参照图2，一种ULSIC时序收敛装置，其包括Top顶层和多个IP功能模块。
其中，Top顶层包括第一发送单元，用于将并行发送信号转换成串行发送信号并发送；
IP功能模块包括第一接收单元，用于将串行发送信号转换成并行发送信号并接收；
IP功能模块还包括第二发送单元，用于将并行接收信号转换成串行接收信号并发送；
Top顶层包括第二接收单元，用于将串行接收信号转换成并行接收信号并接收；
Top顶层由第一时钟信号控制，IP功能模块由第二时钟信号控制，第一时钟信号的频率与第二时钟信号的频率相同，第一时钟信号的相位与第二时钟信号的相位不同，每两个IP功能模块的第二时钟信号互为异步。
本实施例的ULSIC时序收敛装置，Top顶层与IP功能模块互联串行化，减少连线，方便电路布局布线，缓解时序收敛问题，Top顶层与IP功能模块互联异步化，改善时序收敛问题，不同的IP功能模块异步化，降低时钟树开销，进一步降低芯片面积和功耗。
本实施例中，第一发送单元具体包括：
第一并串转换子单元，用于将并行发送信号转换成串行发送信号；
第一降频子单元，用于对串行发送信号进行降频处理，使得串行发送信号的频率小于第一时钟信号的频率和第二时钟信号的频率；
第一发送子单元，用于发送降频后的串行发送信号。
具体的，第一并串转换子单元用于根据分时复用的方式将并行发送信号转换成串行发送信号。
本实施例中，第二发送单元具体包括：
第二并串转换子单元，用于将并行接收信号转换成串行接收信号；
第二降频子单元，用于对串行接收信号进行降频处理，使得串行接收信号的频率小于第一时钟信号的频率和第二时钟信号的频率；
第二发送子单元，用于发送降频后的串行接收信号。
具体的，第二并串转换子单元用于根据分时复用的方式将并行接收信号转换成串行接收信号。
本实施例中，由于Top顶层与IP功能模块之间互为异步设计，IP功能模块还包括：
第一同步处理单元，用于对串行发送信号进行同步处理，同步后串行发送信号的频率与第二时钟信号的频率相同。
图3是本发明实施例二中第一同步处理单元电路示意图，参照图3，本实施例的第一同步处理单元采用两个D触发器，包括第一D触发器D1和第二D触发器D2，第一D触发器D1的D输入端输入串行发送信号，第一D触发器D1的时钟端输入第二时钟信号，第一D触发器D1的输出端与第二D触发器D2的D输入端连接，第二D触发器D2的时钟端输入第二时钟信号，第二D触发器D2的输出端输出同步后的串行发送信号。
同理，Top顶层还包括：
第二同步处理单元，用于对串行接收信号进行同步处理，同步后串行接收信号的频率与第一时钟信号的频率相同。
本发明实施例二提供ULSIC时序收敛装置用于实施上述实施例一的ULSIC时序收敛方法，其工作原理和有益效果一一对应，因而不再赘述。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (14)

1.一种ULSIC时序收敛方法，所述ULSIC包括Top顶层和多个IP功能模块，其特征在于，所述方法包括：
第一发送步骤，所述Top顶层将并行发送信号转换成串行发送信号并发送；
第一接收步骤，所述IP功能模块将所述串行发送信号转换成并行发送信号并接收；
第二发送步骤，所述IP功能模块将并行接收信号转换成串行接收信号并发送；
第二接收步骤，所述Top顶层将所述串行接收信号转换成并行接收信号并接收；
其中，所述Top顶层由第一时钟信号控制，所述IP功能模块由第二时钟信号控制，所述第一时钟信号的频率与所述第二时钟信号的频率相同，所述第一时钟信号的相位与所述第二时钟信号的相位不同，每两个所述IP功能模块的第二时钟信号互为异步。
2.根据权利要求1所述的一种ULSIC时序收敛方法，其特征在于，所述第一发送步骤具体包括：
所述Top顶层将并行发送信号转换成串行发送信号；
所述Top顶层对所述串行发送信号进行降频处理，使得所述串行发送信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
所述Top顶层发送降频后的串行发送信号。
3.根据权利要求1或2所述的一种ULSIC时序收敛方法，其特征在于，所述第二发送步骤具体包括：
所述IP功能模块将并行接收信号转换成串行接收信号；
所述IP功能模块对所述串行接收信号进行降频处理，使得所述串行接收信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
所述IP功能模块发送降频后的串行接收信号。
4.根据权利要求1所述的一种ULSIC时序收敛方法，其特征在于，在所述第一接收步骤之前还包括：
第一同步处理步骤，所述IP功能模块对所述串行发送信号进行同步处理，同步后串行发送信号的频率与所述第二时钟信号的频率相同。
5.根据权利要求1或4所述的一种ULSIC时序收敛方法，其特征在于，在所述第二接收步骤之前还包括：
第二同步处理步骤，所述Top顶层对所述串行接收信号进行同步处理，同步后串行接收信号的频率与所述第一时钟信号的频率相同。
6.根据权利要求2所述的一种ULSIC时序收敛方法，其特征在于，所述Top顶层将并行发送信号转换成串行发送信号步骤具体包括：
所述Top顶层根据分时复用的方式将所述并行发送信号转换成串行发送信号。
7.根据权利要求3所述的一种ULSIC时序收敛方法，其特征在于，所述IP功能模块将并行接收信号转换成串行接收信号步骤具体包括：
所述IP功能模块根据分时复用的方式将所述并行接收信号转换成串行接收信号。
8.一种ULSIC时序收敛装置，包括Top顶层和多个IP功能模块，其特征在于，
所述Top顶层包括第一发送单元，所述第一发送单元用于将并行发送信号转换成串行发送信号并发送；
所述IP功能模块包括第一接收单元，所述第一接收单元用于将所述串行发送信号转换成并行发送信号并接收；
所述IP功能模块包括第二发送单元，所述第二发送单元用于将并行接收信号转换成串行接收信号并发送；
所述Top顶层包括第二接收单元，所述第二接收单元用于将所述串行接收信号转换成并行接收信号并接收；
所述Top顶层由第一时钟信号控制，所述IP功能模块由第二时钟信号控制，所述第一时钟信号的频率与所述第二时钟信号的频率相同，所述第一时钟信号的相位与所述第二时钟信号的相位不同，每两个所述IP功能模块的第二时钟信号互为异步。
9.根据权利要求8所述的一种ULSIC时序收敛装置，其特征在于，所述第一发送单元具体包括：
第一并串转换子单元，用于将并行发送信号转换成串行发送信号；
第一降频子单元，用于对所述串行发送信号进行降频处理，使得所述串行发送信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
第一发送子单元，用于发送降频后的串行发送信号。
10.根据权利要求8或9所述的一种ULSIC时序收敛装置，其特征在于，所述第二发送单元具体包括：
第二并串转换子单元，用于将并行接收信号转换成串行接收信号；
第二降频子单元，用于对所述串行接收信号进行降频处理，使得所述串行接收信号的频率小于所述第一时钟信号的频率和所述第二时钟信号的频率；
第二发送子单元，用于发送降频后的串行接收信号。
11.根据权利要求8所述的一种ULSIC时序收敛装置，其特征在于，所述IP功能模块还包括：
第一同步处理单元，用于对所述串行发送信号进行同步处理，同步后串行发送信号的频率与所述第二时钟信号的频率相同。
12.根据权利要求8或11所述的一种ULSIC时序收敛装置，其特征在于，所述Top顶层还包括：
第二同步处理单元，用于对所述串行接收信号进行同步处理，同步后串行接收信号的频率与所述第一时钟信号的频率相同。
13.根据权利要求9所述的一种ULSIC时序收敛装置，其特征在于，所述第一并串转换子单元具体用于根据分时复用的方式将并行发送信号转换成串行发送信号。
14.根据权利要求10所述的一种ULSIC时序收敛装置，其特征在于，所述第二并串转换子单元具体用于根据分时复用的方式将并行接收信号转换成串行接收信号。
CN201910343772.8A 2019-04-26 2019-04-26 一种ulsic时序收敛方法及装置 Pending CN110188387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910343772.8A CN110188387A (zh) 2019-04-26 2019-04-26 一种ulsic时序收敛方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910343772.8A CN110188387A (zh) 2019-04-26 2019-04-26 一种ulsic时序收敛方法及装置

Publications (1)

Publication Number Publication Date
CN110188387A true CN110188387A (zh) 2019-08-30

Family

ID=67715176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910343772.8A Pending CN110188387A (zh) 2019-04-26 2019-04-26 一种ulsic时序收敛方法及装置

Country Status (1)

Country Link
CN (1) CN110188387A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274049A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体集積回路および半導体集積回路設計方法
CN101763451A (zh) * 2010-01-01 2010-06-30 江苏华丽网络工程有限公司 大规模网络芯片验证平台的建立方法
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
KR101736796B1 (ko) * 2016-01-04 2017-05-17 광운대학교 산학협력단 데이터 신호의 잡음 제거 장치 및 방법
CN209640857U (zh) * 2019-04-26 2019-11-15 深圳市致宸信息科技有限公司 一种ulsic时序收敛装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274049A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体集積回路および半導体集積回路設計方法
CN101763451A (zh) * 2010-01-01 2010-06-30 江苏华丽网络工程有限公司 大规模网络芯片验证平台的建立方法
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
KR101736796B1 (ko) * 2016-01-04 2017-05-17 광운대학교 산학협력단 데이터 신호의 잡음 제거 장치 및 방법
CN209640857U (zh) * 2019-04-26 2019-11-15 深圳市致宸信息科技有限公司 一种ulsic时序收敛装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T.M. SCHMIDL等: "IEEE Transactions on Conmmunications", ROBUST FREQUENCY AND TIMING SYNCHRONIZATION FOR OFDM, vol. 45, no. 12, pages 1613 - 1621 *
曾新亮等: "串行数据传输技术在高档数控系统中的应用", 金属加工（冷加工）, no. 11, pages 70 - 72 *

Similar Documents

Publication Publication Date Title
Bainbridge et al. Chain: a delay-insensitive chip area interconnect
KR100758983B1 (ko) Ｇａｌｓ 기반 네트워크 온 칩 및 그 데이터 전송방법
US8593313B2 (en) Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method
CN110334044A (zh) 一种mipi dphy发送电路及设备
CN112817908A (zh) 裸芯间高速扩展系统及其扩展方法
CN112817907A (zh) 互联裸芯扩展微系统及其扩展方法
CN209640857U (zh) 一种ulsic时序收敛装置
CN101498952A (zh) 一种CPU、一种SoC芯片及一种同步时钟的方法
CN101710311B (zh) 一种非对称多元资源节点体系结构
Alhussien et al. A scalable delay insensitive asynchronous NoC with adaptive routing
CN112069111B (zh) 一种兼容双向传输的Retimer转接卡电路设计
CN108694146B (zh) 一种异步/同步接口电路
CN110188387A (zh) 一种ulsic时序收敛方法及装置
CN105306022B (zh) 一种用于异步电路四相位握手协议的非对称延时装置
CN112699077A (zh) Fpga芯片及fpga子芯片的互联方法
Zhuang et al. An asynchronous wrapper with novel handshake circuits for GALS systems
US6775339B1 (en) Circuit design for high-speed digital communication
US12085976B2 (en) Semiconductor die, electronic component, electronic apparatus and manufacturing method thereof
CN104008076A (zh) 一种支持dvfs的总线数据信号传输的方法及装置
De Clercq et al. 1.1-GDI/s transmission between pausible clock domains
CN110852026B (zh) 一种fpga及其时序收敛方法
CN102637059A (zh) 时间偏差处理装置及其处理方法
CN202662010U (zh) Fpga互联装置、验证板及soc系统
CN111985174A (zh) 一种rt锁存器及锁存方法
CN108228516A (zh) 一种外置拼接器混合矩阵的图像板级传输串行总线方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240507

AD01 Patent right deemed abandoned