CN101763451A - 大规模网络芯片验证平台的建立方法 - Google Patents

大规模网络芯片验证平台的建立方法 Download PDF

Info

Publication number
CN101763451A
CN101763451A CN201010017109A CN201010017109A CN101763451A CN 101763451 A CN101763451 A CN 101763451A CN 201010017109 A CN201010017109 A CN 201010017109A CN 201010017109 A CN201010017109 A CN 201010017109A CN 101763451 A CN101763451 A CN 101763451A
Authority
CN
China
Prior art keywords
module
function
reference model
verification platform
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010017109A
Other languages
English (en)
Other versions
CN101763451B (zh
Inventor
张磊磊
李枫
何慈康
郑有为
丁贤根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ding Xiangen
Original Assignee
JIANGSU HUALI NETWORK ENGINEERING Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU HUALI NETWORK ENGINEERING Co Ltd filed Critical JIANGSU HUALI NETWORK ENGINEERING Co Ltd
Priority to CN2010100171098A priority Critical patent/CN101763451B/zh
Publication of CN101763451A publication Critical patent/CN101763451A/zh
Application granted granted Critical
Publication of CN101763451B publication Critical patent/CN101763451B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种大规模网络芯片验证平台的建立方法。首先,建立一个控制文本文档,然后编写随机函数库的初始化函数,接着编写随机函数库的调用函数;其次,建立模块级功能验证平台,步骤如下:生成模块级功能验证平台顶层模块,建立时钟生成模块和复位生成模块,建立接口信号模块,建立测试向量生成模块,建立寄存器配置模块和建立被测模块的参考模型模块;最后,建立芯片级功能验证平台,步骤如下:生成芯片级功能验证平台顶层模块,复用模块级功能验证平台的时钟生成模块、复位模块、接口信号模块、测试向量生成模块、寄存器配置模块和参考模型模块,建立CPU仿真模型。该方法功能强大,高效稳定,结构简单,可以大幅缩短网络芯片验证平台的搭建时间并且提高仿真效率。

Description

大规模网络芯片验证平台的建立方法
(一)技术领域
本发明涉及网络芯片验证领域,具体涉及网络芯片的验证方法和验证平台的搭建。
(二)背景技术
随着大规模数字网络芯片达到数百万甚至上千万门、芯片管脚数目不断增多、时钟频率逐渐加快、芯片尺寸越来越小,芯片的功能验证已经成为整个芯片开发中的瓶颈。功能验证的时间大约占了总设计时间的70%,而且需要专门的验证团队,通常验证人员数目是设计人员的数目的1到2倍。这也对芯片验证提出了更高的要求。针对功能验证,目前业界大多采用传统的验证流程,加上更为高效的高级验证验证语言来搭建验证平台。大致归纳其方法,基本可以分为以下几个步骤:
1、根据产品需求提出芯片体系架构及其附属文档。其中包括设计说明,芯片的子模块划分,芯片所使用的算法类别,接口信号及其时序等。
2、设计说明完成以后,根据该说明创建一个功能验证计划。该功能验证计划确定了功能验证环境的基本框架。通常在大规模网络芯片设计中,该功能验证计划分为两个部分:模块级功能验证和芯片级功能验证。因此需要分别建立模块级功能验证平台和芯片级功能验证平台。
3、模块级功能验证。子模块验证人员等到该模块设计完成以后,开始根据模块功能以及接口信号手动编写特定的测试向量,进行特定的功能验证。由于大规模网络芯片的功能较为复杂,一般还需要编写子模块的参考模型来辅助验证。
4、芯片级功能验证。在所有的子模块验证完成以后,可以开始进行芯片级验证,编写芯片级的参考模型,并完成回归测试。需要在芯片级验证平台上确定所有验证目标都已经被覆盖。
纵观以上所述步骤及方法,并没有一套完整且高效的芯片验证解决方案。验证的工作基本处于串行工作方式,而且没有一个很好的测试向量生成工具。尤其在芯片级的功能验证阶段,需要花费大量时间。因为需要编写芯片级的参考模型,编写更为复杂的测试生成向量。在芯片级的回归测试中,大量的编译、仿真和调试时间,也让验证变的越来越不可控制。由于网络芯片较为复杂,所处理的网络协议非常多,客户需求又不断变化,因此任何调整都会对设计带来影响。设计规范的变化时有发生,内部设计也会有延迟发生。所以任何一个环节上的变动都会使得整个验证流程重新再来一遍。加之设计门数的增多,测试模块的编写因为设计可控制性的减少而变的更困难、耗时。验证正确的行为也因为对内部设计状态的可观察性的减少而变的困难。测试模块变的难以理解和维护。创建和维护多个环境变的更为困难,可复用的代码太少。因此,设计一套高效稳定的验证环境,不仅可以第一时间发现设计中的错误,而且可以大大缩减整个开发周期,提高产品品质。
(三)发明内容
本发明的目的在于克服上述不足,提供一种大规模网络芯片验证平台的建立方法,该方法功能强大,高效稳定,结构简单,可以大幅缩短验证平台的搭建时间和提高仿真效率。
本发明的目的是这样实现的:一种大规模网络芯片验证平台的建立方法,其特征在于所述方法包括以下工艺过程:
首先,建立一个控制文本文档,作为随机变量产生的源文件,其内容为变量名和随机类型,随机类型由一组或多组返回值类型和权重组成,如果是多组,用“,”隔开,写入变量名Rand_seed和随机类型,该Rand_seed的值是做为伪随机序列的随机种子使用,然后使用高级编程语言C语言编写随机函数库的初始化函数GenDataBase,该函数读取控制文本文档,并逐行解析,根据变量名和其随机类型建立数据库,该数据库可以使用链表结构进行存储,接着编写随机函数库的调用函数,调用该函数会根据变量名在数据库中找到该变量对应的数据结构,并产生相应的值做为返回值;
其次,在随机函数库的基础上,建立模块级功能验证平台,步骤如下:
1)使用脚本语言,根据被测模块的顶层文件,生成模块级功能验证平台顶层模块,
2)建立时钟生成模块和复位生成模块
时钟的周期和时钟抖动以及复位信号的时序,都可以通过调用随机函数库的调用函数产生,这样就可以通过控制文本文档来控制时钟和复位的时序,
3)建立接口信号模块
根据被测模块的接口信号,用脚本语言生成接口信号模块,将时钟生成模块和复位生成模块连接到接口信号模块,
4)建立测试向量生成模块,将其连接到接口信号模块
测试向量生成模块所要生成的测试向量由调用随机函数库的调用函数得到,而测试向量的发送时序,则需要验证人员根据模块要求自行编写,
5)建立寄存器配置模块
通过调用随机函数库的调用函数,将控制文本文档中关于寄存器配置的值配置给被测模块对应的寄存器,
6)建立被测模块的参考模型模块,将接口信号模块连接到该参考模型模块,并且将被测模块的输出信号连接到参考模型模块,参考模型模块其具体实施需要验证人员根据设计规范编写参考模型运算单元,参考模型模块要实现记分板和记分比较的双重功能,其中记分板使用FIFO的数据结构,把参考模型模块的输出按顺序存储起来,在被测模块的输出信号有效时,再按照先入先出的规则,把数据从FIFO中取出,和被测模块的输出信号进行比较,达到功能验证的目的;
最后,在随机函数库以及模块级功能验证平台的基础上,建立芯片级功能验证平台,步骤如下:
1)使用脚本语言,根据被测芯片的顶层文件,生成芯片级功能验证平台顶层模块,
2)建立时钟生成模块和复位生成模块
复用模块级功能验证平台的时钟生成模块和复位模块
3)建立接口信号模块
复用模块级功能验证平台的接口信号模块
4)建立测试向量生成模块
复用模块级功能验证平台的测试向量生成模块
5)建立寄存器配置模块
复用所有模块级功能验证平台的寄存器配置模块
6)建立被测模块的参考模型模块
复用所有模块级功能验证平台的参考模型模块
7)建立CPU仿真模型,CPU的仿真模型一般由提供CPU IP的公司给出,将CPU接口连接到被测模块,
8)将测试向量生成模块、时钟生成模块、复位生成模块连接到接口信号模块,将接口信号模块连接到参考模型模块和被测芯片,将寄存器配置模块连接到被测芯片和参考模型模块,将CPU仿真模型连接到被测芯片,将被测芯片的子模块A、子模块B……子模块N的输出连接到对应的子模块的参考模型模块A、参考模型模块B……参考模型模块N,这样就完成了一个芯片级功能验证平台的搭建;
结合以上三个步骤,就完成了一个大规模网络芯片验证平台的搭建。
本发明可以直接在模块级功能验证平台或者芯片级功能验证平台中调用随机函数库的初始化函数和调用函数,其中初始化函数只需要在仿真开始阶段执行一次,而调用函数则根据需要,可以多次调用。通过调用函数的参数传入所需的变量名,该调用函数就在数据库中找到该变量名所对应的随机类型,并通过计算返回一个随机向量,该向量是控制文本文档的编写者,也就是验证人员在控制文本文档中所设置的,因此该随机向量的范围是在验证人员的控制范围之中。将该返回值赋予验证平台中的对应变量,即得到一个可控的随机变量。该变量可以作为配置寄存器的值,或者测试输入向量等等。
在整个验证环境中,随机函数库起着非常重要的作用。首先,可以根据需要按照一定要求来配置芯片中的寄存器。其次,在测试向量的激励中,要加入可控制的随机测试向量,这样才可能使整个验证逐渐收敛。最重要的一点,使用控制文本文档来改变芯片配置或者测试激励向量,在仿真的时候不需要重新编译整个芯片级功能验证平台。而传统的回归测试方法,会因为测试向量的改变而需要重新编译整个验证平台。这在芯片回归测试阶段,会帮助节省大量时间。另外使用控制文本文档这种形式,既简单又清楚,对测试激励向量的控制更加容易。
参考模型模块主要是该被测模块的行为级语言描述,其具体实施需要验证人员根据设计规范编写,实现记分板和记分比较的双重功能。记分板的主要功能是将参考模型模块的输出按照顺序记录下来,记分比较则是将参考模型的输出按照顺序和被测模块的输出进行比较,如果正确则通过测试,如果错误则打印错误信息并停止仿真。
与模块级功能验证的不同点在于,芯片级功能验证的参考模型模块不需要重新编写,只需要将芯片所有子模块的参考模型,按照芯片数据流的方向其串联起来就可实现。这样就实现了参考模型模块的复用,大大缩短了编写芯片级参考模型的时间,减少了工作量。另外,接口信号模块、时钟生成模块、复位生成模块、寄存器配置模块都可以复用。这样,我们就可以在模块级功能验证平台的基础上,迅速的完成了芯片级功能验证平台的搭建,这比传统的验证方法节省了非常多的时间。
本发明的有益效果是:
本发明提出了用一个控制文本文档和一个随机函数库来产生所需变量的随机值并将其应用到整个验证环境的方法。本发明在模块级验证阶段可以产生通过随机函数库得到可控的随机测试向量。在芯片级验证阶段,本发明实现了模块级参考模型模块的复用。该方法功能强大,高效稳定,结构简单,可以大幅缩短网络芯片验证平台的搭建时间并且提高仿真效率。
(四)附图说明
图1为控制文本文档实例图,其中//代表注释,介绍每行中每一项的意义。
图2是模块级功能验证平台的架构图。
图3是芯片级功能验证平台的架构图。
(五)具体实施方式
下面结合附图详细说明本发明的具体实施方式。
1、首先建立一个控制文本文档(control.txt),其内容为变量名和随机类型。随机类型由一组或多组返回值类型和权重组成,如果是多组,用“,”隔开。一般常用的有固定值类型,每次调用函数,返回固定的值。区间值类型,每次调用,返回值在一个区间之内。步进值类型,每次调用函数,返回值会固定增加或减少一个步进长度。序列值类型,每次调用函数,返回值按照序列的顺序返回。还有随机值类型,每次根据不同的随机种子,产生相应的随机值,以及其他用户自定义类型。其中随机类型分类见图1。写入变量名Rand_seed和随机类型。该Rand_seed的值是做为伪随机序列的随机种子使用。然后使用高级编程语言C语言编写随机函数库的初始化函数GenDataBase,该函数读取控制文本文档,并逐行解析,根据变量名和其随机类型建立数据库,该数据库可以使用链表结构进行存储。接着编写随机函数库的调用函数GetValue(变量名),调用该函数会根据变量名在数据库中找到该变量对应的数据结构,并产生相应的值做为返回值。
2、在随机函数库的基础上,建立模块级功能验证平台。其结构如图2所示,步骤如下:
1)使用脚本语言,根据被测模块的顶层文件,生成模块级功能验证平台顶层模块。
2)建立时钟生成模块和复位生成模块。时钟的周期和时钟抖动以及复位信号的时序,都可以通过调用随机函数库的调用函数GenValue(变量名)产生,这样就可以通过控制文本文档来控制时钟和复位的时序。
3)建立接口信号模块。根据被测模块的接口信号,用脚本语言生成接口信号模块,将时钟生成模块和复位生成模块连接到接口信号模块。
4)建立测试向量生成模块,将其连接到接口信号模块。测试向量生成模块所要生成的测试向量由调用随机函数库的调用函数GenValue(变量名)得到。而测试向量的发送时序,则需要验证人员根据模块要求自行编写。
5)建立寄存器配置模块。通过调用随机函数库的调用函数GenValue(变量名),将控制文本文档中关于寄存器配置的值配置给被测模块对应的寄存器。
6)建立被测模块的参考模型模块,将接口信号模块连接到该参考模型模块,并且将被测模块的输出信号连接到参考模型模块。参考模型模块主要是该模块功能的行为级语言描述,其具体实施需要验证人员根据设计规范编写参考模型运算单元。参考模型模块要实现记分板和记分比较的双重功能。其中记分板使用FIFO的数据结构,把参考模型模块的输出按顺序存储起来。在被测模块的输出信号有效时,再按照先入先出的规则,把数据从FIFO中取出,和被测模块的输出信号进行比较,达到功能验证的目的。
3、在随机函数库以及模块级功能验证平台的基础上,建立芯片级功能验证平台。其结构如图3所示,步骤如下:
1)使用脚本语言,根据被测芯片的顶层文件,生成芯片级功能验证平台顶层模块。
2)建立时钟生成模块和复位生成模块。复用模块级功能验证平台的时钟生成模块和复位模块。
3)建立接口信号模块。复用模块级功能验证平台的接口信号模块。
4)建立测试向量生成模块,复用模块级功能验证平台的测试向量生成模块。
5)建立寄存器配置模块。复用所有模块级功能验证平台的寄存器配置模块。
6)建立被测模块的参考模型模块,复用所有模块级功能验证平台的参考模型模块。
7)建立CPU仿真模型,CPU的仿真模型一般由提供CPU IP的公司给出。将CPU接口连接到被测模块。
8)将测试向量生成模块、时钟生成模块、复位生成模块连接到接口信号模块。将接口信号模块连接到参考模型模块和被测芯片。将寄存器配置模块连接到被测芯片和参考模型模块,将CPU仿真模型连接到被测芯片。将被测芯片的子模块A、子模块B……子模块N的输出连接到对应的子模块的参考模型模块A、参考模型模块B……参考模型模块N。这样就完成了一个芯片级功能验证平台的搭建。
结合以上三个步骤,我们就完成了一个大规模网络芯片验证平台的搭建。

Claims (1)

1.一种大规模网络芯片验证平台的建立方法,其特征在于所述方法包括以下工艺过程:
首先,建立一个控制文本文档,其内容为变量名和随机类型,随机类型由一组或多组返回值类型和权重组成,如果是多组,用“,”隔开,写入变量名Rand_seed和随机类型,该Rand_seed的值是做为伪随机序列的随机种子使用,然后使用高级编程语言C语言编写随机函数库的初始化函数GenDataBase,该函数读取控制文本文档,并逐行解析,根据变量名和其随机类型建立数据库,该数据库可以使用链表结构进行存储,接着编写随机函数库的调用函数,调用该函数会根据变量名在数据库中找到该变量对应的数据结构,并产生相应的值做为返回值;
其次,在随机函数库的基础上,建立模块级功能验证平台,步骤如下:
1)使用脚本语言,根据被测模块的顶层文件,生成模块级功能验证平台顶层模块,
2)建立时钟生成模块和复位生成模块
时钟的周期和时钟抖动以及复位信号的时序,都可以通过调用随机函数库的调用函数产生,这样就可以通过控制文本文档来控制时钟和复位的时序,
3)建立接口信号模块
根据被测模块的接口信号,用脚本语言生成接口信号模块,将时钟生成模块和复位生成模块连接到接口信号模块,
4)建立测试向量生成模块,将其连接到接口信号模块
测试向量生成模块所要生成的测试向量由调用随机函数库的调用函数得到,而测试向量的发送时序,则需要验证人员根据模块要求自行编写,
5)建立寄存器配置模块
通过调用随机函数库的调用函数,将控制文本文档中关于寄存器配置的值配置给被测模块对应的寄存器,
6)建立被测模块的参考模型模块,将接口信号模块连接到该参考模型模块,并且将被测模块的输出信号连接到参考模型模块,参考模型模块其具体实施需要验证人员根据设计规范编写参考模型运算单元,参考模型模块要实现记分板和记分比较的双重功能,其中记分板使用FIFO的数据结构,把参考模型模块的输出按顺序存储起来,在被测模块的输出信号有效时,再按照先入先出的规则,把数据从FIFO中取出,和被测模块的输出信号进行比较,达到功能验证的目的;
最后,在随机函数库以及模块级功能验证平台的基础上,建立芯片级功能验证平台,步骤如下:
1)使用脚本语言,根据被测芯片的顶层文件,生成芯片级功能验证平台顶层模块,
2)建立时钟生成模块和复位生成模块
复用模块级功能验证平台的时钟生成模块和复位模块
3)建立接口信号模块
复用模块级功能验证平台的接口信号模块
4)建立测试向量生成模块
复用模块级功能验证平台的测试向量生成模块
5)建立寄存器配置模块
复用所有模块级功能验证平台的寄存器配置模块
6)建立被测模块的参考模型模块
复用所有模块级功能验证平台的参考模型模块
7)建立CPU仿真模型,CPU的仿真模型一般由提供CPU IP的公司给出,将CPU接口连接到被测模块,
8)将测试向量生成模块、时钟生成模块、复位生成模块连接到接口信号模块,将接口信号模块连接到参考模型模块和被测芯片,将寄存器配置模块连接到被测芯片和参考模型模块,将CPU仿真模型连接到被测芯片,将被测芯片的子模块A、子模块B……子模块N的输出连接到对应的子模块的参考模型模块A、参考模型模块B……参考模型模块N,这样就完成了一个芯片级功能验证平台的搭建;
结合以上三个步骤,就完成了一个大规模网络芯片验证平台的搭建。
CN2010100171098A 2010-01-01 2010-01-01 大规模网络芯片验证平台的建立方法 Expired - Fee Related CN101763451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100171098A CN101763451B (zh) 2010-01-01 2010-01-01 大规模网络芯片验证平台的建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100171098A CN101763451B (zh) 2010-01-01 2010-01-01 大规模网络芯片验证平台的建立方法

Publications (2)

Publication Number Publication Date
CN101763451A true CN101763451A (zh) 2010-06-30
CN101763451B CN101763451B (zh) 2012-07-18

Family

ID=42494613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100171098A Expired - Fee Related CN101763451B (zh) 2010-01-01 2010-01-01 大规模网络芯片验证平台的建立方法

Country Status (1)

Country Link
CN (1) CN101763451B (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053894A (zh) * 2010-12-17 2011-05-11 福州瑞芯微电子有限公司 一种多人协同验证复杂ip的验证平台的方法及结构
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN102402430A (zh) * 2010-09-14 2012-04-04 无锡中星微电子有限公司 一种利用脚本生成随机测试例方法和系统
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN102902834A (zh) * 2011-07-29 2013-01-30 炬力集成电路设计有限公司 一种soc芯片的验证方法及系统
CN104536885A (zh) * 2014-12-17 2015-04-22 记忆科技(深圳)有限公司 一种生成Soc随机验证平台的方法
CN105677990A (zh) * 2016-01-11 2016-06-15 盛科网络(苏州)有限公司 一种芯片验证中简化验证模型实现的方法
CN105718661A (zh) * 2016-01-21 2016-06-29 烽火通信科技股份有限公司 一种通用的芯片性能验证装置及方法
CN106202645A (zh) * 2016-06-29 2016-12-07 醴陵恒茂电子科技有限公司 验证平台cpu参考模型设计方法与系统
CN106407516A (zh) * 2016-08-31 2017-02-15 北京中电华大电子设计有限责任公司 一种并行验证的验证方法
CN106777665A (zh) * 2016-12-07 2017-05-31 盛科网络(苏州)有限公司 提高协同仿真平台验证效率的方法及系统
CN108172260A (zh) * 2017-12-30 2018-06-15 盛科网络(苏州)有限公司 一种ASIC芯片中Hash模块的验证方法及装置
CN108255736A (zh) * 2018-02-12 2018-07-06 盛科网络(苏州)有限公司 一种电路测试平台的质量评估方法及装置
CN108319534A (zh) * 2018-01-25 2018-07-24 济南浪潮高新科技投资发展有限公司 一种测试向量生成方法及装置
CN109239576A (zh) * 2018-08-03 2019-01-18 光梓信息科技(上海)有限公司 一种高速光通信芯片测试系统及方法
CN109977437A (zh) * 2017-12-27 2019-07-05 长鑫存储技术有限公司 晶体管级电路的验证方法、装置、设备及计算机可读存储介质
CN110188387A (zh) * 2019-04-26 2019-08-30 深圳市致宸信息科技有限公司 一种ulsic时序收敛方法及装置
CN111488723A (zh) * 2020-04-01 2020-08-04 北京中电华大电子设计有限责任公司 一种基于脚本的soc芯片存储控制器自动化仿真验证方法
CN112214955A (zh) * 2020-10-13 2021-01-12 天津飞腾信息技术有限公司 一种提取超大规模集成电路芯片电源模型参数的方法
CN114756474A (zh) * 2022-04-27 2022-07-15 苏州睿芯集成电路科技有限公司 一种cpu验证中随机向量的生成方法、装置以及电子设备
CN117217139A (zh) * 2023-11-09 2023-12-12 成都翌创微电子有限公司 一种用于数字芯片验证的时钟生成方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100451986C (zh) * 2006-12-29 2009-01-14 深圳市明微电子有限公司 网络芯片的自动化验证方法
CN101183406B (zh) * 2007-12-25 2010-06-30 盛科网络(苏州)有限公司 网络芯片模块级功能验证测试平台的建立方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402430B (zh) * 2010-09-14 2016-03-09 无锡中感微电子股份有限公司 一种利用脚本生成随机测试例方法和系统
CN102402430A (zh) * 2010-09-14 2012-04-04 无锡中星微电子有限公司 一种利用脚本生成随机测试例方法和系统
CN102053894A (zh) * 2010-12-17 2011-05-11 福州瑞芯微电子有限公司 一种多人协同验证复杂ip的验证平台的方法及结构
CN102053894B (zh) * 2010-12-17 2012-08-08 福州瑞芯微电子有限公司 多人协同验证复杂ip电路的方法及验证平台的构建方法
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN102902834A (zh) * 2011-07-29 2013-01-30 炬力集成电路设计有限公司 一种soc芯片的验证方法及系统
CN102902834B (zh) * 2011-07-29 2015-12-09 炬芯(珠海)科技有限公司 一种soc芯片的验证方法及系统
WO2013017037A1 (zh) * 2011-07-29 2013-02-07 炬力集成电路设计有限公司 一种soc芯片的验证方法及系统
CN102622471A (zh) * 2012-02-22 2012-08-01 山东华芯半导体有限公司 集成电路前端验证方法
CN102622471B (zh) * 2012-02-22 2014-07-09 山东华芯半导体有限公司 集成电路前端验证方法
CN104536885A (zh) * 2014-12-17 2015-04-22 记忆科技(深圳)有限公司 一种生成Soc随机验证平台的方法
CN105677990A (zh) * 2016-01-11 2016-06-15 盛科网络(苏州)有限公司 一种芯片验证中简化验证模型实现的方法
CN105677990B (zh) * 2016-01-11 2019-03-01 盛科网络(苏州)有限公司 一种芯片验证中简化验证模型实现的方法
CN105718661A (zh) * 2016-01-21 2016-06-29 烽火通信科技股份有限公司 一种通用的芯片性能验证装置及方法
CN106202645B (zh) * 2016-06-29 2019-05-31 湖南恒茂高科股份有限公司 验证平台cpu参考模型设计方法与系统
CN106202645A (zh) * 2016-06-29 2016-12-07 醴陵恒茂电子科技有限公司 验证平台cpu参考模型设计方法与系统
CN106407516A (zh) * 2016-08-31 2017-02-15 北京中电华大电子设计有限责任公司 一种并行验证的验证方法
CN106407516B (zh) * 2016-08-31 2019-07-16 北京中电华大电子设计有限责任公司 一种并行验证的验证方法
CN106777665A (zh) * 2016-12-07 2017-05-31 盛科网络(苏州)有限公司 提高协同仿真平台验证效率的方法及系统
CN109977437A (zh) * 2017-12-27 2019-07-05 长鑫存储技术有限公司 晶体管级电路的验证方法、装置、设备及计算机可读存储介质
CN108172260B (zh) * 2017-12-30 2020-06-26 盛科网络(苏州)有限公司 一种ASIC芯片中Hash模块的验证方法及装置
CN108172260A (zh) * 2017-12-30 2018-06-15 盛科网络(苏州)有限公司 一种ASIC芯片中Hash模块的验证方法及装置
CN108319534A (zh) * 2018-01-25 2018-07-24 济南浪潮高新科技投资发展有限公司 一种测试向量生成方法及装置
CN108255736A (zh) * 2018-02-12 2018-07-06 盛科网络(苏州)有限公司 一种电路测试平台的质量评估方法及装置
CN108255736B (zh) * 2018-02-12 2022-02-08 苏州盛科通信股份有限公司 一种电路测试平台的质量评估方法及装置
CN109239576B (zh) * 2018-08-03 2020-07-24 光梓信息科技(上海)有限公司 一种高速光通信芯片测试系统及方法
CN109239576A (zh) * 2018-08-03 2019-01-18 光梓信息科技(上海)有限公司 一种高速光通信芯片测试系统及方法
CN110188387A (zh) * 2019-04-26 2019-08-30 深圳市致宸信息科技有限公司 一种ulsic时序收敛方法及装置
CN111488723A (zh) * 2020-04-01 2020-08-04 北京中电华大电子设计有限责任公司 一种基于脚本的soc芯片存储控制器自动化仿真验证方法
CN111488723B (zh) * 2020-04-01 2023-12-26 北京中电华大电子设计有限责任公司 一种基于脚本的soc芯片存储控制器自动化仿真验证方法
CN112214955A (zh) * 2020-10-13 2021-01-12 天津飞腾信息技术有限公司 一种提取超大规模集成电路芯片电源模型参数的方法
CN112214955B (zh) * 2020-10-13 2023-03-24 飞腾信息技术有限公司 一种提取超大规模集成电路芯片电源模型参数的方法
CN114756474A (zh) * 2022-04-27 2022-07-15 苏州睿芯集成电路科技有限公司 一种cpu验证中随机向量的生成方法、装置以及电子设备
CN114756474B (zh) * 2022-04-27 2023-07-21 苏州睿芯集成电路科技有限公司 一种cpu验证中随机向量的生成方法、装置以及电子设备
CN117217139A (zh) * 2023-11-09 2023-12-12 成都翌创微电子有限公司 一种用于数字芯片验证的时钟生成方法和系统
CN117217139B (zh) * 2023-11-09 2024-01-30 成都翌创微电子有限公司 一种用于数字芯片验证的时钟生成方法和系统

Also Published As

Publication number Publication date
CN101763451B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN101763451B (zh) 大规模网络芯片验证平台的建立方法
CN101183406B (zh) 网络芯片模块级功能验证测试平台的建立方法
CN103631720B (zh) 测试用例的生成方法和装置
CN107944193A (zh) 航电半实物仿真系统
Fouché et al. Incremental covering array failure characterization in large configuration spaces
CN106326056A (zh) 可重用wishbone总线协议验证平台及其验证方法
CN103150440A (zh) 一种模块级电路网表仿真方法
CN104205052A (zh) 用于基于fpga的硬件加速器的周期精确的和周期可再现的内存
CN105701294B (zh) 实现芯片复杂工程修改的方法及系统
CN105447215B (zh) 数字电路设计方法及相关的系统
CN107169172A (zh) 一种复杂装配体的振动分析仿真方法
KR20240012406A (ko) 테스트가능한 시간-디지털 컨버터
CN102508963A (zh) 一种基于仿真的参数化武器作战效能分析系统及其分析方法
CN108984945B (zh) 基于多核心联合仿真被验证设计的仿真验证平台
CN106773785B (zh) 一种基于fpga技术的核安全级智能仿真验证平台的实现方法
US11200127B2 (en) Automated self-check of a closed loop emulation replay
CN102798810A (zh) 实作随机逻辑功能的基于半导体的测试装置
CN105447251B (zh) 一种基于事务类型激励的验证方法
Xie et al. Modeling traffic of big data platform for large scale datacenter networks
Pooja et al. Verification of Interconnection IP for Automobile Applications using System Verilog and UVM
Mainolfi Luxury in a Global and Digital Age. Empirical Evidence from the Russian Federation and China
CN117034841B (zh) 一种用于数模混合仿真验证的方法、计算设备及介质
CN107066637A (zh) 一种基于生产验证组件和消费验证组件的验证方法
US20240028812A1 (en) Waveform capture using multicycle path properties
US20230035693A1 (en) Clock signal realignment for emulation of a circuit design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Method for establishing large-scale network chip verification platform

Effective date of registration: 20130114

Granted publication date: 20120718

Pledgee: Jiangyin Jiangsu rural commercial bank Limited by Share Ltd. fortress branch

Pledgor: Jiangsu Huali Networks Engineering Co.,Ltd.

Registration number: 2013990000032

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20150107

Granted publication date: 20120718

Pledgee: Jiangyin Jiangsu rural commercial bank Limited by Share Ltd. fortress branch

Pledgor: Jiangsu Huali Networks Engineering Co.,Ltd.

Registration number: 2013990000032

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
ASS Succession or assignment of patent right

Owner name: TANG WENJIE

Free format text: FORMER OWNER: JIANGSU HUALI NETWORK ENGINEERING CO., LTD.

Effective date: 20150504

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214432 WUXI, JIANGSU PROVINCE TO: 215600 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150504

Address after: 215600 Jiangsu city of Zhangjiagang Province Tang Qiao Zhen Heng Jing Cun Jing Dong Pan Bridge Group No. 5

Patentee after: Tang Wenjie

Address before: 214432 No. 9 Xincheng Road, Chengjiang Town, Jiangsu, Jiangyin

Patentee before: Jiangsu Huali Networks Engineering Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20200915

Address after: Room 603, building 52, Hongqiao 5 village, Jiangyin City, Wuxi City, Jiangsu Province

Patentee after: Ding Xiangen

Address before: 215600 Jiangsu city of Zhangjiagang Province Tang Qiao Zhen Heng Jing Cun Jing Dong Pan Bridge Group No. 5

Patentee before: Tang Wenjie

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

CF01 Termination of patent right due to non-payment of annual fee