CN110188053A - 机载数据总线延时故障注入设备及方法 - Google Patents

机载数据总线延时故障注入设备及方法 Download PDF

Info

Publication number
CN110188053A
CN110188053A CN201910461501.2A CN201910461501A CN110188053A CN 110188053 A CN110188053 A CN 110188053A CN 201910461501 A CN201910461501 A CN 201910461501A CN 110188053 A CN110188053 A CN 110188053A
Authority
CN
China
Prior art keywords
delay
airborne
data
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910461501.2A
Other languages
English (en)
Other versions
CN110188053B (zh
Inventor
王亚亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Runke General Technology Co Ltd
Original Assignee
Beijing Runke General Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Runke General Technology Co Ltd filed Critical Beijing Runke General Technology Co Ltd
Priority to CN201910461501.2A priority Critical patent/CN110188053B/zh
Publication of CN110188053A publication Critical patent/CN110188053A/zh
Application granted granted Critical
Publication of CN110188053B publication Critical patent/CN110188053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4009Coupling between buses with data restructuring
    • G06F13/4018Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本申请公开了一种机载数据总线延时故障注入设备及方法,机载数据总线延时故障注入设备通过接口适配单元的电平转换电路将机载数据总线信号利用电平转换电路转换得到第一电平信号,由故障注入单元对第一电平信号进行延时故障注入之后得到第二电平信号,再通过电平转换电路将第二电平信号转换得到目标机载数据总线信号发送至机载数据总线。相对于传统的机载数据总线延时故障注入设备,无需采用ADC芯片和DAC芯片处理适配接口,不会产生由于采用ADC芯片和DAC芯片产生的延时误差,使得机载数据总线的数据传输延时与延时故障对应的延时时间一致,提高了机载数据总线的延时指标的测试精度。

Description

机载数据总线延时故障注入设备及方法
技术领域
本申请涉及总线故障注入技术领域,更具体的说,是涉及一种机载数据总线延时故障注入设备及方法。
背景技术
机载数据总线作为航空电子系统的“中枢神经”,负责实现航空电子系统中各个节点之间的数据传输,对整个航空电子系统起着至关重要的作用。随着航空电子系统的高速发展,对航空电子系统中各个节点之间数据传输的实时性和可靠性要求越来越高,而机载数据总线的延时指标对航空电子系统中各个节点之间数据传输的实时性和可靠性起着至关重要的作用,因此,需要采用延时故障注入的方式对机载数据总线的延时指标进行测试。
现有技术中,是采用传统的机载数据总线延时故障注入设备实现对机载数据总线进行延时故障注入的,但是,传统的机载数据总线延时故障注入设备是将接收到的机载数据总线信号波形经过ADC(Analog-to-Digital Converter,模数转换器)芯片转换成数字信号、再进行计时,当计时时长达到延时故障对应的延时时间时,再将数字信号经过DAC(Digital to analog converter,数模转换器)芯片转换成机载数据总线信号波形输出,从而实现延时故障模拟。实际上,机载数据总线的数据传输延时包括了ADC芯片及DAC芯片的工作时间,与延时故障对应的延时时间相比,存在较大误差。
可见,现有的机载数据总线延时故障注入设备在进行延时故障注入时会引入延时误差,导致机载数据总线的延时指标的测试精度较低,因此,如何提高机载数据总线的延时指标的测试精度,成为需要本领域技术人员解决的技术问题。
发明内容
鉴于上述问题,提出了本申请以便提供一种克服上述问题或者至少部分地解决上述问题的一种机载数据总线延时故障注入设备及方法。具体方案如下:
一种机载数据总线延时故障注入设备,包括总线信号收发单元、接口适配单元和延时故障注入单元,所述总线信号收发单元包括接收端口和发送端口,所述接口适配单元包括电平转换电路,所述延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,其中:
所述接收端口用于从机载数据总线中获取待注入延时故障的机载数据总线信号,并将所述机载数据总线信号发送至所述接口适配单元;
所述接口适配单元用于将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块;
所述数据接收模块用于将所述第一电平信号进行采样和解析处理得到与所述机载数据总线信号的目标数据帧格式对应的数据信息;所述故障注入模块用于从所述数据接收模块接收所述数据信息,所述故障注入模块还用于对所述数据信息进行故障注入,得到目标数据信息,并将所述目标数据信息发送给所述数据发送模块;所述数据发送模块用于将所述目标数据信息按照所述目标数据帧格式进行封装,得到第二电平信号,并将所述第二电平信号发送给所述接口适配单元;
所述接口适配单元还用于将接收到的所述第二电平信号利用所述电平转换电路进行转换,得到目标机载数据总线信号,并发送给所述发送端口;
所述发送端口用于将所述目标机载数据总线信号发送给所述机载数据总线。
可选地,所述延时故障注入单元为现场可编程门阵列FPGA,所述故障注入模块具体用于基于预先存储的标准延时数据配置表对所述数据信息进行故障注入,得到所述目标数据信息;其中,所述标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。
可选地,所述机载数据总线延时故障注入设备还包括:第一上位机,所述第一上位机用于配置所述标准延时数据配置表,并将所述标准延时数据配置表下发给所述故障注入模块。
可选地,所述机载数据总线延时故障注入设备还包括:第二上位机,所述第二上位机生成延时指标并发送给所述故障注入模块,所述故障注入模块还用于根据所述延时指标配置所述标准延时数据配置表。
可选地,所述总线信号收发单元还包括识别模块,所述延时故障注入单元还包括端口分类模块和适配切换模块,所述接口适配单元还包括继电器拓扑网络,所述电平转换电路为多个且与总线类型一一对应;
所述识别模块用于根据所述机载数据总线信号识别所述机载数据总线的总线类型;
所述端口分类模块用于根据所述机载数据总线的总线类型生成总线类型匹配指令,并将所述总线类型匹配指令发送至所述适配切换模块;
所述适配切换模块用于执行所述总线类型匹配指令生成配置指令,并将所述配置指令发送至所述接口适配单元;
所述接口适配单元具体用于根据所述配置指令接通所述继电器拓扑网络中与所述机载数据总线的总线类型对应的目标继电器,将接收到的所述机载数据总线信号利用与所述目标继电器连接的电平转换电路进行转换,得到所述第一电平信号,并发送给所述数据接收模块。
可选地,所述电平转换电路的电平转换标准为低压正射极耦合逻辑LVPECL、低电压差分信令LVDS、低压互补金属氧化物半导体LVCMOS、低压晶体管到晶体管逻辑LVTTL、发射极耦合逻辑ECL、冈宁收发器逻辑GTL中的至少一个。
可选地,所述识别模块具体用于识别所述机载数据总线信号的电气特征,根据预设对应关系确定与所述机载数据总线信号的电气特征对应的总线类型,所述预设对应关系为总线类型与电气特征之间的对应关系。
一种机载数据总线延时故障注入方法,应用于机载数据总线延时故障注入设备,所述机载数据总线延时故障注入设备包括总线信号收发单元、接口适配单元和延时故障注入单元,所述总线信号收发单元包括接收端口和发送端口,所述接口适配单元包括电平转换电路,所述延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,所述方法包括:
所述接收端口从机载数据总线中获取待注入延时故障的机载数据总线信号,并将所述机载数据总线信号发送至所述接口适配单元;
所述接口适配单元接收所述机载数据总线信号,并将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块;
所述数据接收模块接收所述第一电平信号,并将所述第一电平信号进行采样和解析处理得到与所述机载数据总线信号的目标数据帧格式对应的数据信息;
所述故障注入模块从所述数据接收模块接收所述数据信息,对所述数据信息进行故障注入,得到目标数据信息,并将所述目标数据信息发送给所述数据发送模块;
所述数据发送模块将所述目标数据信息按照所述目标数据帧格式进行封装,得到第二电平信号,并将所述第二电平信号发送给所述接口适配单元;
所述接口适配单元将接收到的所述第二电平信号利用所述电平转换电路进行转换,得到目标机载数据总线信号,并发送给所述发送端口;
所述发送端口将所述目标机载数据总线信号发送给所述机载数据总线。
可选地,所述延时故障注入单元为现场可编程门阵列FPGA,所述故障注入模块对所述数据信息进行故障注入,得到目标数据信息,包括:
所述故障注入模块基于预先存储的标准延时数据配置表对所述数据信息进行故障注入,得到所述目标数据信息;其中,所述标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。
可选地,所述机载数据总线延时故障注入设备还包括上位机,则在所述故障注入模块基于预先存储的标准延时数据配置表对所述数据信息进行故障注入之前,所述方法还包括:
所述故障注入模块接收所述上位机配置的所述标准延时数据配置表;
或,所述故障注入模块接收所述上位机发送的延时指标并根据所述延时指标配置所述标准延时数据配置表。
可选地,所述总线信号收发单元还包括识别模块,所述延时故障注入单元还包括端口分类模块和适配切换模块,所述接口适配单元还包括继电器拓扑网络,所述电平转换电路为多个且与总线类型一一对应;所述方法还包括:
所述识别模块根据所述机载数据总线信号识别所述机载数据总线的总线类型;
所述端口分类模块根据所述机载数据总线的总线类型生成总线类型匹配指令,并将所述总线类型匹配指令发送至所述适配切换模块;
所述适配切换模块执行所述总线类型匹配指令生成配置指令,并将所述配置指令发送至所述接口适配单元;
所述接口适配单元接收所述机载数据总线信号,并将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块,包括:
所述接口适配单元接收所述机载数据总线信号,根据所述配置指令接通所述继电器拓扑网络中与所述机载数据总线的总线类型对应的目标继电器,将接收到的所述机载数据总线信号利用与所述目标继电器连接的电平转换电路进行转换,得到所述第一电平信号,并发送给所述数据接收模块。
可选地,所述电平转换电路的电平转换标准为低压正射极耦合逻辑LVPECL、低电压差分信令LVDS、低压互补金属氧化物半导体LVCMOS、低压晶体管到晶体管逻辑LVTTL、发射极耦合逻辑ECL、冈宁收发器逻辑GTL中的至少一个。
可选地,所述识别模块根据所述机载数据总线信号识别所述机载数据总线的总线类型,包括:
所述识别模块识别所述机载数据总线信号的电气特征,根据预设对应关系确定与所述机载数据总线信号的电气特征对应的总线类型,所述预设对应关系为总线类型与电气特征之间的对应关系。
借由上述技术方案,本申请公开了一种机载数据总线延时故障注入设备及方法,机载数据总线延时故障注入设备包括总线信号收发单元、接口适配单元和延时故障注入单元,总线信号收发单元包括接收端口和发送端口,接口适配单元包括电平转换电路,延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,其中,接收端口从机载数据总线中获取待注入延时故障的机载数据总线信号,并发送至接口适配单元;接口适配单元将接收到的机载数据总线信号利用电平转换电路进行转换,得到第一电平信号,并发送给数据接收模块;数据接收模块将第一电平信号进行采样和解析处理得到与机载数据总线信号的目标数据帧格式对应的数据信息;故障注入模块从数据接收模块接收数据信息,对数据信息进行故障注入,得到目标数据信息,并将目标数据信息发送给数据发送模块;数据发送模块将目标数据信息按照目标数据帧格式进行封装,得到第二电平信号,并将第二电平信号发送给接口适配单元;接口适配单元将接收到的第二电平信号利用电平转换电路进行转换,得到目标机载数据总线信号,并发送给发送端口;发送端口将目标机载数据总线信号发送给机载数据总线。上述机载数据总线延时故障注入设备通过接口适配单元的电平转换电路将机载数据总线信号利用电平转换电路转换得到第一电平信号,由故障注入单元对第一电平信号进行延时故障注入之后得到第二电平信号,再通过电平转换电路将第二电平信号转换得到目标机载数据总线信号发送至机载数据总线,相对于传统的机载数据总线延时故障注入设备,无需采用ADC芯片和DAC芯片处理适配接口,不会产生由于采用ADC芯片和DAC芯片产生的延时误差,使得机载数据总线的数据传输延时与延时故障对应的延时时间一致,提高了机载数据总线的延时指标的测试精度。
上述说明仅是本申请技术方案的概述,为了能够更清楚了解本申请的技术手段,而可依照说明书的内容予以实施,并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本申请的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本申请实施例提供的一种机载数据总线延时故障注入设备的结构示意图;
图2为本申请实施例提供的又一种机载数据总线延时故障注入设备的结构示意图;
图3为本申请实施例提供的一种接口适配单元的结构示意图;
图4为本申请实施例提供的一种机载数据总线延时故障注入方法的流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本申请发明人在实现本申请方案的过程中发现,现有的机载数据总线延时故障注入设备在进行延时故障注入时会引入延时误差。
本申请实施例中就是针对上述情况,提供了相应的改进方案。
下面对本申请实施例提供的具体实现方案进行详细介绍。
实施例一
该实施例一提供了一种机载数据总线延时故障注入设备,具体的,参见图1,该设备具体可以包括:总线信号收发单元10、接口适配单元11和延时故障注入单元12,总线信号收发单元10包括接收端口101和发送端口102,接口适配单元11包括电平转换电路110,延时故障注入单元12包括数据接收模块121、故障注入模块122和数据发送模块123。其中:
在采用上述机载数据总线延时故障注入设备对机载数据总线进行延时故障注入之前,需要将机载数据总线接入上述机载数据总线延时故障注入设备,在将机载数据总线成功接入上述机载数据总线延时故障注入设备之后,机载数据总线延时故障注入设备将通过总线信号收发单元10采集机载数据总线中的总线信号。需要说明的是,机载数据总线具体可以为AFDX、ARINC429、MIL-STD-1553B等类型的机载数据总线中的任意一种。
接收端口101用于从机载数据总线中获取待注入延时故障的机载数据总线信号,并将机载数据总线信号发送至接口适配单元11;待注入延时故障的机载数据总线信号为总线信号收发单元10采集的任意机载数据总线信号。
接口适配单元11用于将接收到的机载数据总线信号利用电平转换电路110进行转换,得到第一电平信号,并发送给数据接收模块121。其中,此处电平转换的作用是为了保证第一电平信号与数据接收模块121相应的接口相匹配。
数据接收模块121用于将第一电平信号进行采样和解析处理得到与机载数据总线信号的目标数据帧格式对应的数据信息,以保留相应的总线数据帧格式。故障注入模块122用于从数据接收模块121接收数据信息,故障注入模块122还用于对数据信息进行故障注入,得到目标数据信息,并将目标数据信息发送给数据发送模块123。数据发送模块123用于将目标数据信息按照目标数据帧格式进行封装,得到第二电平信号,并将第二电平信号发送给接口适配单元11。其中,本文中的目标数据帧格式为待注入延时故障的机载数据总线信号的总线数据帧格式。
接口适配单元11还用于将接收到的第二电平信号利用电平转换电路110进行转换,得到目标机载数据总线信号,并发送给发送端口102。
发送端口用于将目标机载数据总线信号发送给机载数据总线。
本实施例公开的机载数据总线延时故障注入设备,通过接口适配单元的电平转换电路将机载数据总线信号利用电平转换电路转换得到第一电平信号,由故障注入单元对第一电平信号进行延时故障注入之后得到第二电平信号,再通过电平转换电路将第二电平信号转换得到目标机载数据总线信号发送至机载数据总线。相对于传统的机载数据总线延时故障注入设备,无需采用ADC芯片和DAC芯片处理适配接口,不会产生由于采用ADC芯片和DAC芯片产生的延时误差,使得机载数据总线的数据传输延时与延时故障对应的延时时间一致,提高了机载数据总线的延时指标的测试精度。
实施例二
在实施例一的基础上,实施例二提供了又一种机载数据总线延时故障注入设备,具体的,参见图2,该设备具体可以包括:总线信号收发单元10、接口适配单元11和延时故障注入单元12。总线信号收发单元10包括接收端口101、发送端口102和识别模块103。接口适配单元11包括电平转换电路110。延时故障注入单元12包括数据接收模块121、故障注入模块122、数据发送模块123、端口分类模块124和适配切换模块125。故障注入模块122还连接有上位机13。其中:延时故障注入单元12可基于各种类型的处理器实现,如FPGA(Field-Programmable Gate Array,现场可编程门阵列)、ARM(Advanced RISC Machines,高级精简指令集处理器)、DSP(Digital Signal Processing,数字信号处理)处理器等。延时故障注入单元12也可基于物理层控制芯片和链路层控制芯片实现,但由于专用接口芯片的标准化特性这种方式所能模拟出数据传输延时的故障现象有限。
具体的,接收端口101用于从机载数据总线中获取待注入延时故障的机载数据总线信号,并将机载数据总线信号发送至接口适配单元110。识别模块103用于根据机载数据总线信号识别机载数据总线的总线类型。端口分类模块124用于根据机载数据总线的总线类型生成总线类型匹配指令,并将总线类型匹配指令发送至适配切换模块125。适配切换模块125用于执行总线类型匹配指令生成配置指令,并将配置指令发送至接口适配单元110。显然,识别模块103从接收端口101获取机载数据总线信号,端口分类模块124从识别模块103获取机载数据总线的总线类型。另外,在实际应用中,也可将识别模块103集成于接收端口101中。
需要说明的是,在一种具体实施方式中,识别模块103具体用于识别机载数据总线信号的电气特征,根据预设对应关系确定与机载数据总线信号的电气特征对应的总线类型,预设对应关系为总线类型与电气特征之间的对应关系。另外,识别模块103还可直接识别机载数据总线信号的数据帧格式,并依据识别出来的数据帧格式识别总线类别。
接口适配单元11用于将接收到的机载数据总线信号利用电平转换电路110进行转换,得到第一电平信号,并发送给数据接收模块121。
需要说明的是,如图3所示,接口适配单元11还可以包括继电器拓扑网络111,电平转换电路110为多个(图3中示出n个)且与总线类型一一对应。接口适配单元11具体用于根据配置指令接通继电器拓扑网络111中与机载数据总线的总线类型对应的目标继电器,将接收到的机载数据总线信号利用与目标继电器连接的电平转换电路110进行转换,得到第一电平信号,并发送给数据接收模块121。另外,需要说明的是,电平转换电路110的电平转换标准可为LVPECL(Low Voltage Positive Emitter-Couple Logic,低压正射极耦合逻辑)、LVDS(low voltage differential signaling,低电压差分信令)、LVCMOS(low-voltage Complementary Metal Oxide Semiconductor,低压互补金属氧化物半导体)、LVTTL(Low Voltage Transistor Transistor Logic,低压晶体管到晶体管逻辑)、ECL(Emitter Coupled Logic,发射极耦合逻辑)、GTL(Gunning Transceiver Logic,冈宁收发器逻辑)中的至少一个。图3中的接口适配单元11与图2中的识别模块103、端口分类模块124、切换适配模块125等配合,实现一个机载数据延时故障注入设备可满足不同类型总线的延时故障注入需求。在某种机载数据总线接入设备时,利用识别模块103可自动识别总线类型,后续通过端口分类模块124、切换适配模块125的配合下,直接选择与总线类型相应的电平转换电路,方便后续的延时故障注入。这样,针对多种不同类型总线的故障注入需求,不用进行换线或换设备处理,极大地满足了实际应用中需对不同类型总线进行故障注入的需求。
数据接收模块121用于将第一电平信号进行采样和解析处理得到与机载数据总线信号的目标数据帧格式对应的数据信息。故障注入模块122用于从数据接收模块121接收数据信息,故障注入模块122还用于对数据信息进行故障注入,得到目标数据信息,并将目标数据信息发送给数据发送模块123。数据发送模块123用于将目标数据信息按照目标数据帧格式进行封装,得到第二电平信号,并将第二电平信号发送给接口适配单元11。
需要说明的是,在延时故障注入单元12为FPGA、ARM、DSP等时,故障注入模块122可预先存储标准延时数据配置表。故障注入模块122具体用于基于预先存储的标准延时数据配置表对数据信息进行故障注入,得到目标数据信息;其中,标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。标准延时数据配置表可由上位机13(第一上位机)配置并下发至故障注入模块122,也可由故障注入模块122根据上位机13(第二上位机)下发的延时指标进行配置,当然标准延时数据配置表也可是固定的,此时没有上位机13也是可行的。测试人员可根据具体的使用场景需要的延时指标在上位机13中配置标准延时数据配置表,也可以将具体的使用场景需要的延时指标通过上位机13下发至故障注入模块122,由故障注入模块122对标准延时数据配置表进行配置,实现多条报文之间的延时增加或删减,或者,单条报文中某个数据位或字节的延时增加或删减,使得故障注入模块的注入方式灵活,适用于各种使用场景下的延时故障注入。这里的报文即为与机载数据总线信号的目标数据帧格式对应的数据信息。在采用标准延时数据配置表的方案时,由于标准延时数据配置表可根据需求配置,所以该方式能注入实际工作环境中的几乎所有随机/突发延时故障现象,尽量的模拟总线网络中的真实延时故障场景,从而保证在很短时间内验证被测系统的可靠性以及正确性,大大缩短针对系统延时性能的测试时间。
接口适配单元还用于将接收到的第二电平信号利用电平转换电路进行转换,得到目标机载数据总线信号,并发送给发送端口;
发送端口用于将目标机载数据总线信号发送给机载数据总线。
上述内容即采用本申请提供的机载数据总线延时故障注入设备实现延时故障注入的整个过程。由于在本申请提供的机载数据总线延时故障注入设备中采用了电平转换电路适配如FPGA、ARM或DSP等的I/O接口,而电平转换电路是通过控制继电器拓扑网络中不同的继电器来实现的(对于只对一种总线进行延时故障注入的设备,直接接入相应的电平转换电路即可),无需采用ADC芯片和DAC芯片处理适配接口,不会产生由于采用ADC芯片和DAC芯片产生的延时误差,使得机载数据总线的数据传输延时与延时故障对应的延时时间一致,提高了机载数据总线的延时指标的测试精度。另外,测试人员可根据具体使用场景所需要的延时指标在上位机中配置标准延时数据配置表,也可以将具体的使用场景需要的延时指标通过上位机下发至故障注入模块,由故障注入模块对标准延时数据配置表进行配置,实现多条报文之间的延时增加或删减,或者,单条报文中某个数据位或字节的延时增加或删减,使得故障注入模块的注入方式灵活,适用于各种使用场景下的延时故障注入。
实施例三
在实施例一的基础上,实施例三提供了一种机载数据总线延时故障注入方法,应用于机载数据总线延时故障注入设备,机载数据总线延时故障注入设备包括总线信号收发单元、接口适配单元和延时故障注入单元,总线信号收发单元包括接收端口和发送端口,接口适配单元包括电平转换电路,延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,具体的,参见图4,方法包括:
S401:接收端口从机载数据总线中获取待注入延时故障的机载数据总线信号,并将机载数据总线信号发送至接口适配单元;
S402:接口适配单元接收机载数据总线信号,并将接收到的机载数据总线信号利用电平转换电路进行转换,得到第一电平信号,并发送给数据接收模块;
S403:数据接收模块接收第一电平信号,并将第一电平信号进行采样和解析处理得到与机载数据总线信号的目标数据帧格式对应的数据信息;
S404:故障注入模块从数据接收模块接收数据信息,对数据信息进行故障注入,得到目标数据信息,并将目标数据信息发送给数据发送模块;
S405:数据发送模块将目标数据信息按照目标数据帧格式进行封装,得到第二电平信号,并将第二电平信号发送给接口适配单元;
S406:接口适配单元将接收到的第二电平信号利用电平转换电路进行转换,得到目标机载数据总线信号,并发送给发送端口;
S407:发送端口将目标机载数据总线信号发送给机载数据总线。
可选地,延时故障注入单元可为现场可编程门阵列FPGA,故障注入模块对数据信息进行故障注入,得到目标数据信息,包括:
故障注入模块基于预先存储的标准延时数据配置表对数据信息进行故障注入,得到目标数据信息;其中,标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。
可选地,机载数据总线延时故障注入设备还可包括上位机,则在故障注入模块基于预先存储的标准延时数据配置表对数据信息进行故障注入之前,方法还包括:
故障注入模块接收上位机配置的标准延时数据配置表;
或,故障注入模块接收上位机发送的延时指标并根据延时指标配置标准延时数据配置表。
本实施例公开的机载数据总线延时故障注入方法应用于实施例一或实施例二的机载数据总线延时故障注入设备,实施例一或实施例二的机载数据总线延时故障注入设备相对于传统的机载数据总线延时故障注入设备,无需采用ADC芯片和DAC芯片处理适配接口,不会产生由于采用ADC芯片和DAC芯片产生的延时误差,使得机载数据总线的数据传输延时与延时故障对应的延时时间一致,提高了机载数据总线的延时指标的测试精度。
可选地,所述总线信号收发单元还包括识别模块,所述延时故障注入单元还包括端口分类模块和适配切换模块,所述接口适配单元还包括继电器拓扑网络,所述电平转换电路为多个且与总线类型一一对应;所述方法还包括:
所述识别模块根据所述机载数据总线信号识别所述机载数据总线的总线类型;
所述端口分类模块根据所述机载数据总线的总线类型生成总线类型匹配指令,并将所述总线类型匹配指令发送至所述适配切换模块;
所述适配切换模块执行所述总线类型匹配指令生成配置指令,并将所述配置指令发送至所述接口适配单元;
所述接口适配单元接收所述机载数据总线信号,并将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块,包括:
所述接口适配单元接收所述机载数据总线信号,根据所述配置指令接通所述继电器拓扑网络中与所述机载数据总线的总线类型对应的目标继电器,将接收到的所述机载数据总线信号利用与所述目标继电器连接的电平转换电路进行转换,得到所述第一电平信号,并发送给所述数据接收模块。
可选地,所述电平转换电路的电平转换标准为低压正射极耦合逻辑LVPECL、低电压差分信令LVDS、低压互补金属氧化物半导体LVCMOS、低压晶体管到晶体管逻辑LVTTL、发射极耦合逻辑ECL、冈宁收发器逻辑GTL中的至少一个。
可选地,所述识别模块根据所述机载数据总线信号识别所述机载数据总线的总线类型,包括:
所述识别模块识别所述机载数据总线信号的电气特征,根据预设对应关系确定与所述机载数据总线信号的电气特征对应的总线类型,所述预设对应关系为总线类型与电气特征之间的对应关系。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种机载数据总线延时故障注入设备,其特征在于,包括总线信号收发单元、接口适配单元和延时故障注入单元,所述总线信号收发单元包括接收端口和发送端口,所述接口适配单元包括电平转换电路,所述延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,其中:
所述接收端口用于从机载数据总线中获取待注入延时故障的机载数据总线信号,并将所述机载数据总线信号发送至所述接口适配单元;
所述接口适配单元用于将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块;
所述数据接收模块用于将所述第一电平信号进行采样和解析处理得到与所述机载数据总线信号的目标数据帧格式对应的数据信息;所述故障注入模块用于从所述数据接收模块接收所述数据信息,所述故障注入模块还用于对所述数据信息进行故障注入,得到目标数据信息,并将所述目标数据信息发送给所述数据发送模块;所述数据发送模块用于将所述目标数据信息按照所述目标数据帧格式进行封装,得到第二电平信号,并将所述第二电平信号发送给所述接口适配单元;
所述接口适配单元还用于将接收到的所述第二电平信号利用所述电平转换电路进行转换,得到目标机载数据总线信号,并发送给所述发送端口;
所述发送端口用于将所述目标机载数据总线信号发送给所述机载数据总线。
2.根据权利要求1所述的设备,其特征在于,所述延时故障注入单元为现场可编程门阵列FPGA,所述故障注入模块具体用于基于预先存储的标准延时数据配置表对所述数据信息进行故障注入,得到所述目标数据信息;其中,所述标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。
3.根据权利要求2所述的设备,其特征在于,还包括:第一上位机,所述第一上位机用于配置所述标准延时数据配置表,并将所述标准延时数据配置表下发给所述故障注入模块。
4.根据权利要求2所述的设备,其特征在于,还包括:第二上位机,所述第二上位机生成延时指标并发送给所述故障注入模块,所述故障注入模块还用于根据所述延时指标配置所述标准延时数据配置表。
5.根据权利要求2所述的设备,其特征在于,所述总线信号收发单元还包括识别模块,所述延时故障注入单元还包括端口分类模块和适配切换模块,所述接口适配单元还包括继电器拓扑网络,所述电平转换电路为多个且与总线类型一一对应;
所述识别模块用于根据所述机载数据总线信号识别所述机载数据总线的总线类型;
所述端口分类模块用于根据所述机载数据总线的总线类型生成总线类型匹配指令,并将所述总线类型匹配指令发送至所述适配切换模块;
所述适配切换模块用于执行所述总线类型匹配指令生成配置指令,并将所述配置指令发送至所述接口适配单元;
所述接口适配单元具体用于根据所述配置指令接通所述继电器拓扑网络中与所述机载数据总线的总线类型对应的目标继电器,将接收到的所述机载数据总线信号利用与所述目标继电器连接的电平转换电路进行转换,得到所述第一电平信号,并发送给所述数据接收模块。
6.根据权利要求5所述的设备,其特征在于,所述电平转换电路的电平转换标准为低压正射极耦合逻辑LVPECL、低电压差分信令LVDS、低压互补金属氧化物半导体LVCMOS、低压晶体管到晶体管逻辑LVTTL、发射极耦合逻辑ECL、冈宁收发器逻辑GTL中的至少一个。
7.根据权利要求5所述的设备,其特征在于,所述识别模块具体用于识别所述机载数据总线信号的电气特征,根据预设对应关系确定与所述机载数据总线信号的电气特征对应的总线类型,所述预设对应关系为总线类型与电气特征之间的对应关系。
8.一种机载数据总线延时故障注入方法,其特征在于,应用于机载数据总线延时故障注入设备,所述机载数据总线延时故障注入设备包括总线信号收发单元、接口适配单元和延时故障注入单元,所述总线信号收发单元包括接收端口和发送端口,所述接口适配单元包括电平转换电路,所述延时故障注入单元包括数据接收模块、故障注入模块和数据发送模块,所述方法包括:
所述接收端口从机载数据总线中获取待注入延时故障的机载数据总线信号,并将所述机载数据总线信号发送至所述接口适配单元;
所述接口适配单元接收所述机载数据总线信号,并将接收到的所述机载数据总线信号利用所述电平转换电路进行转换,得到第一电平信号,并发送给所述数据接收模块;
所述数据接收模块接收所述第一电平信号,并将所述第一电平信号进行采样和解析处理得到与所述机载数据总线信号的目标数据帧格式对应的数据信息;
所述故障注入模块从所述数据接收模块接收所述数据信息,对所述数据信息进行故障注入,得到目标数据信息,并将所述目标数据信息发送给所述数据发送模块;
所述数据发送模块将所述目标数据信息按照所述目标数据帧格式进行封装,得到第二电平信号,并将所述第二电平信号发送给所述接口适配单元;
所述接口适配单元将接收到的所述第二电平信号利用所述电平转换电路进行转换,得到目标机载数据总线信号,并发送给所述发送端口;
所述发送端口将所述目标机载数据总线信号发送给所述机载数据总线。
9.根据权利要求8所述的方法,其特征在于,所述延时故障注入单元为现场可编程门阵列FPGA,所述故障注入模块对所述数据信息进行故障注入,得到目标数据信息,包括:
所述故障注入模块基于预先存储的标准延时数据配置表对所述数据信息进行故障注入,得到所述目标数据信息;其中,所述标准延时数据配置表中配置有与使用场景匹配的延时故障注入模式。
10.根据权利要求9所述的方法,其特征在于,所述机载数据总线延时故障注入设备还包括上位机,则在所述故障注入模块基于预先存储的标准延时数据配置表对所述数据信息进行故障注入之前,所述方法还包括:
所述故障注入模块接收所述上位机配置的所述标准延时数据配置表;
或,所述故障注入模块接收所述上位机发送的延时指标并根据所述延时指标配置所述标准延时数据配置表。
CN201910461501.2A 2019-05-30 2019-05-30 机载数据总线延时故障注入设备及方法 Active CN110188053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910461501.2A CN110188053B (zh) 2019-05-30 2019-05-30 机载数据总线延时故障注入设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910461501.2A CN110188053B (zh) 2019-05-30 2019-05-30 机载数据总线延时故障注入设备及方法

Publications (2)

Publication Number Publication Date
CN110188053A true CN110188053A (zh) 2019-08-30
CN110188053B CN110188053B (zh) 2020-12-01

Family

ID=67718770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910461501.2A Active CN110188053B (zh) 2019-05-30 2019-05-30 机载数据总线延时故障注入设备及方法

Country Status (1)

Country Link
CN (1) CN110188053B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115563017A (zh) * 2022-11-10 2023-01-03 成都麟通科技有限公司 一种基于总线注入的测试系统、方法及计算机设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413005A (zh) * 2010-09-26 2012-04-11 北京旋极信息技术股份有限公司 一种故障注入方法
CN107211594B (zh) * 2010-01-25 2014-04-09 西北工业大学 基于多种航空总线的机载信息处理方法
CN106776188A (zh) * 2016-12-30 2017-05-31 南京理工大学 基于dsp和fpga的总线故障注入系统
CN108334060A (zh) * 2018-03-15 2018-07-27 北京润科通用技术有限公司 一种总线故障注入设备
CN108459184A (zh) * 2018-03-23 2018-08-28 北京润科通用技术有限公司 一种电流故障注入方法及系统
CN108469807A (zh) * 2018-03-29 2018-08-31 北京润科通用技术有限公司 一种mvb总线故障注入系统及方法
US10305479B1 (en) * 2018-06-12 2019-05-28 Nxp B.V. Fault attack protection against synchronized fault injections

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107211594B (zh) * 2010-01-25 2014-04-09 西北工业大学 基于多种航空总线的机载信息处理方法
CN102413005A (zh) * 2010-09-26 2012-04-11 北京旋极信息技术股份有限公司 一种故障注入方法
CN106776188A (zh) * 2016-12-30 2017-05-31 南京理工大学 基于dsp和fpga的总线故障注入系统
CN108334060A (zh) * 2018-03-15 2018-07-27 北京润科通用技术有限公司 一种总线故障注入设备
CN108459184A (zh) * 2018-03-23 2018-08-28 北京润科通用技术有限公司 一种电流故障注入方法及系统
CN108469807A (zh) * 2018-03-29 2018-08-31 北京润科通用技术有限公司 一种mvb总线故障注入系统及方法
US10305479B1 (en) * 2018-06-12 2019-05-28 Nxp B.V. Fault attack protection against synchronized fault injections

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
荆广: ""一种多类型总线故障注入系统设计"", 《弹箭与制导学报》 *
邱泽宇: ""基于故障注入的安全计算机测试研究"", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *
邱泽宇等: ""基于故障注入的安全计算机通信总线测试方法研究"", 《铁路计算机应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115563017A (zh) * 2022-11-10 2023-01-03 成都麟通科技有限公司 一种基于总线注入的测试系统、方法及计算机设备
CN115563017B (zh) * 2022-11-10 2023-03-24 成都麟通科技有限公司 一种基于总线注入的测试系统、方法及计算机设备

Also Published As

Publication number Publication date
CN110188053B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN106503308A (zh) 一种基于uvm的can控制器ip验证平台
CN104168162B (zh) 一种软硬件协同实现用于交换机验证测试的流量生成器
CN106156424B (zh) 一种仿真系统
CN105846857B (zh) 确定电气互连的信号质量
CN109768970A (zh) 一种基于可配置的通用协议生成方法
KR102377362B1 (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
CN104865518B (zh) 一种sram型fpga的clb动态老炼配置方法
CN103530211B (zh) 一种基于uvm平台的pcie回环自检测的方法
CN104253723A (zh) 基于软硬件协同实现的交换机验证测试的方法及装置
CN109766232A (zh) 一种PCIe压力眼图测试校准方法
CN101996262B (zh) 非接触式智能卡通用数字验证平台
CN104614659B (zh) 自动化测试系统和方法
CN106777720A (zh) 电路验证方法及装置
CN108287537A (zh) 一种can总线协议控制器测试方法
CN105262644A (zh) 一种基于协议配置的通用测试系统及测试方法
US20110153305A1 (en) Software extensions to a high level description language simulator to provide infrastructure for analog, mixed-signal, RF modeling and verification
CN110188053A (zh) 机载数据总线延时故障注入设备及方法
CN108120917B (zh) 测试时钟电路确定方法及装置
CN109725250A (zh) 一种片上系统芯片模拟电路的测试系统及测试方法
CN103873598A (zh) 一种适用于星载电子设备的标准化接口装置
CN105874747A (zh) 用于同时测试能够经由多个无线电接入技术进行通信的多个封包数据信号收发器的系统和方法
CN103926846B (zh) 航空弹药模拟与故障生成的系统
CN107506540B (zh) 一种混合模型信号完整性仿真方法
CN107609219B (zh) 一种混合模型信号完整性仿真方法
CN107817477B (zh) 一种雷达显控系统的信号源系统及实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant