CN110176495A - 双极晶体管设备和对应的制造方法 - Google Patents

双极晶体管设备和对应的制造方法 Download PDF

Info

Publication number
CN110176495A
CN110176495A CN201910127913.2A CN201910127913A CN110176495A CN 110176495 A CN110176495 A CN 110176495A CN 201910127913 A CN201910127913 A CN 201910127913A CN 110176495 A CN110176495 A CN 110176495A
Authority
CN
China
Prior art keywords
collector region
region
layer
intrinsic
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910127913.2A
Other languages
English (en)
Inventor
A·高蒂尔
J·博雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italy Semiconductor (krol 2) Co
STMicroelectronics Crolles 2 SAS
Original Assignee
Italy Semiconductor (krol 2) Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italy Semiconductor (krol 2) Co filed Critical Italy Semiconductor (krol 2) Co
Publication of CN110176495A publication Critical patent/CN110176495A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公开的实施例涉及双极晶体管设备和对应的制造方法。双极结型晶体管包括被掩埋在半导体衬底中在本征集电极区域下方的非本征集电极区域。设置含碳钝化区域来划定所述本征集电极区域。本征集电极区域上的绝缘层包括设置有非本征基极区域的开口。半导体层覆盖绝缘层，与非本征基极区域接触，并且包括带有隔离侧壁的开口。晶体管的集电极区域被设置在隔离侧壁之间。

Description

双极晶体管设备和对应的制造方法
优先权要求
本申请要求于2018年2月21日提交的法国申请专利第1851485号的优先权权益，其内容在法律允许的最大范围内通过整体引用并入本文。
技术领域
实施例和实施方法涉及集成电路，并且具体地涉及双极结型晶体管，特别是旨在被集成到高频技术中的双极结型晶体管。
背景技术
基极-集电极电容是双极晶体管的典型特征。通常，通过由绝缘体分隔开的非本征基极区域与本征集电极区域之间的寄生电容器形成基极-集电极电容，该电容器也被称为非本征电容器。
双极晶体管的最大操作频率对该非本征电容器的电容非常敏感。
非本征电容的变化可能会严重降低晶体管的最大操作频率，因此期望尽可能地限制该非本征电容。
发明内容
根据一个方面，用于制造至少一个双极结型晶体管(特别地，异质结双极晶体管)的方法包括：在半导体衬底中在本征集电极区域下方形成掩埋的非本征集电极区域的步骤；在本征集电极区域上形成绝缘区域的步骤；以及在绝缘区域上形成非本征基极区域的步骤。该方法进一步包括：在形成非本征集电极区域与形成绝缘区域之间，在本征集电极区域中形成含碳钝化区域并且面向非本征基极区域的步骤。
因此，例如，源自集电极区域的某些掺杂剂不能够通过本征集电极迁移到非本征基极，例如，在典型退火阶段期间，由于含碳钝化区域存在于本征集电极区域中并且面向非本征基极区域。
特别地，这限制了非本征基极-集电极电容。
此外，在本征集电极区域中形成含碳钝化区域并且面向非本征基极区域既便宜又简单。
而且，在双极晶体管中，并且特别是在高频技术中，从基极流到发射极的空穴电流相对于源自发射极的电子电流通常是可以忽略不计的。基极-发射极接口处的异质结(即，带隙不同的两个半导体之间的结)允许阻挡空穴电流，这是有利的，特别是对于高频技术来说。
根据一种实施方法，形成钝化区域的所述步骤包括：形成碳植入物，该碳植入物被配置为在本征集电极层中形成具有自填隙晶体缺陷的团聚体。
具体地，植入碳是阻挡诸如磷离子等掺杂剂扩散的特别有效的方式，该掺杂剂使用自填隙缺陷来扩散，通常在施加热量期间。
具体地，在植入期间，被轰击的离子敲除属于衬底的晶格的原子，通常是硅原子。然后这些硅原子占据间隙位，并且形成所谓的自填隙晶体缺陷。
因此，植入的碳与自填隙缺陷发生反应，并且形成团聚体。因此，存在较少的自填隙缺陷，并且掺杂剂扩散较少。
然而，植入碳所获得的优点适用于其它类型的掺杂剂，例如，硼。
根据一种实施方法，在半导体衬底中形成掩埋的非本征集电极区域的步骤包括：在衬底中被深度局部化的区域中植入包括磷离子的掺杂剂，该本征集电极层包括衬底的一部分，其中，该部分位于在衬底中被深度局部化的所述区域上方。
根据该实施方法形成非本征集电极层的步骤特别便宜，并且不会产生拓扑缺陷。
根据一种实施方法，该方法包括在本征集电极区域中形成选择性过掺杂的集电极区域的步骤，该步骤包括通过在本征集电极区域上形成的掩模中的孔径植入掺杂剂，其中，在本征集电极区域中形成钝化区域的所述步骤还包括通过所述掩模中的所述孔径以斜角植入碳，使得所述钝化区域包括被局部放置在选择性过掺杂的集电极区域的任一侧的碳包。
具体地，选择性过掺杂的集电极层的掺杂剂在常规结构中可能发生横向扩散，例如，在典型退火阶段期间。该实施方法有利地经由间隙位型的晶体缺陷的占据的效果来允许中和从选择性过掺杂的集电极层产生的掺杂剂的迁移。
而且，该实施方法可以有利地适用于包括选择性过掺杂的集电极区域的常规异质结双极晶体管结构。
因此，根据一种实施方法，在本征集电极区域中形成含碳钝化区域的所述步骤是使得所形成的区域仅在位于所述选择性过掺杂的集电极区域的任一侧的所述碳包中面向非本征基极区域，该方法包括在面向非本征基极区域的本征集电极区域的其余部分中形成横向隔离区域的步骤。
根据另一方面，集成电路包括至少一个双极结型晶体管(特别地，一个异质结双极晶体管)，该至少一个双极结型晶体管包括被掩埋在半导体衬底中在本征集电极区域下方的非本征集电极区域、本征集电极区域上的绝缘区域和绝缘区域上的非本征基极区域，该双极结型晶体管在本征集电极区域中包括含碳钝化区域并且面向非本征基极区域。
根据一个实施例，所述钝化区域包括在本征集电极层中形成具有自填隙晶体缺陷的团聚体的碳原子的植入物。
根据一个实施例，被掩埋在半导体衬底中的所述非本征集电极区域包括在衬底中被深度局部化的区域中包括磷离子的掺杂剂，本征集电极层包括衬底的一部分，该部分位于在衬底中被深度局部化的所述区域上方。
根据一个实施例，集成电路包括本征集电极区域中的选择性过掺杂的集电极区域，其中，本征集电极区域中的所述钝化区域包括被局部放置在选择性过掺杂的集电极区域的任一侧的碳包。
根据一个实施例，本征集电极区域中的所述含碳钝化区域是使得它们仅在位于所述选择性过掺杂的集电极区域的任一侧的所述碳包中面向非本征基极区域，该双极结型晶体管包括在面向非本征基极区域的本征集电极区域的其余部分中的横向隔离区域。
根据一个实施例，所述至少一个双极结型晶体管是异质结双极晶体管。
附图说明
通过检查完全非限制性的实施方法和实施例的详细描述以及附图，本发明的其它优点和特征将变得明显，其中：
图1至图7示意性地图示了形成晶体管的方法的一种实施方法；
图8至图11示意性地图示了形成晶体管的方法的另一实施方法；以及
图12和图13示意性地图示了形成晶体管的方法的另一实施方法。
具体实施方式
图1至图7示出了用于制造异质结双极晶体管的方法的第一实施方法的步骤结果。
图1示出了在半导体衬底10中在所述衬底10的形成本征集电极区域22的部分10a下方形成掩埋的非本征集电极区域20的步骤结果。
按照惯例，半导体衬底是p掺杂单晶硅衬底。
在该实施方法中，在半导体衬底10中形成掩埋的非本征集电极区域20的步骤包括在衬底10中被深度局部化的区域中(即，在衬底10的与衬底10的表面11相距距离12的部分10a下方)植入掺杂剂。
在该实施方法中，未来本征集电极区域22因此包括衬底10的部分10a，该部分位于所述深度局部化区域20上方。
非本征集电极区域20是n+掺杂的，有利地，通过使用本身已知并且允许实现这种深度局部化区域配置的常规方法植入磷离子。例如，非本征集电极区域20是n+掺杂的，其所包括的掺杂剂浓度在5×1019与1×1021at/cm3之间。
磷离子的植入在半导体衬底10的晶体单胞中生成缺陷，诸如，间隙位。为了重新获得规则的晶体结构，特别地，在衬底10的表面11处的离子所通过的部分10a中，通常实施光亮退火阶段。
然而，在退火期间，即使在光亮退火期间，例如，在750℃下持续1个小时，磷离子具有向衬底10的表面迁移，即，通过形成本征集电极区域22的部分迁移的趋势。
如下面将变得明显的，特别地，相对于图3至图7，这种迁移将掺杂剂导向本征集电极22/绝缘区域(61)/非本征基极区域(70)接口，降低了非本征基极-集电极电容器的电容。
在这方面，图2示出了在本征集电极区域22中形成钝化区域40的步骤结果。
具体地，为了防止掺杂剂从非本征集电极区域20迁移，在形成非本征集电极区域20与形成绝缘区域(61)的步骤之间，用于制造异质结双极晶体管的方法有利地包括在本征集电极区域22中形成含碳钝化区域40并且面向未来非本征基极区域(70)的步骤。
下面参照图3至图7描述形成未来非本征基极区域(70)的步骤。
在该实施方法中，为了形成所述钝化区域40，将掩模39形成为使得大致覆盖未来本征基极区域(72)的位置，并且执行碳的覆盖植入使得将碳植入到未由所述掩模39覆盖的部分40中。
如下面将通过参照图3至图7给出的描述而变得明显的，未由掩模覆盖的部分对应于本征集电极区域22的面向非本征基极区域(70)的部分。
通常通过光刻胶的光刻来形成掩模39，并且有利地可以相对于常规且已经优化的技术保持不变，该技术包括在掩模39的任一侧在与钝化区域40大致相同的位置中形成浅沟槽隔离。
例如，执行碳植入，其所包括的每单位面积的浓度在1015at/cm2与1016at/cm2之间并且其所包括的能量在10keV与100keV之间。
形成钝化区域40的这种步骤允许通过占据对磷离子的扩散有帮助的间隙类型的晶体缺陷，特别是在退火阶段期间，来防止掺杂剂的扩散。
如由斯特拉斯堡I路易·巴斯德大学的弗雷德里克·布卡卡尔(FrédéricBoucard)于2003年在微观和纳米技术/微电子发表的标题为“Modélisation de ladiffusion des dopants dans le silicium pour la réalisation de jonctionsfines”的文档中(通过引用并入的)所描述的，可以通过诸如在形成被深度局部化的非本征集电极区域期间植入掺杂剂(例如，磷离子)来创建间隙类型的晶体缺陷。
因此形成钝化区域40的所述步骤有利地被配置为使得碳原子占据本征集电极区域22中的间隙。
图3示出了在去除掩模39之后在上面参照图2所描述的结构上形成、沉积和/或生长层61、70、62、63的步骤结果。
特别地，这些层61、70、62、63旨在被设计为形成垂直异质结双极晶体管架构。
首先，在本征集电极区域22及其包括的钝化区域40上方形成绝缘区域61，例如，氧化硅。
接下来，在绝缘区域61上方形成p+掺杂非本征基极区域70。
例如，通过p掺杂型并且退火后的多晶硅的外延生长来获得非本征基极区域70。
而且，还可以设想p掺杂多晶硅锗合金Si1-xGex，其所包括的x在0.1与0.5之间。
根据该方法的一种变型，为了制造双极结型晶体管(即，异质结双极晶体管)，通过在绝缘区域61上方沉积p掺杂多晶硅来以类似方式制造非本征基极区域70。
非本征基极区域70(以及在下的绝缘区域61)大致在衬底的被称为双极区的区域的整个表面上延伸，其中，根据该方法的实施方法形成至少一个异质结双极晶体管。
在非本征基极区域70上方形成第二氧化硅层62，并且在第二氧化硅层62上方形成氮化硅层63。
图4示出了通过氮化层63和氧化层62并且通过上面参照图3所描述的结构的非本征基极区域70蚀刻非本征发射极孔径的步骤结果。
在内部形成孔径69并且面向先前由用于形成碳植入物40的掩模(39)覆盖的部分，如上面相对于图2所描述的。
利用垂直氮化硅层64来覆盖孔径69的侧壁。
图5示出了蚀刻在上面参照图4所描述的结构的绝缘区域61中的孔径71的步骤结果。
例如，绝缘区域61中的孔径71可以通过选择性湿化学蚀刻形成。
图6示出了在上面参照图5所描述的结构的绝缘区域61中的孔径(71)中形成本征基极区域72的步骤结果。
可以通过从未由绝缘区域61中的孔径(71)覆盖的本征集电极区域22的表面外延生长p掺杂单晶硅锗来形成本征基极72。
根据上面参照图3介绍的方法的一种变型，为了制造双极结型晶体管(即，异质结双极晶体管)，可以通过从未由绝缘区域61中的孔径(71)覆盖的本征集电极区域22的表面外延生长p掺杂单晶硅来以类似方式形成本征基极72。
除了形成非本征基极区域70和形成本征基极区域72的步骤之外，用于制造双极结型晶体管的方法的变型不需要对此处和下面描述的方法的实施方法进行其它显著修改。
图7示出了在上面参照图6所描述的结构上形成发射极80的步骤结果。
按照常规，通过从本征基极72的未覆盖部分73外延生长来获得发射极80。
在该示例中，已经在非本征发射极孔径(69)中形成了由氧化硅制成并且在其最终位置中具有L形的绝缘垫片区域65，以便在其侧壁64上将发射极80与非本征基极区域70分隔开。
然后将非本征发射极80蚀刻为使得包括与本征基极72接触的下部以及位于氮化层63上的较宽上部。
也在蚀刻发射极80期间蚀刻了氮化层63，通过第二氧化硅层62选择性地阻止所述蚀刻。
因此，获得异质结双极晶体管700，该异质结双极晶体管700包括被掩埋在半导体衬底10中在本征集电极区域22下方的非本征集电极区域20、本征集电极区域22上的绝缘区域61和绝缘区域61上的非本征基极区域70，异质结双极晶体管700包括在本征集电极区域22中并且面向非本征基极区域70的含碳钝化区域40。
特别地，因此产生的异质结双极晶体管700具有最小的非本征基极-集电极电容Cbc以及规则的较好控制的拓扑结构。换言之，用于制造异质结双极晶体管700的方法允许最小化所述异质结双极晶体管的尺寸并且改善其性能。
此外，用于制造该异质结双极晶体管700的方法是经济的，并且与不仅已经存在而且已经针对这类产品进行了优化的方法兼容。
图8至图11示出了用于制造异质结双极晶体管的方法的第二实施方法的步骤结果。
图8示出了相对于上面参照图1所描述的步骤的形成非本征集电极21的备选步骤的结果。与上面参照图1所描述的结构共有的元素已经给出了相同附图标记，并且此处不再详细描述。
在半导体衬底10中形成掩埋的非本征集电极区域21的步骤此处包括在衬底10的表面11下方的局部化区域21中植入掺杂剂。
在该备选方案中，非本征集电极区域21也是n+掺杂的，例如，通过使用本身已知并且允许实现这种配置的常规方法植入砷离子。
将掺杂剂植入到区域21中的步骤通常包括退火阶段，以便重新布置区域21的位于衬底10的表面11下方并且通过植入使其非晶化的晶体结构。
据称将非本征集电极区域21掩埋在衬底10中，因为它被本征集电极区域23覆盖，该本征集电极区域23是通过从重新布置的表面11外延生长单晶硅层30而形成的。
图9示出了在上面参照图8所描述的结构中形成横向隔离区域41的步骤结果。
形成横向隔离区域41的步骤包括形成覆盖未来本征基极区域(72)的位置的掩模39以及在未由所述掩模39覆盖的那些部分中形成横向隔离区域41的覆盖步骤。
例如，横向隔离区域41是浅沟槽隔离(STI)。
有利地，尽管未被用于相同目的，但是该备选方案的掩模39与在上面参照图2所描述的形成钝化区域(40)的步骤中所使用的掩模(39)相同。
因此，将掩模39形成为使得覆盖未来本征基极区域(72)的位置，并且蚀刻沟槽，然后在外延层(30)的未由所述掩模39覆盖的那些部分41中用电介质填满。
外延层(30)的与横向隔离区域41侧面相接的部分因此形成本征集电极区域23。
图10示出了形成选择性过掺杂的集电极区域51的步骤以及在上面参照图9所描述的结构的本征集电极区域23中形成碳包42的步骤的结果。
在本征集电极区域23中形成钝化区域42的步骤有利地包括形成被局部放置在未来选择性过掺杂的集电极区域51的任一侧的碳包42。
形成选择性过掺杂的集电极区域51的步骤包括通过在本征集电极区域22上形成的掩模49中的孔径植入掺杂剂。
在本征集电极区域23中形成钝化区域42的步骤有利地使用旨在产生选择性过掺杂的集电极区域51的掩模49。
具体地，将碳42植入到本征集电极区域23中包括利用与所述结构的表面11的法线轴倾斜非零角度α的碳离子束IB来照射该结构(诸如图10所示的)。
换言之，在本征集电极区域23中形成钝化区域42的步骤包括在存在用于植入选择性植入的区域51的相同掩模49的情况下以斜角α植入碳。
取决于掩模49和孔径50的几何结构，并且特别地，取决于掩模49的厚度和孔径50的宽度，可以标出角度α的尺寸，使得碳植入物形成被局部放置在选择性过掺杂的集电极区域51的任一侧的碳包42。
此外，离子束IB围绕与该结构正交的轴的180°的旋转β允许在选择性过掺杂的集电极区域51的任一侧上形成所述碳包42。
有利地，离子束IB围绕与该结构正交的轴的90°的三次旋转β允许形成所述碳包42，其在四侧与选择性过掺杂的集电极区域51侧面相接。
例如，针对大于10°(度)的角度α，执行碳植入，其所包括的每单位面积的浓度在1015at/cm2与1016at/cm2之间，并且其所包括的能量在10keV与100keV之间。
图11示出了经由该方法的第二实施方法产生的异质结双极晶体管1100的第二实施例。
在第二实施方法中，在上面参照图10所描述的结构上(掩模49已经被去除)以相应方式执行形成绝缘区域61、非本征基极区域70、第二氧化层62和氮化层63的步骤、形成本征基极区域72的步骤以及形成本征发射极80的步骤，即，诸如上面参照图4至图7所描述的步骤。
与诸如上面参照图7所描述的异质结双极晶体管700不同，因此产生的异质结双极晶体管1100包括选择性过掺杂的集电极区域51，其包括包含被垂直植入到本征集电极区域23中的掺杂剂的区域。
本征集电极区域23中的所述含碳钝化区域42是使得它们仅在位于所述选择性过掺杂的集电极区域51的任一侧上的所述碳包42的位置中面向非本征基极区域70。
而且，上面参照图2所描述的在本征集电极区域中形成的钝化区域40不存在于异质结双极晶体管的第二实施例的结构中，并且被替换为作为浅沟槽隔离的横向隔离区域41。
图12和图13示出了用于制造异质结双极晶体管的方法的第三实施方法的步骤结果。
该方法的第三实施方法与上面参照图1至图7所描述的第一实施方法相同。
然而，第三实施方法还包括形成选择性植入的集电极区域51的步骤以及在本征集电极区域23中形成碳包42的步骤，这些步骤与该方法的第二实施方法的对应步骤类似，上面参照图10描述了这些步骤，但是在上面参照图2所描述的结构上执行这些步骤，已经去除了掩模39。
图12示出了照射上面参照图2所描述的结构，其中离子束IB与下方结构的表面11a的法线轴呈角度α倾斜，与上面参照图10所描述的辐射相同。
图13示出了经由该方法的第三实施方法产生的异质结双极晶体管1300的第三实施例。
在第三实施方法中，在上面参照图12所描述的结构上以相应方式执行形成绝缘区域61、非本征基极区域70、第二氧化层62和氮化层63的步骤、形成本征基极区域72的步骤以及形成本征发射极80的步骤，即，诸如上面参照图4至图7所描述的步骤。
与上面参照图7所描述的异质结双极晶体管结构700不同，因此产生的异质结双极晶体管1300包括选择性植入的集电极区域51，其包括包含被垂直植入到本征集电极层22中的掺杂剂的区域。
在该示例实施例中，所述含碳钝化区域包括被局部放置在选择性过掺杂的集电极区域51的任一侧上的所述碳包。
将回顾，在第一和第三实施方法中，含碳钝化区域40在被称为双极区的整个区域(即，衬底10的制造根据这些实施方法的异质结双极晶体管700、1300的区域)中面向非本征基极区域70。
异质结双极晶体管的多个示例的钝化区域40的形成的这种相互化允许在创建非本征基极-集电极电容的部分(即，包括本征集电极区域22、绝缘区域61和非本征基极区域70的叠加的部分)的整个范围内中和掺杂剂的迁移。
高级电子设备(诸如，高频电信设备、卫星天线、雷达系统甚或所谓的飞行时间摄像机)可以有利地配备有包括根据本发明的实施例的双极晶体管的这种集成电路。
而且，本发明并不限于这些实施例和实施方法，而是涵盖其任何变型；例如，通过示例给出了用于制造参数的数值，并且这些值当然可以适用于不同技术；此外，如上面所提到的，尽管参照异质结双极晶体管的制造描述了，但是本发明完全适用于任何类型的双极结型晶体管。

Claims (18)

1.一种用于制造双极结型晶体管的方法，包括以下步骤：
在半导体衬底中，在本征集电极区域下方形成掩埋的非本征集电极区域；
在所述本征集电极区域上形成绝缘区域；
在所述绝缘区域上形成非本征基极区域；以及
在所述非本征集电极区域的形成与所述绝缘区域的形成之间，在所述本征集电极区域中、并且面向所述非本征基极区域形成含碳钝化区域。
2.根据权利要求1所述的方法，其中形成含碳钝化区域的所述步骤包括：形成碳植入物，所述碳植入物被配置为在所述本征集电极层中形成具有自填隙晶体缺陷的团聚体。
3.根据权利要求1所述的方法，其中在所述半导体衬底中形成所述掩埋的非本征集电极区域的所述步骤包括：在所述半导体衬底中被深度局部化的区域中植入包括磷离子的掺杂剂，所述本征集电极层包括所述半导体衬底的部分，其中所述部分位于在所述半导体衬底中被深度局部化的所述区域上方。
4.根据权利要求1所述的方法，进一步包括：通过在所述本征集电极区域上形成的掩模中的孔径植入掺杂剂，来在所述本征集电极区域中形成选择性过掺杂的集电极区域，其中在所述本征集电极区域中形成含碳钝化区域的所述步骤还包括：通过所述掩模中的所述孔径以斜角植入碳，使得所述含碳钝化区域包括被局部放置在所述选择性过掺杂的集电极区域的任一侧上的碳包。
5.根据权利要求4所述的方法，其中在所述本征集电极区域中形成含碳钝化区域的所述步骤使得：所形成的所述区域仅在位于所述选择性过掺杂的集电极区域的任一侧上的所述碳包中面向所述非本征基极区域，所述方法包括在面向所述非本征基极区域的所述本征集电极区域的其余部分中形成横向隔离区域的步骤。
6.根据权利要求1所述的方法，其中所述双极结型晶体管是异质结双极晶体管。
7.一种集成电路，包括双极结型晶体管，所述双极结型晶体管包括：
非本征集电极区域，所述非本征集电极区域被掩埋在半导体衬底中，位于本征集电极区域下方；
绝缘区域，所述绝缘区域在所述本征集电极区域上；
非本征基极区域，所述非本征基极区域在所述绝缘区域上；以及
含碳钝化区域，所述含碳钝化区域在所述本征集电极区域中、并且面向所述非本征基极区域。
8.根据权利要求7所述的集成电路，其中所述含碳钝化区域包括：在所述本征集电极层中形成具有自填隙晶体缺陷的团聚体的碳原子的植入物。
9.根据权利要求7所述的集成电路，其中被掩埋在所述半导体衬底中的所述非本征集电极区域包括：在所述衬底中被深度局部化的区域中的包含磷离子的掺杂剂，所述本征集电极层包括所述半导体衬底的部分，所述部分位于在所述半导体衬底中被深度局部化的所述区域上方。
10.根据权利要求7所述的集成电路，进一步包括所述本征集电极区域中的选择性过掺杂的集电极区域，其中所述本征集电极区域中的所述含碳钝化区域包括：被局部放置在所述选择性过掺杂的集电极区域的任一侧上的碳包。
11.根据权利要求10所述的集成电路，其中所述本征集电极区域中的所述含碳钝化区域使得：所述含碳钝化区域仅在位于所述选择性过掺杂的集电极区域的任一侧上的所述碳包中面向所述非本征基极区域，所述双极结型晶体管包括：在面向所述非本征基极区域的所述本征集电极区域的其余部分中的横向隔离区域。
12.根据权利要求7所述的集成电路，其中所述双极结型晶体管是异质结双极晶体管。
13.一种用于制造双极结型晶体管的方法，包括以下步骤：
在半导体衬底中，在所述半导体衬底的层下方形成所述双极结型晶体管的掩埋的非本征集电极区域；
在所述半导体衬底的在所述掩埋的非本征集电极区域上方的所述层中形成含碳钝化区域，以划定本征集电极区域；
在所述含碳钝化区域和所述本征集电极区域上方沉积层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层；
形成通过所述半导体层和所述第二绝缘层延伸的第一开口；
利用绝缘层给所述第一开口的壁加衬；
去除所述第一绝缘层的部分以形成第二开口，所述第二开口将所述本征集电极区域的上表面和所述半导体层的下表面暴露出来；
在所述第二开口中，从至少所述本征集电极区域外延生长所述双极结型晶体管的基极区域；以及
在所述第一开口中，从至少所述基极区域外延生长所述双极结型晶体管的集电极区域。
14.一种集成电路，包括双极结型晶体管，所述双极结型晶体管包括：
在半导体衬底中、在包括含碳钝化区域的层下方的掩埋的非本征集电极区域，所述含碳钝化区域划定所述本征集电极区域；以及
在所述含碳钝化区域和所述本征集电极区域上方的层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层，并且进一步包括：
通过所述半导体层和所述第二绝缘层延伸的第一开口；
给所述第一开口的壁加衬的绝缘层；
通过所述第一绝缘层延伸以到达所述本征集电极区域的上表面和所述半导体层的下表面的第二开口；
在所述第二开口中的、与所述本征集电极区域和所述半导体层的所述下表面接触的外延基极区域；以及
在所述第一开口中的、与所述外延基极区域接触的外延集电极区域。
15.一种用于制造双极结型晶体管的方法，包括以下步骤：
在半导体衬底中形成所述双极结型晶体管的非本征集电极区域；
在所述非本征集电极区域上形成半导体材料的层；
在掩埋的非本征集电极区域上方的所述半导体材料的所述层中形成浅沟槽隔离区域，以划定本征集电极区域；
在所述本征集电极区域中形成碳包，所述碳包划定所述本征集电极区域中的过掺杂集电极区域；
在所述浅沟槽隔离区域、碳包和所述本征集电极区域上方沉积层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层；
形成通过所述半导体层和所述第二绝缘层延伸的第一开口；
利用绝缘层给所述第一开口的壁加衬；
去除所述第一绝缘层的部分以形成第二开口，所述第二开口将所述过掺杂集电极区域的上表面和所述半导体层的下表面暴露出来；
在所述第二开口中，从至少所述过掺杂集电极区域外延生长所述双极结型晶体管的基极区域；以及
在所述第一开口中，从至少所述基极区域外延生长所述双极结型晶体管的集电极区域。
16.一种集成电路，包括双极结型晶体管，所述双极结型晶体管包括：
在半导体衬底中的、在包括浅沟槽隔离的层下方的掩埋的非本征集电极区域，所述浅沟槽隔离划定所述本征集电极区域；
在所述本征集电极区域中的碳包，所述碳包划定所述本征集电极区域中的过掺杂集电极区域；以及
所述浅沟槽隔离、碳包和所述过掺杂集电极区域上方的层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层，并且进一步包括：
通过所述半导体层和所述第二绝缘层延伸的第一开口；
给所述第一开口的壁加衬的绝缘层；
通过所述第一绝缘层延伸以到达所述过掺杂集电极区域的上表面和所述半导体层的下表面的第二开口；
在所述第二开口中的、与所述过掺杂集电极区域和所述半导体层的所述下表面接触的外延基极区域；以及
在所述第一开口中的、与所述外延基极区域接触的外延集电极区域。
17.一种用于制造双极结型晶体管的方法，包括以下步骤：
在半导体衬底中，在所述半导体衬底的层下方形成所述双极结型晶体管的掩埋的非本征集电极区域；
在所述半导体衬底的在所述掩埋的非本征集电极区域上方的所述层中形成含碳钝化区域，以划定本征集电极区域；
在所述本征集电极区域中形成碳包，所述碳包划定所述本征集电极区域中的过掺杂集电极区域；
在所述浅沟槽隔离区域、碳包和所述本征集电极区域上方沉积层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层；
形成通过所述半导体层和所述第二绝缘层延伸的第一开口；
利用绝缘层给所述第一开口的壁加衬；
去除所述第一绝缘层的部分以形成第二开口，所述第二开口将所述过掺杂集电极区域的上表面和所述半导体层的下表面暴露出来；
在所述第二开口中，从至少所述过掺杂集电极区域外延生长所述双极结型晶体管的基极区域；以及
在所述第一开口中，从至少所述基极区域外延生长所述双极结型晶体管的集电极区域。
18.一种集成电路，包括双极结型晶体管，所述双极结型晶体管包括：
在半导体衬底中的、在包括含碳钝化区域的层下方的掩埋的非本征集电极区域，所述含碳钝化区域划定所述本征集电极区域；
在所述本征集电极区域中的碳包，所述碳包划定所述本征集电极区域中的过掺杂集电极区域；以及
所述含碳钝化区域、碳包和所述过掺杂集电极区域上方的层堆叠，所述层堆叠包括第一绝缘层、半导体层和第二绝缘层，并且进一步包括：
通过所述半导体层和所述第二绝缘层延伸的第一开口；
给所述第一开口的壁加衬的绝缘层；
通过所述第一绝缘层延伸以到达所述过掺杂集电极区域的上表面和所述半导体层的下表面的第二开口；
在所述第二开口中的、与所述过掺杂集电极区域和所述半导体层的所述下表面接触的外延基极区域；以及
在所述第一开口中的、与所述外延基极区域接触的外延集电极区域。
CN201910127913.2A 2018-02-21 2019-02-20 双极晶体管设备和对应的制造方法 Pending CN110176495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1851485A FR3078197B1 (fr) 2018-02-21 2018-02-21 Dispositif de transistor bipolaire et procede de fabrication correspondant
FR1851485 2018-02-21

Publications (1)

Publication Number Publication Date
CN110176495A true CN110176495A (zh) 2019-08-27

Family

ID=62222907

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201920215739.2U Active CN209471966U (zh) 2018-02-21 2019-02-20 集成电路
CN201910127913.2A Pending CN110176495A (zh) 2018-02-21 2019-02-20 双极晶体管设备和对应的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201920215739.2U Active CN209471966U (zh) 2018-02-21 2019-02-20 集成电路

Country Status (3)

Country Link
US (2) US11038017B2 (zh)
CN (2) CN209471966U (zh)
FR (1) FR3078197B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3078197B1 (fr) * 2018-02-21 2020-03-13 Stmicroelectronics (Crolles 2) Sas Dispositif de transistor bipolaire et procede de fabrication correspondant
FR3107783A1 (fr) 2020-02-28 2021-09-03 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’un transistor bipolaire et transistor bipolaire susceptible d’être obtenu par un tel procédé

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723550A (zh) * 2001-06-11 2006-01-18 国际商业机器公司 C注入以改进SiGe双极晶体管成品率
CN1771606A (zh) * 2003-04-10 2006-05-10 印芬龙科技股份有限公司 双极晶体管
US20060252216A1 (en) * 2005-05-09 2006-11-09 International Business Machines Corporation Methods to improve the sige heterojunction bipolar device performance
US20120112244A1 (en) * 2010-11-04 2012-05-10 International Business Machines Corporation Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
US20140217551A1 (en) * 2013-02-04 2014-08-07 International Business Machines Corporation Trench isolation for bipolar junction transistors in bicmos technology
CN209471966U (zh) * 2018-02-21 2019-10-08 意法半导体(克洛尔2)公司 集成电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455919B1 (en) * 2001-03-19 2002-09-24 International Business Machines Corporation Internally ballasted silicon germanium transistor
DE10160509A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10317098A1 (de) * 2003-04-14 2004-07-22 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors
KR100498503B1 (ko) * 2003-06-19 2005-07-01 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
US7425754B2 (en) * 2004-02-25 2008-09-16 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector
US7170083B2 (en) * 2005-01-07 2007-01-30 International Business Machines Corporation Bipolar transistor with collector having an epitaxial Si:C region
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US9356097B2 (en) * 2013-06-25 2016-05-31 Globalfoundries Inc. Method of forming a bipolar transistor with maskless self-aligned emitter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723550A (zh) * 2001-06-11 2006-01-18 国际商业机器公司 C注入以改进SiGe双极晶体管成品率
CN1771606A (zh) * 2003-04-10 2006-05-10 印芬龙科技股份有限公司 双极晶体管
US20060252216A1 (en) * 2005-05-09 2006-11-09 International Business Machines Corporation Methods to improve the sige heterojunction bipolar device performance
US20120112244A1 (en) * 2010-11-04 2012-05-10 International Business Machines Corporation Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
US20140217551A1 (en) * 2013-02-04 2014-08-07 International Business Machines Corporation Trench isolation for bipolar junction transistors in bicmos technology
CN209471966U (zh) * 2018-02-21 2019-10-08 意法半导体(克洛尔2)公司 集成电路

Also Published As

Publication number Publication date
US11621324B2 (en) 2023-04-04
US11038017B2 (en) 2021-06-15
CN209471966U (zh) 2019-10-08
FR3078197A1 (fr) 2019-08-23
US20210273052A1 (en) 2021-09-02
FR3078197B1 (fr) 2020-03-13
US20190259838A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US10573730B2 (en) Bipolar transistor
US6329698B1 (en) Forming a self-aligned epitaxial base bipolar transistor
US6509242B2 (en) Heterojunction bipolar transistor
US7772100B2 (en) Method of manufacturing a semiconductor device having a buried doped region
US9111987B2 (en) Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit
JP2009141375A (ja) 半導体プロセスおよび集積回路
US6011297A (en) Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
US5605849A (en) Use of oblique implantation in forming base of bipolar transistor
CN107919281A (zh) 具有非平面侧壁的半导体装置结构
CN209471966U (zh) 集成电路
EP0078725B1 (en) Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
US7038249B2 (en) Horizontal current bipolar transistor and fabrication method
US20070205430A1 (en) Method and structure of refractory metal reach through in bipolar transistor
JP2905216B2 (ja) 高性能バイポーラ構造製造方法
US7572708B1 (en) Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure
US11094806B2 (en) Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
JP5563340B2 (ja) 半導体装置
US5912501A (en) Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US5969402A (en) Reduction of depletion spreading sideways utilizing slots
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JP2504553B2 (ja) バイポ―ラトランジスタを有する半導体装置の製造方法
JP2003514394A (ja) ＳｉＧｅヘテロジャンクション・バイポーラ・トランジスタを有する半導体装置の製造方法
JPH03209816A (ja) 半導体装置の製造方法
JPH0817181B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination