CN110168751B - 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法 - Google Patents

包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法 Download PDF

Info

Publication number
CN110168751B
CN110168751B CN201780080471.XA CN201780080471A CN110168751B CN 110168751 B CN110168751 B CN 110168751B CN 201780080471 A CN201780080471 A CN 201780080471A CN 110168751 B CN110168751 B CN 110168751B
Authority
CN
China
Prior art keywords
diode
portions
diodes
doped
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080471.XA
Other languages
English (en)
Other versions
CN110168751A (zh
Inventor
埃里克·普尔基耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN110168751A publication Critical patent/CN110168751A/zh
Application granted granted Critical
Publication of CN110168751B publication Critical patent/CN110168751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及一种用于制造光电设备(1)的方法，其包括以下步骤：a)提供由半导体材料制成的生长衬底(10)；b)形成多个二极管(20)，每个二极管包括下部面(20i)；c)移除衬底的至少一部分(12；13)以空出下部面(20i)；其中：‑步骤a)包括产生衬底的下部部分和上部部分，该上部部分(12)具有均匀厚度(eref)和低于下部部分掺杂水平的掺杂水平；‑步骤c)包括通过相对于上部部分(12)的选择性化学蚀刻来移除下部部分(11)。

Description

包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法
技术领域
本发明的领域是带有发光二极管或光电二极管的光电设备的制造方法的领域。本发明尤其适用于具有发光二极管矩阵的设备(例如显示屏和图像投影仪)的领域，以及具有光电二极管矩阵的设备(例如光电探测器和图像传感器)的领域。
背景技术
具有发光二极管的光电设备的制造方法可包括完全或部分移除生长衬底的步骤，二极管从生长衬底形成。当想要实现发光二极管像素化以制造显示屏或图像投影仪时尤其是这样的情况。
这样的光电设备的发光二极管可每个包括形成第一掺杂部分的三维半导体元件，例如线，所述第一掺杂部分的一部分被能够包括至少一个量子阱的有源区域和第二掺杂部分覆盖，第一和第二掺杂部分形成PN结。
文献WO2011/048318由此描述了一个用于制造具有线发光二极管的光电设备的方法的例子，其目的在于获得显示屏。该方法尤其包括：提供生长衬底，从生长衬底形成多个发光二极管，然后在将发光二极管的自由端组装到有源矩阵之后在此完全移除生长衬底。生长衬底可通过化学蚀刻或通过腐蚀来移除。
然而，可以看出如在该文献中所述的移除衬底可能会导致光电设备至少一部分的结构性损伤。
发明内容
本发明的目的在于至少部分地弥补现有技术的缺陷，更具体地在于提出一种用于制造光电设备的方法，其包括以下步骤：
a)提供由半导体材料制成的称为生长衬底的衬底，其包括彼此相反的前部面和后部面；
b)在前部面上形成多个二极管，每个二极管包括靠在衬底上的下部面；
c)从后部面移除衬底的至少一部分，以使得空出二极管中至少一部分的下部面，被移除的部分初始地与二极管的所述部分相对；
其中：
-步骤a)包括产生衬底的均与二极管相对地延伸的下部部分和上部部分，所述部分根据相同导电性类型被掺杂，下部部分具有第一掺杂水平，上部部分具有低于第一水平的第二掺杂水平并且以均匀厚度从前部面延伸到下部部分；
-步骤c)包括通过相对于上部部分的选择性化学蚀刻来移除下部部分。
该制造方法的某些非限制性的优选方面如下。
步骤c)还可以包括通过化学蚀刻在平行于前部面的平面中完全或部分移除衬底的上部部分，以空出二极管的下部面。
每个二极管可包括参与形成二极管的PN结的半导体元件，每个二极管的下部面与所述半导体元件电接触。所述制造方法可包括形成与二极管的所述部分的下部面接触的至少一个第一导体凸块的步骤d)。
在步骤b)中，二极管可空间地分布成多个分离的二极管集合，每个集合旨在形成光电设备的像素。
在步骤d)中，可形成多个分离的第一导体凸块，每个第一导体凸块与同一集合的二极管的下部面接触。
上部部分可包括在平行于前部面的平面中通过称为侧部部分的部分彼此分离的称为中央部分的部分，每个中央部分与二极管集合相对，侧部部分位于二极管集合之间。
步骤c)可包括在平行于前部面的平面中部分移除上部部分，以移除中央部分并保留侧部部分，侧部部分由此形成保持侧壁。
在步骤c)中，中央部分可通过湿或干蚀刻来蚀刻。
步骤a)可包括通过上部部分的局部掺杂产生所述中央部分，以使得所述中央部分具有等于或高于第一掺杂水平的掺杂水平，并使得侧部部分具有第二掺杂水平，每个中央部分通过所述侧部部分之一与相邻中央部分分离，并且每个中央部分的厚度严格小于上部部分的厚度。
在移除下部部分之后，步骤c)可包括减薄衬底的步骤，使得后部面在中央部分上开口，然后通过相对于侧部部分的选择性化学蚀刻来移除中央部分，以空出二极管集合的下部面，该侧部部分由此形成保持侧壁。
上部部分的所述厚度可以为0.5μm到20μm，以使得在步骤c)结束时，保持侧壁的高度为0.5μm到20μm。
步骤b)可包括从由电绝缘材料制成的成核层开始外延生长出半导体元件。步骤c)可包括移除成核层的部分，以使得在步骤d)结束时，第一导体凸块与形成二极管下部面的半导体元件的下表面接触。
步骤b)可包括从由导体或半导体材料制成的成核层开始外延生长出半导体元件，第一导体凸块在步骤d)结束时与形成二极管的下部面的成核层的下表面接触。
步骤b)可包括沉积覆盖所有二极管的至少部分透明的导电电极层，其中，第二导体凸块与电极层电接触。
第二导体凸块可位于电极层朝向下部面的称为下表面的表面那一侧，或可以位于电极层的与下表面相反的称为上表面的表面那一侧。
步骤b)可包括在生长衬底的前部面上或成核层上沉积介电层，一个或更多个第一导体凸块与二极管的下部面接触，并通过介电层与电极层电绝缘。
每个二极管可包括三维半导体元件。
生长衬底的半导体材料可以是根据P型或N型导电性掺杂的硅。
附图说明
通过阅读以下以绝非限制性的方式给出的并且参照附图做出的本发明的优选实施例的详细描述，本发明的其他方面、目的、优点和特征将更好地显现，其中：
图1A至1C是光电设备的局部剖视示意图，其对于造成光电设备至少一部分的结构性损伤的制造方法的不同步骤；
图2A至2G是对于根据第一实施例的制造方法的不同步骤的光电设备的局部剖视示意图；
图3A和3B分别是图2G所示的光电设备的变型的剖视图和仰视图；以及图3C是图3A所示的设备的变型的剖视示意图；
图4A至4C是对于根据第二实施例的制造方法的不同步骤的光电设备的局部剖视示意图；
图5A至5G是对于根据第三实施例的制造方法的不同步骤的光电设备的局部剖视示意图；
图6A和6B是图4C所示的光电设备的变型的剖视示意图。
具体实施方式
在附图和本说明书的以下部分中，相同的附图标记表示相同或相似的元素。而且，为了附图的清楚性，不同元素没有按照比例绘制。此外，不同的实施例和变型彼此不是排他性的，并且可以彼此结合。术语“大致”、“大约”、“约”指的是在10％内，除非另有说明。
本发明涉及一种用于制造具有二极管20的光电设备1的方法，该方法包括在衬底10整个厚度上移除其至少一部分的步骤，二极管20初始地靠在该衬底上。
如图1A至1C所示，用于制造光电设备1的方法可能会造成二极管20中至少一部分的结构性损伤。这样的方法可包括：
-形成多个二极管20，该二极管20例如基于氮化镓(GaN)从生长衬底10(其例如由硅制成)的前部面10s开始产生；
-沉积将所有二极管20封装的介电层31，然后(在此借助于胶合剂层33)将保持把手32固定在封装层上。
-在衬底10的整个厚度上移除其至少一部分，以空出二极管20的下部面20i，被移除的部分初始地与二极管20中至少一部分相对；
-可选地，在二极管20的空出的下部面20i上形成至少一个导体凸块(未示出)。
参照图1A，可以看出在固定把手32的步骤之后，由生长衬底10、发光二极管20和在此通过胶合剂层33胶合到封装层31的把手32形成的堆叠可能会在生长衬底10的后部面10i处产生尤其由于堆叠的每个层在XY平面中的厚度不等所导致的平整度缺陷。在该例子中，平整度缺陷体现于经过生长衬底10的后部面10i的平面与经过把手32的上部面32s的平面之间的平行性缺陷。
参照图1B，移除生长衬底10的部分的步骤可包括在其整个表面上减薄生长衬底10直至保留生长衬底10的厚度小的残余层10.1的预先阶段，例如通过传统研磨(也称为磨削)技术。然后可通过残余层10.1的化学蚀刻实现衬底10的移除。磨削一般包括将把手32固定到刀柄，然后对衬底10的后部面10i沿着图1B中示出的箭头应用旋转磨削刀具。可以看出在磨削步骤之后，初始平整度缺陷体现于所获得残余层10.1的厚度在XY平面中具有不均匀性Δexy。由此，残余层10.1可能会具有在最大值emax与最小值emin之间局部地变化的厚度。
参照图1C，在通过化学蚀刻移除残余层10.1时，由于蚀刻时间主要与待蚀刻的残余层10.1的最大厚度emax相关，因此在厚度emin区域中可能会发生可能的过度蚀刻。该过度蚀刻可能会造成光电设备1的局部结构性损伤(阴影区域)。
在前一例子中，平整度缺陷与形成堆叠的各个层的厚度不均匀性有关。然而，残余层10.1的厚度不均匀性Δexy也可能是由磨削步骤期间刀柄与磨削刀具之间的平行性缺陷造成的。此外，作为磨削步骤的变型或补充，减薄阶段可包括实施生长衬底10的化学蚀刻直至获得待蚀刻的残余层10.1。通过化学蚀刻减薄衬底10也可能会导致残余层10.1的厚度不均匀性Δexy，其可能会造成光电设备1的结构性损伤。
为了降低设备1的结构性损伤的风险，根据以下说明的实施例的制造方法提出形成由根据P型或N型的第一导电性类型掺杂的半导体材料制成的生长衬底10，该衬底10包括具有第一掺杂水平的称为下部部分11的部分和位于下部部分11与生长衬底10的前部面10s之间的具有低于第一水平的第二掺杂水平的称为上部部分12的部分。如下文所详细说明的，由于上部部分12具有从前部面10s的均匀厚度eref，通过相对于上部部分12对下部部分11进行选择性化学蚀刻，所述方法允许获得在XY平面中的厚度恒定的残余层10.1，这允许然后制造显著地防止前述可能的损伤的光电设备1。
优选地，光电设备1包括空间地分布成多个分离的二极管20集合D的二极管20，集合D能够独立于彼此地极化，由此形成分离的像素Px。二极管20可以是发光的，光电设备1可形成显示屏或图像投影设备。
二极管20包括参与形成二极管的PN结的半导体元件。换句话说，每个二极管包括由根据相反导电性类型掺杂的两种半导体元件形成的半导体结。该结可以是PN型或PIN型的。
根据一个实施例，二极管20包括可具有沿着纵轴的细长形形状(即其沿着纵轴的纵向尺寸大于横向尺寸)的三维半导体元件21。三维元件则称为“线”、“纳米线”或“微米线”。线21的横向尺寸(即其在与纵轴正交的平面中的尺寸)可为10nm到10μm，例如100nm到10μm，优选100nm到5μm。线21的高度(即其沿着纵轴的纵向尺寸)大于横向尺寸，例如为其2倍、5倍，优选至少10倍。
线21在与纵轴正交的平面中的横截面可具有不同的形状，例如圆形、椭圆形、多边形(例如三角形、方形、矩形甚至六边形)。在此将直径定义为与线21在横截面处的周长相关的量。它可以是面积与线21的横截面相同的圆盘的直径。局部直径是线21在其沿着纵轴的给定高度处的直径。平均直径是沿着线21或其部分的局部直径的平均值(例如算术平均值)。
在本说明书的下文中，二极管20是实现成芯部/壳部构造的发光二极管20，即线21是形成二极管芯部的例如N型掺杂的第一部分，其被由有源区域和P掺杂的第二部分形成的壳部22环绕。替代地，发光二极管20可实现成轴向构造，其中，有源区域和第二掺杂部分主要位于线21沿着纵轴的延长方向上，而不环绕后者。
线21可由从成核表面外延生长的晶体材料制成，该成核表面可以是生长衬底10的表面或由与生长衬底10的材料不同的材料制成的成核层或凸块23的表面。线21的表面主要包括可选自III-V化合物(尤其是III-N化合物)、II-VI化合物或IV化合物或元素的第一半导体化合物。例如，III-V化合物可以是例如GaN、InGaN、AlGaN、AlN、InN或AlInGaN的化合物，甚至是例如AsGa或InP的化合物。II-VI化合物可以是CdTe、HgTe，CdHgTe、ZnO、ZnMgO、CdZnO、CdZnMgO。IV化合物或元素可以是Si、C、Ge、SiC、SiGe、GeC。线21由此形成二极管20的第一部分，并根据在此为N型的导电性类型掺杂。在该例子中，线由N型掺杂、尤其是掺杂硅的GaN制成。其在此具有10nm到10μm、例如100nm到5μm、在此大致等于500nm的平均直径。线21的高度可以为100nm到100μm，例如500nm到50μm，在此大致等于5μm。
有源区域是二极管20这样的部分：在该部分处，发射二极管20的大多数光辐射。它可包括至少一个由禁带能量低于第二掺杂部分和线的禁带能量的半导体化合物制成的量子阱。它可在芯部/壳部构造中覆盖线21的侧边缘和上边缘。它可包括单一量子阱或呈夹置于势垒层之间的层或点的形式的多个量子阱。替代地，有源区域可以不包括量子阱。它则可具有大致等于第二掺杂部分和线的禁带能量的禁带能量。它可由没有故意掺杂的半导体化合物制成。
第二掺杂部分形成在芯部/壳部构造中至少部分地覆盖并环绕有源区域的层。它由根据与线的导电性类型相反的导电性类型(即在此为P型)掺杂的第二半导体化合物制成。第二半导体化合物可以与线21的第一半导体化合物相同，或可以包括第一半导体化合物和另外的一种或更多种合金元素。在该例子中，第二掺杂部分可以是尤其通过镁来P型掺杂的GaN或InGaN。第二掺杂部分的厚度可以为20nm到500nm，可等于大约150nm。当然，第一和第二部分的导电性类型可以对调。
图2A至2G示出根据第一实施例的用于制造光电设备1的方法，光电设备1有利地包括通过从生长衬底10开始的外延生长而产生的分离的二极管20(在此为发光二极管)集合D，该方法包括移除生长衬底10的至少部分的步骤。光电设备1在此形成显示屏或图像投影设备。
在此并对于本说明书的下文，定义三维直角坐标系(X,Y,Z)，其中X和Y轴形成平行于主平面的平面，发光二极管20的集合20沿着主平面延伸，并且其中Z轴大致与主平面正交。在本说明书下文中，术语“竖直”和“竖直地”指涉及大致平行于Z轴的取向，术语“水平”和“水平地”指涉及大致平行于XY平面的取向。此外，术语“下”和“上”指涉及沿着+Z方向升高的定位。
图2A示出提供从其产生发光二极管20的生长衬底10的步骤。生长衬底10由单片半导体材料(优选地为晶体，有利地为单晶)制成。优选地，该半导体材料是具有第一导电性类型(在此为P型)的硅，但本发明也适用于N型掺杂的硅。生长衬底10具有彼此相反的前部面10s和后部面10i。前部面10s是衬底10的从其产生发光二极管20的那个面。生长衬底10可具有为200μm到1500μm、优选地为725μm的初始(即在减薄和移除所述部分之前)的厚度。
首先产生具有优选均匀(即在XY平面中和沿着Z轴大致恒定)的第一掺杂水平的称为下部部分11的部分。优选地，第一掺杂水平使得下部部分11的电阻率为1mΩ.cm到50mΩ.cm。掺杂元素的例子是硼(B)和铝(Al)。下部部分11在XY平面中连续延伸，并旨在与二极管20的每个集合D相对。在该例子中，下部部分11为P+掺杂。“相对”一般性地指下部部分与二极管集合成直角(即垂直)。
然后产生具有低于第一掺杂水平的优选均匀的第二掺杂水平的称为上部部分12的部分。优选地，第二掺杂水平使得上部部分12的电阻率为1Ω.cm到100Ω.cm。上部部分12也在XY平面中连续地延伸，并旨在与二极管20的每个集合D相对。它位于下部部分11与前部面10s之间，并在前部面10s上平齐(即开口)。它具有均匀的厚度eref，即上部部分12的从衬底10的前部面10s测量的厚度在XY平面中是恒定的。作为示例，该厚度可以为大约0.5μm到20μm。在该例子中，上部部分12为P-掺杂。它可以通过从P+掺杂的下部部分11开始的外延生长来产生。
图2B示出在生长衬底10的前部面10s上形成多个分离的二极管20集合D，每个二极管20包括在下文中称为线的三维半导体元件21。二极管20的每个集合D在XY平面中在旨在形成能够独立于其它像素地被激活的像素Px的区域中延伸。在此示出第一二极管201的第一集合D1和第二二极管202的第二集合D2。二极管20的集合D与生长衬底10的P-掺杂的上部部分12相对，即每个集合D与P-掺杂的上部部分12垂直。
在生长衬底10的前部面10s上，尤其在前部面10s的旨在形成发光像素的区域P处接触地沉积成核层23。尽管是可选的，该步骤是有利的，因为层23促进线21成核。成核层23可由氮化铝(AlN)、铝的氧化物(例如Al2O3)、镁的氮化物(MgxNy)、过渡金属的氮化物或碳化物或其它任何合适材料制成。成核层23的厚度可以大约为数纳米到数十或数百纳米。在该例子中，成核层23由电绝缘材料(例如AlN)制成。作为变型，如以下参照图3A所述，该材料可以是导电体。成核层23的形式可以是覆盖前部面10s的连续层，或彼此分离的多个成核凸块，其例如通过成核层23的传统光刻和蚀刻步骤来获得。
然后在成核层23上沉积介电层24，以形成允许从在成核层23上的局部开口开始局部地外延生长出线21。介电层24由电绝缘材料(例如硅氧化物(例如SiO2)或硅氮化物(例如Si3N4)、甚至硅的氮氧化物)制成。介电层24的厚度可以为5nm到800nm，例如等于大约30nm。
然后通过从成核层23开始的外延生长(例如通过金属有机化学气相沉积(MOCVD)的外延生长)产生均包括三维半导体元件21的发光二极管20。三维元件21在此是线，也称为第一掺杂部分，其从成核层23大致垂直于Z轴地延伸。每个二极管20还包括壳部22以及电极导电层25，该壳部22包括有源区域和第二掺杂部分，该电极导电层25与壳部22的第二掺杂部分接触。线21和一般性地发光二极管20可根据与申请WO2012/136665中所述的方法相同或相似的方法来形成，该申请视为构成本说明书的一部分。由此，通过外延生长产生线21，并且分别由有源区域和第二掺杂部分形成壳部22。
第二掺杂部分还可以包括位于与有源区域交界处的电子阻挡夹层(未示出)。电子阻挡层在此可由有利地P掺杂的III-N三元化合物(例如AlGaN或AlInN)形成。它允许提高有源区域中的辐射重组率。
然后沉积在此覆盖各集合D的所有发光二极管20的称为电极导电层25的导电层。电极层25适于借助于下文所述的第二导体凸块给二极管20施加相同的电极化数值。它由对由二极管20发射的光至少部分透明的材料(例如可能地掺杂(例如镓或铝)的ZnO或氧化铟锡(ITO))制成。它可具有大约为数纳米到数十或数百纳米、例如为5nm到500nm、优选地为10nm到100nm、例如等于大约50nm的厚度。
然后在电极导电层25上以不覆盖由二极管20的壳部22形成的发射表面的方式沉积称为上导电层26的导电层。它由一种或更多种选自铝、银、金、铜、钌或其它任何合适材料的导电材料制成，并具有例如为20nm到1500nm、优选地为400nm到800nm的厚度。导电层26允许减小电阻抗，由此改善电流在导电层25中的流通。
图2C示出沉积封装层31的步骤，然后是固定把手32的步骤(在此借助于胶合剂层(未示出))。封装层31覆盖所有二极管20，尤其是电极层25。它由此具有250nm到50μm的厚度。它由对于由二极管20发射的辐射至少部分透明的电绝缘材料(例如硅氧化物(例如SiO2)或铝的氧化物(例如Al2O3)、硅或铝的氮化物或其它合适的无机材料，或硅酮、环氧化物、丙烯酸类型的聚合物或其它合适的有机材料)制成。封装层31可包括适于将由二极管20发射的光的至少一部分转换成其它波长的光的发光体。
把手32可以是临时性的或永久性的。它可以由对于由二极管20发射的辐射至少部分透明的材料(例如玻璃或硼硅酸盐玻璃、派热克斯或蓝宝石)制成。可例如借助于可在温度下或紫外线辐射下交联的胶合剂来胶合、甚至通过分子键合来将把手32固定到封装层31。
图2D示出从后部面10i减薄生长衬底10以减小P+掺杂的下部部分11的厚度的步骤。在减薄后，P+掺杂的下部部分11的局部厚度保持非零，以使得P-掺杂的上部部分12保持其恒定的厚度eref。减薄可通过干或湿的化学蚀刻技术或通过磨削技术来实现。如前所述，由于例如由生长衬底10、多个封装的二极管20和把手32形成的堆叠的初始平行性缺陷和/或由于所使用的机械或化学减薄技术，减薄的生长衬底10可能会在XY平面中具有厚度不均匀性Δexy。而且，减薄的衬底10具有可在最大值emax与最小值emin之间局部地变化的厚度e1。
图2E示出通过相对于P-掺杂的上部部分12选择性地化学蚀刻来移除P+掺杂的下部部分11。化学蚀刻可以是湿的或干的，并在此通过使用选自一种或更多种强酸或弱酸(例如：氢氟酸(HF)、硝酸(HNO3)或者乙酸(CH3-CO-OH))的蚀刻剂在湿环境中进行。实际上，这样的蚀刻剂在由高度掺杂的硅制成的下部部分11与由低度掺杂的硅制成的上部部分12之间具有高蚀刻速度差。由此，P+掺杂的下部部分11的蚀刻速度至少是P-掺杂的上部部分12的50倍，甚至100倍，这体现于部分11、12之间一定的蚀刻选择性。在移除P+掺杂的下部部分11的步骤之后，减薄的衬底10仅包括P-掺杂的上部部分12，其厚度eref在XY平面中是恒定的。由此，已大致移除生长衬底10的与初始平整度缺陷和/或机械或化学减薄步骤相关的厚度不均匀性。
图2F示出通过在该例子中相对于成核层23选择性的湿的或干的化学蚀刻来移除P-掺杂的上部部分12。化学蚀刻在此是湿蚀刻，蚀刻剂可选自酸或碱，其可以是例如四甲基氢氧化铵(TMAH)或氢氧化钾(KOH)。P-掺杂的上部部分12在该例子中被完全移除。由此使得成核层23的下表面被空出，即它不覆有材料，更确切地说，不再与生长衬底10的材料接触。
在该例子中，成核层23的材料是绝缘的。而且，还进行在XY平面中完全地或者在XY平面中以局部的方式(例如在二极管20的集合D的区域)部分地移除成核层23。在该例子中，成核层23被完全移除，在此通过相对于线21的材料和介电层24的材料选择性的湿的或干的化学蚀刻。由此使得二极管20的下部面20i空出，该下部面在此由线21的下表面形成。二极管20的下部面是二极管20的与线21电接触的那个面。它可对应于线21的下表面或由导体或半导体材料制成的从其开始外延生长出线的成核层的下表面。
图2G示出形成多个第一导体凸块41，每个导体凸块41沉积为与不同的二极管20集合D相对，并与所考虑的集合D的二极管20的下部面20i接触。每个导体凸块41由选择为确保与二极管20的下部面20s欧姆接触的一种或更多种导体材料(例如在由GaN制成的线的情况下，Ti/Al/Ni/Au类型的堆叠或其它任何合适的材料)制成，并具有例如为1μm到10μm、例如为大约5μm的厚度。第二导体凸块42位于二极管20的集合D的边缘处，并穿过产生于介电层24中的通孔与电极层25接触。
由此，由于生长衬底10中引入的厚度不均匀性Δexy在P+掺杂的下部部分11的选择性化学蚀刻期间被移除了，允许获得由P-掺杂的上部部分12形成的具有恒定厚度eref的残余生长层，所以获得结构在制造过程期间得到保护的光电设备1。
此外，由于生长衬底10被完全移除，光电设备1在此具有减小的热阻，这改善设备1在运作时产生的热量的排出。而且，在该例子中，光电设备1具有主要由与透明把手32的厚度相关联的封装层31的厚度确保的机械强度。作为变型，把手可以是临时性的，并可以在制造过程之后的步骤中被移除。光电设备1的机械强度则可主要由封装层31的厚度、优选地由杂交(hybridized)到光电设备的控制芯片确保。
各个导体凸块41、42的布置允许将光电设备1固定到适于使得二极管20的各集合D彼此独立地极化的控制芯片(未示出)。导体凸块41、42与控制芯片之间的固定可借助于由可熔材料(例如铟、SnAg)制成的珠子、通过铜或金凸块、甚至通过铜/铜类型的分子键合或通过其它任何杂交技术来实现。
图3A示出图2G示出的光电设备1的一种变型，其主要的不同之处在于移除了把手32，并在于在二极管20的每个集合D处保留来自成核层的成核部分23，成核材料则是导体或半导体。在该变型中，成核材料同时适于促进线21的成核和允许将载流子注入线21。成核材料可包括过渡金属。它可选自钛、钒、铬、锆、铌、钼、铪、钽、钨，或过渡金属(例如钛、锆、铪、钒、铌、钽、铬、钼、钽)的氮化物或碳化物，或这些化合物的组合。过渡金属以及其的氮化物和碳化物具有允许线成核并且电导率接近金属电导率的优点。
优选地，每个成核部分23可具有与在2016年6月28日提交的申请FR16/56008中所述的相同或相似的结构，该申请视为构成本说明书的一部分。由此，成核部分23可包括从晶体材料制成的下子层外延生长的由包含过渡金属的材料制成的上子层，该下子层则从例如生长衬底10的表面开始外延生长。
图3B是图2G或图3A示出的光电设备1的俯视图。二极管20的每个集合D形成光电设备1的像素Px。二极管20的集合D在XY平面中通过第一导体凸块41的不彼此电接触的夹边2(呈虚线)彼此分离。光电设备1包括相对于二极管20的集合D的侧边3，第二导体凸块42位于该侧边处。
图3C示出图3A示出的光电设备1的一种变型，其主要的不同之处在于，第二导体凸块42靠在导电层26的上部面26s上，由此与电极层25电接触。作为变型，导电层26可以不在该区域中延伸到电极层25上，以使得第二导体凸块42与电极层25直接接触。
图4A至4C示出根据第二实施例的用于制造光电设备1的方法的某些步骤。该制造方法与参照图2A至2G所述的制造方法的不同之处主要在于，该制造方法包括通过对生长衬底10的P-掺杂的上部部分12的部分进行局部蚀刻来形成保持侧壁15。保持侧壁15尤其允许增强光电设备1的机械强度，同时允许二极管20的像素化，并也可以包括电子功能。
根据该实施例的方法的初始步骤与参照图2A至2E所述的相同，不再说明。
图4A示出在如上文参照图2E所述的通过相对于P-掺杂的上部部分12的选择性化学蚀刻来移除P+掺杂的下部部分11的步骤之后获得的光电设备1。由此，去除了生长衬底10在预先减薄步骤之后的可能的厚度不均匀性Δexy，这允许降低光电设备1结构性损伤的风险。
图4B示出通过P-掺杂的上部部分12的称为中央部分13的部分的局部化学蚀刻以保留然后形成保持侧壁15的称为侧部部分14的部分来形成保持侧壁15的步骤。
被移除的每个中央部分13初始地与二极管20的集合D相对，即所考虑的集合D的每个二极管20与中央部分13垂直。中央部分13彼此分离，通过侧部部分14两两分离。而且，要理解的是，侧部部分14位于二极管20的两个相邻集合D之间，即与限定两个邻接集合D的夹边2相对。
通过传统的光刻和化学蚀刻形成中央部分13的区域的步骤来移除中央部分13。这些区域具有与P-掺杂的上部部分12相同的掺杂水平。其通过可能地相对于成核层23(如图4B所示)或相对于线21和介电层24选择性的例如在碱性环境(例如KOH或TMAH)中的湿蚀刻或通过等离子干蚀刻(RIE、ICP等)来蚀刻。
没有被蚀刻的侧部部分14则形成保持侧壁15，其平均高度大致等于P掺杂的侧部部分14的初始厚度eref。由此，侧部部分14的厚度优选地为0.5μm到20μm，保持侧壁15具有大致等于该初始厚度的高度。侧壁15优选地形成环绕二极管20的每个集合D的例如呈蜂窝形式的连续网格，其中网格的每个通孔对应于光电设备1的像素Px。
在该例子中，成核层23由电绝缘材料制成，对成核层23进行局部蚀刻以空出二极管20的与线21电接触的下部面20i。
图4C示出形成第一导体凸块41，每个第一导体凸块41沉积为与二极管20的不同集合D相对。第一导体凸块41在XY平面中通过保持侧壁15两两分离。在该例子中设置形成位于光电设备1的侧边3上的第二导体凸块42，其通过形成在介电层24中的通孔与电极层25接触。
保持侧壁15可以功能化并由此包括连接到二极管20的所有或部分集合D的有源或无源电子电路。电子电路可由此例如通过包括齐纳二极管而形成ESD保护，甚至具有控制或监控二极管集合D极化电路的电子功能。在齐纳二极管之外，肖特基二极管或MOS类型的晶体管尤其可位于保持侧壁15中。
由此，根据该第二实施例的该方法允许通过消除由于初始平整度缺陷、甚至由于所使用的减薄技术而在生长衬底10中引入的厚度不均匀性Δexy来限制光电设备1的结构性损伤。由此获得由上部部分12形成的具有恒定厚度eref的残余层。它还允许产生允许增强光电设备1的机械强度的保持侧壁15。而且，由于侧壁具有从一个侧壁15到另一个侧壁大致相同的平均高度，机械应力的空间分布本身在光电设备1内是大致均匀的，则允许限制应力集中区域并由此还改善光电设备1的机械强度。而且，该方法允许获得连续网格，其由保持侧壁限定的通孔位于二极管20的集合D处，这通过经由通孔形成第一导体凸块41来允许二极管20的像素化。
图5A至5F示出根据第三实施例的用于制造光电设备1的方法的步骤。该制造方法与参照图4A至4C所述的制造方法的不同之处主要在于，通过P-掺杂的上部部分12的局部掺杂以获得位于P-掺杂的上部部分12中的P+掺杂箱部13，在提供生长衬底10的步骤期间预先形成中央部分13。
图5A和5B示出提供由根据相同导电性类型(在此为P型)掺杂的半导体材料、优选地为晶体硅制成的生长衬底10。参照图5A，在衬底10中形成称为P+掺杂的下部部分11和称为P-掺杂的上部部分12。该步骤与参照图2A所述的步骤相似或相同，不再说明。P-掺杂的上部部分12具有在XY平面中恒定的厚度eref。
参照图5B，然后在P-掺杂的上部部分12中产生称为中央部分13的部分和称为侧部部分14的部分。中央部分13通过P-掺杂的上部部分12的局部掺杂、即通过在上部部分12中通过局部地加入掺杂物、通过离子注入或热扩散以获得根据第一导电性类型(在此为P型)以大致等于或甚至高于第一掺杂水平的掺杂水平掺杂的分离的部分13来产生。由此，像下部部分11一样，中央部分13称为是P+型掺杂的。P+掺杂的中央部分13的厚度e13严格小于P-下部部分的厚度eref，以使得每个P+中央部分通过沿着Z轴的掺杂水平的空间不连续性而与P+掺杂的下部部分11分离。
侧部部分14对应于P-掺杂的上部部分12的掺杂水平没有被改变的区域。其因此具有等于第二掺杂水平的掺杂水平，并称为是P-型掺杂的。侧部部分的厚度大致恒定，等于上部部分的厚度eref。侧部部分14彼此接触，以实现掺杂水平在XY平面中的环绕每个中央部分13的空间连续性。
图5C示出在生长衬底10的前部面10s上形成二极管20的多个分离集合D。该步骤与参照图2B所述的步骤相同或相似，不再详细说明。二极管20的每个集合D与P+掺杂的中央部分13相对，P-掺杂的侧部部分14与分离两个邻接集合D的夹边2相对。
然后沉积封装所有二极管20的封装层31，然后固定把手32。该步骤与参照图2C所述的步骤相同或相似，不再详细说明。
图5D然后示出从后部面10i通过湿或干的化学蚀刻或通过磨削来减薄生长衬底10以减小P+掺杂的下部部分11的厚度的第一减薄阶段。像在上文中参照图2D所述的那样，P+掺杂的下部部分11没有在其整个厚度上被移除，使减薄的衬底10在xy平面上具有非零厚度e1，该厚度大于p-掺杂的上部部分12的厚度eref。然而，由于初始平行性缺陷或者甚至由于所使用的机械或化学减薄技术，减薄的衬底10现在容易具有厚度不均匀性Δexy。因此，减薄的衬底10具有可在最大值emax与最小值emin之间局部变化的非零厚度e1。
图5E示出通过相对于P-掺杂的侧部部分选择性的化学蚀刻来移除P+掺杂的下部部分11。像在上文中所述的那样，化学蚀刻可以是湿的或干的，并在此通过使用选自一种或更多种强酸和/或一种或更多种弱酸的蚀刻剂在湿的环境中实现。由于该蚀刻剂在P+掺杂的下部部分11与P-掺杂的上部部分12之间具有高蚀刻速度差，例如为50的比值、甚至100的比值，仅移除P+掺杂的下部部分11，没有移除P-掺杂的上部部分12。而且，由于在P+掺杂的下部部分11与P+掺杂的中央部分13之间存在沿着Z轴的掺杂水平空间不连续性，P+掺杂的中央部分13不被蚀刻。在该步骤结束时，被减薄的生长衬底10具有在XY平面中的严格大于P+掺杂的中央部分13的厚度e13的恒定厚度eref。
图5F示出减薄生长衬底10的第二减薄阶段，其允许衬底10的后部面10i在P+掺杂的中央部分13上开口。该减薄阶段可通过湿的或干的非选择性化学蚀刻技术或通过磨削技术来实现。由于P+掺杂的中央部分13的厚度e13与P-掺杂的上部部分12的厚度eref之差小，例如大约为一微米到数微米，例如为大约1μm，该第二减薄阶段不会在被减薄的生长衬底10中引入显著的厚度不均匀性Δexy。
图5G示出通过相对于P-掺杂的侧部部分14和在此相对于成核层23选择性的化学蚀刻来移除P+掺杂的中央部分13。蚀刻剂可以与参照图5E所使用的相同或相似。而且，P+掺杂的中央部分13在其整个厚度上被蚀刻，以空出成核层23的下表面。由此获得与前述的相同或相似的保持侧壁15。
制造方法的随后步骤与参照图4B和4C所述的步骤相同或相似，不再说明。
由此，像根据第一和第二实施例的制造方法那样，在通过获得允许限制厚度不均匀性Δexy的被减薄的生长衬底10而限制光电设备1的结构性损伤以外，根据该第三方式的方法还允许通过对P+掺杂的中央部分13的选择性化学蚀刻形成保持侧壁15。
图6A和6B示出图4C示出的光电设备1的两种变型。图6A所示的变型的不同之处主要在于已移除把手32，并在于保留来自成核层的成核部分23，成核材料是导体或半导体。如在上文中参照图3A所述，成核材料可包含过渡金属，并且成核部分可具有与在申请FR16/56008中所述的结构相同或相似的结构。此外，图6B所示的变型与图6A的光电设备1的不同之处主要在于，第二导体凸块42靠在导电层26上，由此与电极层25电接触。
说明了具体实施例。不同的变型和改动对于本领域技术人员会是明显的。
由此，描述了通过制造方法获得的具有发光二极管20的光电设备1的不同例子，光电设备1有利地形成显示屏或图像投影仪。然而，本发明也适用于适于接收和检测入射光并将其转换成电信号的光电二极管20的领域。
描述了线型的二极管20，但本发明也适用于呈沿着Z轴的高度与其在XY平面的横向尺寸是相同量级的三维凸块形式的三维半导体元件，以及可能地截锥形的金字塔形式的三维元件。本发明也适用于具有台面结构的二极管。“台面结构”指的是由形成PN结的在蚀刻步骤之后凸出地位于生长衬底上方的半导体部分的堆叠形成的结构。
还描述了由P型掺杂的半导体材料制成的生长衬底，但本发明也适用于N型掺杂的半导体材料，例如硅。在该情况下，下部部分11是N+型掺杂的，上部部分12是N-型掺杂的。在所述制造方法的第三实施例的情况下，中央部分13可以是N+型掺杂的。

Claims (15)

1.一种用于制造光电设备(1)的方法，其包括以下步骤：
a)提供由半导体材料制成的称为生长衬底的衬底(10)，该衬底包括彼此相反的前部面(10s)和后部面(10i)；
b)在所述前部面(10s)上形成多个二极管(20)，每个二极管(20)包括靠在衬底(10)上的下部面(20i)；
c)从所述后部面(10i)移除衬底(10)的至少一部分(12；13)，以空出二极管(20)中的至少一部分的下部面(20i)，被移除的部分(12；13)初始地与二极管(20)的所述至少一部分相对；
其特征在于：
-步骤a)包括产生衬底(10)的均与二极管(20)相对地延伸的下部部分和上部部分，所述下部部分(11)和所述上部部分(12)根据同一导电性类型被掺杂，所述下部部分(11)具有第一掺杂水平，所述上部部分(12)具有低于第一掺杂水平的第二掺杂水平并且以均匀厚度(eref)从所述前部面(10s)延伸到所述下部部分(11)；
-步骤c)包括通过相对于所述上部部分(12)的选择性化学蚀刻来移除所述下部部分(11)。
2.如权利要求1所述的方法，其中，所述步骤c)还包括通过化学蚀刻在平行于所述前部面(10s)的平面中完全或部分移除衬底(10)的上部部分(12)，以空出二极管(20)的下部面(20i)。
3.如权利要求1所述的方法，其中，每个二极管包括参与形成二极管(20)的PN结的半导体元件(21)，每个二极管(20)的下部面(20i)与所述半导体元件(21)电接触，所述方法包括形成与二极管(20)的所述至少一部分的下部面(20i)接触的至少一个第一导体凸块(41)的步骤d)。
4.如权利要求3所述的方法，其中：
-在步骤b)中，所述二极管(20)空间地分布成多个分离的二极管(20)集合(D)，每个集合(D)旨在形成光电设备(1)的像素(Px)；
-在步骤d)中，形成多个分离的第一导体凸块(41)，每个第一导体凸块(41)与同一集合(D)的二极管(20)的下部面(20i)接触。
5.如权利要求4所述的方法，其中：
-所述上部部分(12)包括在平行于所述前部面(10s)的平面中通过称为侧部部分(14)的部分而彼此分离的称为中央部分(13)的部分，每个中央部分(13)与二极管(20)集合(D)相对，并且所述侧部部分(14)位于相邻两个中央部分(13)之间；以及
-步骤c)包括在平行于所述前部面(10s)的平面中部分移除所述上部部分(12)，以移除所述中央部分(13)并保留所述侧部部分(14)，所述侧部部分由此形成保持侧壁(15)。
6.如权利要求5所述的方法，其中，在步骤c)中，所述中央部分(13)通过湿或干蚀刻来蚀刻。
7.如权利要求5所述的方法，其中：
-步骤a)包括通过所述上部部分(12)的局部掺杂来产生所述中央部分(13)，以使得所述中央部分(13)具有等于或高于第一掺杂水平的掺杂水平，并使得所述侧部部分(14)具有第二掺杂水平，每个中央部分(13)通过所述侧部部分(14)之一与相邻中央部分(13)分离，并且每个中央部分(13)的厚度(e13)小于所述上部部分(12)的厚度(eref)；
-在移除所述下部部分(11)之后，步骤c)包括减薄衬底(10)的步骤，使得所述后部面(10i)在所述中央部分(13)上开口，然后通过相对于所述侧部部分(14)的选择性化学蚀刻来移除所述中央部分(13)，以空出二极管(20)集合(D)的下部面(20i)，所述侧部部分(14)由此形成保持侧壁(15)。
8.如权利要求5所述的方法，所述上部部分(12)的所述厚度(eref)为0.5μm到20μm，使得在步骤c)结束时，所述保持侧壁(15)的高度为0.5μm到20μm。
9.如权利要求4所述的方法，其中：
-步骤b)包括从由电绝缘材料制成的成核层(23)开始外延生长出半导体元件(21)；
-步骤c)还包括移除成核层(23)的部分，使得在步骤d)结束时，第一导体凸块(41)与形成二极管(20)的下部面(20i)的半导体元件(21)的下表面(21i)接触。
10.如权利要求4所述的方法，其中：
-步骤b)包括从由导体或半导体材料制成的成核层(23)开始外延生长出半导体元件(21)，第一导体凸块(41)在步骤d)结束时与形成二极管(20)的下部面(20i)的成核层(23)的下表面接触。
11.如权利要求1所述的方法，其中步骤b)包括沉积覆盖所有二极管(20)的至少部分透明的导电电极层(25)，其中，第二导体凸块(42)与电极层(25)电接触。
12.如权利要求11所述的方法，其中所述第二导体凸块(42)位于电极层(25)的朝向所述下部面(20i)的称为下表面的表面一侧，或位于电极层(25)的与所述下表面相反的称为上表面的表面一侧。
13.如权利要求1所述的方法，其中步骤b)包括在生长衬底(10)的前部面(10s)上或成核层(23)上沉积介电层(24)，一个或更多个第一导体凸块(41)与二极管(20)的下部面(20i)接触，并通过介电层(24)与电极层(25)电绝缘。
14.如权利要求1所述的方法，其中每个二极管(20)包括三维半导体元件(21)。
15.如权利要求1所述的方法，其中所述衬底(10)的半导体材料是根据P型或N型导电性掺杂的硅。
CN201780080471.XA 2016-12-27 2017-12-22 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法 Active CN110168751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1663409 2016-12-27
FR1663409A FR3061357B1 (fr) 2016-12-27 2016-12-27 Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
PCT/FR2017/053817 WO2018122517A1 (fr) 2016-12-27 2017-12-22 Procede de realisation d'un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance

Publications (2)

Publication Number Publication Date
CN110168751A CN110168751A (zh) 2019-08-23
CN110168751B true CN110168751B (zh) 2022-09-20

Family

ID=58358687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780080471.XA Active CN110168751B (zh) 2016-12-27 2017-12-22 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法

Country Status (7)

Country Link
US (1) US10797200B2 (zh)
EP (1) EP3563426B1 (zh)
JP (1) JP7256124B2 (zh)
KR (1) KR102397226B1 (zh)
CN (1) CN110168751B (zh)
FR (1) FR3061357B1 (zh)
WO (1) WO2018122517A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061357B1 (fr) 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265157A (ja) * 1990-03-15 1991-11-26 Seiko Instr Inc 半導体基板の製造方法
JPH08148659A (ja) * 1994-11-24 1996-06-07 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JP2001053257A (ja) * 1999-08-10 2001-02-23 Sony Corp 張り合わせｓｏｉ基板の作製方法
WO2011048318A1 (fr) * 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
JP2015199650A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、ｌｅｄ素子、および、ｌｅｄ素子の製造方法
CN105593999A (zh) * 2013-09-30 2016-05-18 原子能与替代能源委员会 用于制造具有发光二极管的光电子器件的方法
WO2016108021A1 (fr) * 2014-12-30 2016-07-07 Aledia Dispositif optoélectronique a diodes électroluminescentes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005065144A2 (en) * 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Planarization method of manufacturing a superjunction device
US8653550B2 (en) * 2010-12-17 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Inverted light emitting diode having plasmonically enhanced emission
DE102011013821B4 (de) * 2011-03-14 2024-05-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
FR2979481B1 (fr) * 2011-08-25 2016-07-01 Commissariat Energie Atomique Procede de realisation d'un circuit integre tridimensionnel
FR2985989B1 (fr) * 2012-01-23 2017-03-03 Commissariat Energie Atomique Procede d'isolation de nanofils ou de microfils
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR3005785B1 (fr) * 2013-05-14 2016-11-25 Aledia Dispositif optoelectronique et son procede de fabrication
DE102013105035A1 (de) * 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US10249786B2 (en) * 2016-11-29 2019-04-02 Palo Alto Research Center Incorporated Thin film and substrate-removed group III-nitride based devices and method
FR3061357B1 (fr) 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265157A (ja) * 1990-03-15 1991-11-26 Seiko Instr Inc 半導体基板の製造方法
JPH08148659A (ja) * 1994-11-24 1996-06-07 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JP2001053257A (ja) * 1999-08-10 2001-02-23 Sony Corp 張り合わせｓｏｉ基板の作製方法
WO2011048318A1 (fr) * 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
CN105593999A (zh) * 2013-09-30 2016-05-18 原子能与替代能源委员会 用于制造具有发光二极管的光电子器件的方法
JP2015199650A (ja) * 2014-03-31 2015-11-12 日本碍子株式会社 １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、ｌｅｄ素子、および、ｌｅｄ素子の製造方法
WO2016108021A1 (fr) * 2014-12-30 2016-07-07 Aledia Dispositif optoélectronique a diodes électroluminescentes

Also Published As

Publication number Publication date
US10797200B2 (en) 2020-10-06
JP2020515040A (ja) 2020-05-21
WO2018122517A1 (fr) 2018-07-05
KR102397226B1 (ko) 2022-05-11
KR20190099052A (ko) 2019-08-23
EP3563426A1 (fr) 2019-11-06
EP3563426B1 (fr) 2020-11-18
CN110168751A (zh) 2019-08-23
US20190348566A1 (en) 2019-11-14
JP7256124B2 (ja) 2023-04-11
FR3061357A1 (fr) 2018-06-29
FR3061357B1 (fr) 2019-05-24

Similar Documents

Publication Publication Date Title
US9419183B2 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
JP5952922B2 (ja) オプトエレクトロニクス半導体チップ
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
JP6219506B2 (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
US10403787B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures in an axial configuration
WO2011160051A2 (en) Nanowire led structure and method for manufacturing the same
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
CN110168751B (zh) 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法
KR101113692B1 (ko) 태양전지 제조방법 및 이에 의하여 제조된 태양전지
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
CN115989590A (zh) 用于直视型显示器的次像素发光二极管及其制造方法
JP5201229B2 (ja) 半導体素子の製造方法
WO2023275161A1 (en) Optoelectronic semiconductor device, array of optoelectronic semiconductor devices and method of manufacturing an optoelectronic semiconductor device
CN113497157A (zh) 堆叠状的高阻断的InGaAs半导体功率二极管
JP2011233565A (ja) 光結合装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant