CN110168643B - 经由交叉连接的共享存储体资源的同时的存储器存储体访问 - Google Patents

经由交叉连接的共享存储体资源的同时的存储器存储体访问 Download PDF

Info

Publication number
CN110168643B
CN110168643B CN201780082273.7A CN201780082273A CN110168643B CN 110168643 B CN110168643 B CN 110168643B CN 201780082273 A CN201780082273 A CN 201780082273A CN 110168643 B CN110168643 B CN 110168643B
Authority
CN
China
Prior art keywords
bank
row
memory
array
row operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780082273.7A
Other languages
English (en)
Other versions
CN110168643A (zh
Inventor
Y·李
D·全
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110168643A publication Critical patent/CN110168643A/zh
Application granted granted Critical
Publication of CN110168643B publication Critical patent/CN110168643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

公开了用于提供同时的存储器存储体访问的系统、方法和计算机程序。一个实施例是一种存储器设备，其包括第一存储体、第二存储体、第一存储体资源和第二存储体资源。第一存储体具有用于访问在第一存储器单元阵列中的第一行集合的第一位线集合。第二存储体具有用于访问在第二存储器单元阵列中的第二行集合的第二位线集合。第一存储体资源和第二存储体资源经由交叉连接开关来选择性地连接到第一位线集合或第二位线集合。

Description

经由交叉连接的共享存储体资源的同时的存储器存储体访问
技术领域
便携式计算设备(例如，蜂窝电话、智能电话、平板型计算机、便携式数字助理(PDA)、便携式游戏控制台、可穿戴设备和其它电池供电的设备)和其它计算设备持续提供一批不断扩展的特征和服务，并且向用户提供对信息、资源和通信的前所未有的水平的接入。为了跟上这些服务增强，这些设备变得更强大且更复杂。现在，便携式计算设备通常包括片上系统(SoC)，SoC包括嵌入在单个衬底上的多个存储器客户端(例如，一个或多个中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器等)。存储器客户端可以从动态随机存取存储器(DRAM)存储器系统中读取数据，并且在其中存储数据，DRAM存储器系统经由双倍数据速率(DDR)总线电耦合到SOC。
DRAM存储器系统通常被组织成多个存储体。每个存储体可以具有用于访问存储在存储体的存储器单元阵列中的数据的专用存储体资源(例如，读出放大器(senseamplifier)、行缓冲器等)。专用资源为存储体操作(例如，刷新、读取、写入等)服务。具有专用存储体资源的现有多存储体存储器单元阵列不是能量高效的。例如，当专用存储体资源用于刷新存储体的存储器单元阵列中的行时，需要将打开的页面中的数据存储回存储器单元，并且然后在刷新操作完成之后将其取回到行缓冲器中。此外，当读/写请求不是均匀地跨存储体分布时，一个存储体中的资源可能是相对空闲的，同时另一个存储体中的资源可能是超负荷的。
因此，需要用于高效地使用存储器设备上的存储体资源来改善存储器性能和功率的改进的系统和方法。
发明内容
公开了用于提供同时的存储器存储体访问的系统、方法和计算机程序。一个实施例是包括第一存储体、第二存储体、第一存储体资源和第二存储体资源的存储器设备。第一存储体具有用于访问在第一存储器单元阵列中的第一行集合的第一位线集合。第二存储体具有用于访问在第二存储器单元阵列中的第二行集合的第二位线集合。第一存储体资源和第二存储体资源经由交叉连接开关来选择性地连接到第一位线集合或第二位线集合。
另一实施例是一种用于在多存储体存储器阵列中提供同时的存储器存储体访问的方法。该方法包括接收对于对多存储体阵列中的第一存储体进行第一行操作和第二行操作的同时请求。在推迟第二行操作的同时，通过将交叉连接开关配置为将第一共享存储体资源连接到与第一存储体相关联的多个位线以访问存储器单元阵列，来执行对第一存储体的第一行操作。在完成第一行操作之后，通过将交叉连接开关配置为将第二共享存储体资源连接到与第一存储体相关联的多个位线，来执行对第一存储体的第二行操作。
附图说明
在附图中，除非另外指示，否则在各个视图中，相似的附图标记指代相似的部分。对于具有诸如“102A”或“102B”的字母字符命名的附图标记，字母字符命名可以区分出现在同一附图中的两个相似的部分或元素。当旨在使附图标记涵盖在所有附图中具有相同附图标记的所有部分时，可以省略附图标记的字母字符命名。
图1是用于提供同时的存储器存储体访问的多存储体存储器单元阵列的实施例的框图。
图2是示出两个共享的读出放大器到两个存储器存储体的交叉连接的实施例的电路图。
图3示出了图2的交叉连接，其中，用于存储体1的共享读出放大器连接到存储体0。
图4是用于提供同时的存储器存储体访问的多存储体存储器单元阵列的另一实施例的框图。
图5是合并有图1和图4的多存储体存储器单元阵列的计算机系统的框图。
图6是示出用于经由图1-图4的交叉连接架构来提供同时的存储器存储体访问的方法的实施例的流程图。
图7是与用于提供同时的存储器存储体访问的示例性方法相关联的时序图700。
图8是示出用于提供与同时的行和刷新操作相关联的存储器存储体访问的方法的示例性实施例的组合流程/框图。
图9是合并有图1-图4的交叉连接架构的用于提供行篡改保护的系统的框图。
图10示出了用于经由图9的系统来实现行篡改保护的各种示例性表。
图11是示出用于在多存储体存储器单元阵列中提供行篡改保护的方法的实施例的流程图。
图12是用于合并有图1-图11的多存储体交叉连接架构的便携式计算设备的实施例的框图。
具体实施方式
本文使用的词语“示例性”意味着“作为示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为优选于其它方面或者比其它方面有优势。
在本描述中，术语“应用”还可以包括具有可执行内容(诸如：对象代码、脚本、字节代码、标记语言文件以及补丁)的文件。另外，本文中所提及的“应用”还可以包括本质上不可执行的文件，诸如可能需要被打开的文档或需要被访问的其它数据文件。
术语“内容”还可以包括具有可执行内容(诸如：对象代码、脚本、字节代码、标记语言文件以及补丁)的文件。另外，本文中所提及的“内容”还可以包括本质上不可执行的文件，诸如可能需要被打开的文档或需要被访问的其它数据文件。
如在本描述中使用的，术语“组件”、“数据库”、“模块”、“系统”等等旨在指代与计算机相关的实体(硬件、固件、硬件和软件的组合、软件、执行中的软件)。例如，组件可以是但不限于是：在处理器上运行的过程、处理器、对象、可执行文件、执行的线程、程序和/或计算机。通过说明的方式，在计算设备运行上的应用和计算设备两者都可以是组件。一个或多个组件可以存在于过程和/或执行的线程中，并且组件可以位于一台计算机中和/或分布在两台或更多计算机之间。此外，这些组件可以从其上存储有各种数据结构的各种计算机可读介质中执行。组件可以诸如根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统中的另一个组件进行交互的一个组件的数据，和/或来自跨越诸如互联网的网络通过信号的方式与其它系统进行交互的一个组件的数据)的信号，通过本地和/或远程进程的方式进行通信。
在本描述中，术语“通信设备”、“无线设备”、“无线电话”、“无线通信设备”和“无线手机”可互换地使用。随着第三代(“3G”)无线技术和第四代(“4G”)的到来，更大的带宽可用性使具有更加多样的无线能力的更多便携计算设备成为可能。因此，便携式计算设备可以包括蜂窝电话、寻呼机、PDA、智能电话、导航设备、可穿戴设备(例如，智能手表)、具有无线连接或链路的手持计算机、或者任何其它电池供电的计算设备。
图1示出了包括多存储体存储器阵列架构的存储器设备100的实施例，该架构用于经由交叉连接的共享存储体资源来提供同时的存储器存储体访问。存储器设备100可以在包括以下各项的任何计算设备中实现：个人计算机、工作站、服务器或便携式计算设备(PCD)(例如，蜂窝电话、智能电话、便携式数字助理(PDA)、便携式游戏控制台、导航设备、平板计算机、可穿戴设备(例如，智能手表)或其它电池供电的便携式设备)。存储器设备100可以支持各种类型的存储器，其包括例如易失性存储器，诸如动态随机存取存储器(DRAM)。
如图1中所示，存储器设备100包括形成多存储体存储器单元阵列的多个存储体102。虽然图1示出了一对存储体102a(存储体0)和102b(存储体1)，但是应当明白的是，任何数量的存储体可以用于存储器单元阵列。还应当明白的是，存储体102a和102b可以表示存储器单元阵列的一部分(即，子阵列)，其中，另外的存储体102形成包括存储器单元阵列的其它子阵列。每个存储体102具有专用存储体资源集合(例如，读出放大器106、行缓冲器108和列解码器110)，其为对应存储体的操作服务。在图1的例子中，第一存储体102a(存储体0)具有专用读出放大器106a、行缓冲器108a和列解码器110a，并且第二存储体102b(存储体1)具有专用读出放大器106b、行缓冲器108b和列解码器110b。由存储体102a和102b形成的存储器单元阵列(或子阵列)包括按行(字线w0-wn)和列(位线b0-bn)布置的多个存储器单元元件。每个存储器单元具有由位线b0-bn和字线w0-2n的交叉点定义的唯一位置或地址。
行解码器104连接到字线w0-wn以确定存储器单元的与存储体操作(例如，读取、写入、刷新等)相关联的特定行。例如，为了执行对存储体102a中的行的读取，行解码器104可以激活字线w1，其在位线b0-bn和字线w1的交叉点处连接存储器单元。为了读取存储在存储器单元的行中的数据，通过将读出放大器106a连接到位线b0-bn来“打开”该行。打开的行中的存储器单元由读出放大器106a感测，并且读出放大器106a将数据输出到行缓冲器。列解码器110a用于将数据输出到外部数据总线。
如上所述，使用专用资源进行存储体操作的现有系统遭受能量低效。例如，当专用存储体资源用于刷新存储体的存储器单元阵列中的行时，需要将打开的页面中的数据存储回存储器单元，并且然后在刷新操作完成之后取回到行缓冲器中。此过程会导致增加的延迟和功耗。此外，当读/写请求不是均匀地分布在存储体之间时，一个存储体中的资源可能是相对空闲的，而另一个存储体中的资源可能是超负荷的。
为了解决这些缺陷和其它缺陷，图1中的存储器设备100被配置为通过将两个专用存储体资源集合交叉连接到每个存储体来提供同时的存储器存储体访问。图1示出了交叉连接机制的实施例，其中读出放大器106a(存储体0)和读出放大器106b(存储体1)交叉连接到存储体102a和102b中的每一者。应当明白的是，交叉连接机制可以以各种方式来实现，以使得存储体仲裁器112能够在执行对特定存储体中的行的存储体操作(例如，行打开、关闭、刷新等)期间将读出放大器106a和106b选择性地连接到存储体102a和102b中的任一者。在图1中所示的实施例中，存储体102a的位线b0-bn中的每个位线交叉连接到存储体102b的对应位线b0-bn。位线b0(存储体0)经由通过迹线120连接的开关134和136，交叉连接到位线b0(存储体1)。位线b1(存储体0)经由通过迹线118连接的开关130和132，交叉连接到位线b1(存储体1)。位线b2(存储体0)经由通过迹线116连接的开关126和128，交叉连接到位线b2(存储体1)。位线bn(存储体0)经由通过迹线114连接的开关122和124，交叉连接到位线bn(存储体1)。
开关122、124、126、128、130、132、134和136中的每一者可以由存储体仲裁器112控制，以将读出放大器106a和106b选择性地连接到对应于存储体102a或102b的位线b0-bn。图2和3更详细地示出了单个位线b0(存储体0)到位线b0(存储体1)的交叉连接。图2示出了在默认模式下的开关134和136，在该默认模式下，专用读出放大器106a和106b分别连接到存储体102a和102b。如下文更详细地描述的，可以通过由存储体仲裁器112分别经由连接202和204向开关134和136发送存储体选择信号，来启用交叉连接机制。在图3中，存储体仲裁器112已经确定读出放大器106b(存储体1)应当交叉连接到存储体102a。响应于来自存储体仲裁器112的存储体选择信号，开关134将位线b0(存储体0)连接到迹线120，并且开关136将位线b0(存储体1)连接到迹线120。以这种方式，读出放大器106b现在连接到存储体0而不是存储体1。
以这种方式，存储体仲裁器112和交叉连接机制可以有利地在存储器设备100中提供同时的存储器存储体访问。例如，当对同一存储体的两个行操作冲突时，存储体仲裁器112可以被配置为经由交叉连接机制将行操作进行排序或串行化。可以通过将专用读出放大器106a连接到存储体0的位线b0-bn，来执行对存储体102a的第一行操作(图2)。随后可以通过将另一个专用读出放大器106b连接到存储体0的位线b0-bn，来执行第二行操作(图3)。应当明白的是，对存储体0的所请求的第一和第二行操作可以是例如与读或写请求相关联的行刷新或者行激活。
应当明白的是，存储体102a和102b可以以各种配置来物理地设置在存储器设备100中。在一个实施例中，存储体102a和102b物理地设置在同一平面中。在其它实施例中，存储体102a和102b(以及它们对应的存储体资源)可以以堆叠布置来物理地设置在存储器设备100中。例如，存储体102a、读出放大器106a、行缓冲器108a和列解码器110a可以占用第一平面。存储体102b、读出放大器106b、行缓冲器108b和列解码器110b可以占用第二平面，其中交叉连接机制在位线b0-bn之间提供平面到平面连接。在一个实施例中，第一和第二平面可以以三维的、其中一个在另一个之上的堆叠布置来物理地设置。还应当明白的是，交叉连接机制可以用于将专用存储体资源中的任何存储体资源选择性地连接到存储体102a和102b。图4示出了存储器设备100的实施例，其中专用读出放大器106a和106b连接到它们对应的位线b0-bn，并且交叉连接被应用于行缓冲器108a和108b。在该实施例中，读出放大器106a和106b分别专用于存储体0(102a)和存储体1(102b)，但是行缓冲器仍然可以在存储体之间共享。应当明白的是，该替代实施例可以提供在现有系统与图1中所示的实施例之间的中间水平的资源共享。
图5示出了合并有多存储体存储器阵列架构100的计算系统500。如图5中所示，系统500包括片上系统(SoC)502，其经由随机存取存储器(RAM)总线(例如，双倍数据速率(DDR)总线)电耦合到动态随机存取存储器(DRAM)设备504。DRAM设备504包括存储器设备100和专门配置的内部刷新模块518。内部刷新模块518被配置为：管理在设备上的存储器单元刷新，跟踪每个存储体的刷新间隔，以及生成对每个以及各个存储体102的刷新操作。另外，当内部刷新模块518决定使用来自另一个存储体的资源来执行对给定存储体的刷新操作时，其可以与存储体仲裁器112对接。SoC 502包括各种片上组件，其包括经由SoC总线516互连的多个存储器客户端、DRAM控制器510。存储器客户端可以包括一个或多个处理单元(例如，中央处理单元(CPU)506、图形处理单元(GPU)508、数字信号处理器(DSP)或请求对DRAM 504的读/写访问的其它存储器客户端。SoC 502还可以包括片上存储器设备，例如静态随机存取存储器(SRAM)512和只读存储器(ROM)514。
当内部刷新模块518被给予资源集合以执行对一个存储体0(102a)的刷新操作时，如果用于存储体102b中的行的刷新时间线在可编程的持续时间内足够接近，则其还可以执行对第二存储体102b的刷新操作。在这样做时，其可以减少当所有资源都用于读/写请求以及必须将数据从读出放大器写回到行以便释放用于刷新操作的资源时的将来情况的需求，从而降低功耗。
SoC主设备(例如，CPU 506、GPU 508、数字信号处理器等)可以通过将读/写请求发送给SoC指派的DRAM地址内的地址，来发出DRAM存储器访问请求。DRAM控制器510将该地址转换成对应的存储体、行和列地址。同时或几乎同时，DRAM 504内的刷新模块518还可以周期性地生成用于刷新操作的命令。根据来自主设备的业务模式和并发级别，读/写请求和刷新操作可以分布到不同的存储体中，或者可以具有针对一个存储体但是不同行的同时访问。可以在对单个存储体的同时访问期间采用上文描述的交叉连接机制。
图6示出了用于经由交叉连接机制在存储器设备100中提供同时的存储器存储体访问的方法600的实施例。在框602处，可以接收对于对多存储体存储器单元阵列中的同一存储体进行第一行操作和第二行操作的同时请求。对于同一存储体的同时请求可能导致由存储体仲裁器112确定的存储体冲突情形。例如，参照图7，可以从DRAM控制器510接收对于第一行操作的第一请求(时间线702)。第一行操作可以包括针对存储体102a中的行x的行激活。同时或几乎同时，可以接收对于第二行操作的第二请求(时间线704)。第二行操作可以包括由内部刷新模块518生成的对存储体102a中的行y的刷新。为了解决存储体冲突，考虑到防止在没有及时刷新的情况下的数据丢失，可以给予刷新操作使用资源的优先权。存储体仲裁器112可以延迟第一行操作(针对行x的行激活)。在框604处，在延迟第一行操作的同时，可以通过将交叉连接机制配置为将专用读出放大器106a连接到与存储体102a(存储体0)相关联的位线b0-bn，来执行第二行操作(刷新行y)。在框606处，在完成第二行操作之后，可以通过将交叉连接机制配置为将专用读出放大器106b连接到与存储体102a(存储体0)相关联的位线b0-bn，来执行第一行操作(针对行x的行激活)。参照图7，因为第一行操作(针对行x的行激活)可以被延迟，所以DRAM控制器510可能不再期望数据以确定性的方式传回。存储体仲裁器112可以被配置为向SoC 502发送繁忙信号(时间线706)，其指示：针对行x的行激活正在被延迟等待针对行y的刷新操作，以及数据尚未准备好。在执行对行y的刷新之后，存储体仲裁器112可以进行针对行x的行激活(时间线708)。DRAM控制器510可以检测到DRAM504不再发出繁忙信号，并且继续接收数据。
图8以示意图形式示出了用于解决存储体冲突的上述例子。箭头806示出了经由读出放大器106b对y行的操作。箭头804示出了由存储体仲裁器112发送存储体选择信号以重新配置交叉连接机制。箭头802示出了经由读出放大器106a对行x的行激活。
如本领域中已知的，可以逐行地周期性地刷新存储器设备100(例如，DRAM 504)。可以用将保持DRAM内容、同时节省功率的最小速率来执行刷新。应当明白的是，当内部刷新模块生成对第一存储体102a中的一组行的刷新操作时，由于其获得了用于刷新操作的共享存储体资源集合(读出放大器)，所以如果用于刷新的时间线接近用于第二存储体102b中的另一组行的时间线的话，其也可以使用该资源集合来生成对第二存储体102b中的该组行的刷新操作。在这样做时，其减少了将来对第二存储体102b的同时访问的可能性，并且避免了图7中的繁忙信号706所指示的延迟。应当明白的是，这种行为的特征实现可以是可编程的。
本领域技术人员将容易明白的是，上文描述的交叉连接机制可以有利地用于进一步为存储器设备100提供各种改进的应用。在一个示例性实施例中，可以利用交叉连接机制来提供行篡改保护。应当明白的是，刷新之间的间隔可以表示可能被攻击者利用的潜在安全风险或漏洞。例如，软件攻击可能会创建产生严重局部化行为的DRAM业务。DRAM刷新和定时参数可以不被改变，因为它们被嵌入在例如安全驱动器或硬件中。然而，在刷新间隔期间，攻击者可能通过在存储器单元阵列的局部区域中产生异常高的量的行活动(例如，页面打开、页面关闭)，来故意干扰一行或多行的内容。高活动可能导致相邻行中的数据改变状态，从而导致数据损坏，这可能使系统崩溃或允许安全漏洞接管。
图9示出了包括行访问监测器900的存储器设备100的另一实施例，行访问监测器900被配置为针对这些安全漏洞提供行篡改保护。存储器设备100可以以上文描述的方式配置，其中添加行访问监测器900。在一个实施例中，行访问监测器900被配置为跟踪存储体行激活的数量和与存储体行激活相关联的行地址。图10示出了用于维护行激活计数器表的示例性数据结构。行激活计数器表包括行地址1002的列表1000，其中对应的计数器1004和1008用于分别跟踪行条目的数量和行激活的数量。
如图10中所示，行地址列表1002可以存储每个存储体的已经被激活的唯一行地址。列表1002可以实现为高达某个最大容量。可以通过以下因数来缩放该最大容量的值：在刷新间隔内要激活的最大行数量。图10示出了已经用于记录对行编号0x1FFF、0x0303和0x1500的激活的三个示例性列表条目。行条目计数器1006的数字(#)跟踪列表1002中的有效条目，在该例子中为三。行激活计数器1010的数字跟踪针对存储体的激活总数，其中每次发生针对整个存储体的激活时该数字递增。如果(#行激活)与(#行条目计数器1006)的比超过可编程门限(ratio_max)，则行访问监测器900可以确定检测到甚至是行冲击(hammering)。然后其与内部刷新模块518对接，以执行对所有邻居行的刷新，这些行是与所存储的行条目中的任何行条目相邻的。
应当明白的是，内部刷新模块518使得系统500能够控制来自DRAM 504内的对存储器单元的刷新，而不取决于来自DRAM控制器510的刷新命令。在检测到行冲击时，行访问监测器900可以将需要额外刷新的行的存储体地址和行地址传送给内部刷新模块518。内部刷新模块518利用交叉连接机制来执行刷新操作。
图11示出了由行访问监测器900实现的方法1100的实施例。在框1102处，行访问监测器900针对存储器设备100中的存储体102a和102b中的每一者来监测行激活活动。在框1104处，响应于监测行激活活动，行访问监测器存储包括多个行地址条目1000的行激活计数器表(图10)。如果在表1000中不存在该条目的话，可以记录新的唯一行地址条目。行访问监测器900还可以在每次添加新条目时增加#行条目计数器1006，并且在每次在存储体中发生激活时增加#行激活计数器1010。在决策框1106处，行访问监测器900可以检测到比值[(#行激活计数器1010):(#行条目1006)]已经超过指示可疑行篡改的预定或可编程门限。在框1108处，行访问监测器900发起针对与在表1002中列出的行地址条目相邻的一行或多行的刷新操作。
响应于检测到行冲击，SoC“根信任”可以利用这些信息来采取各种主动措施，以例如控制和防止攻击。在这点上，应当明白的是，可以采用各种方法来向SoC 102传达行冲击。在一个实施例中，DRAM 504可以使用专用硬件信号和或内部读/写寄存器的组合来向SoC102指示攻击的信息(例如，与攻击相关联的地址)。
如上文提及的，系统100可以被并入到任何期望的计算系统中。图12示出了被并入到示例性便携式计算设备(PCD)1200中的存储器设备100。将易于明白的是，存储器设备100的某些组件。SoC 322可以包括多内核CPU 1202。多内核CPU 1202可以包括第零内核1210、第一内核1212以及第N内核1214。这些内核中的一个内核包括例如图形处理单元(GPU)，而其它内核中的一个或多个内核包括CPU。
显示器控制器328和触摸屏控制器330可以耦合到CPU 1202。进而，在片上系统322外部的触摸屏显示器1206可以耦合到显示器控制器328和触摸屏控制器330。
图12还示出了视频编码器334(例如，逐行倒相制式(PAL)编码器、顺序存储彩色制式(SECAM)编码器、或国家电视系统委员会(NTSC)编码器)耦合到多内核CPU 1202。此外，视频放大器336耦合到视频编码器334和触摸屏显示器1206。此外，视频端口338耦合到视频放大器336。如图12中所示，通用串行总线(USB)控制器340耦合到多内核CPU 1202。此外，USB端口342耦合到USB控制器340。存储器104和用户身份模块(SIM)卡346也可以耦合到多内核CPU 1202。
此外，如图12中所示，数字相机348可以耦合到多内核CPU 1202。在示例性方面中，数字相机348是电荷耦合器件(CCD)相机或互补金属氧化物半导体(CMOS)相机。
如图12中进一步所示，立体声音频编解码器(CODEC)350可以耦合到多内核CPU1202。此外，音频放大器352可以耦合到立体声音频CODEC 350。在示例性方面中，第一立体声扬声器354和第二立体声扬声器356耦合到音频放大器352。图12示出了麦克风放大器358也可以耦合到立体声音频CODEC 350。此外，麦克风360可以耦合到麦克风放大器358。在特定方面中，调频(FM)无线电调谐器362可以耦合到立体声音频CODEC 350。此外，FM天线364耦合到FM无线电调谐器362。此外，立体声耳机366可以耦合到立体声音频CODEC 350。
图12还示出了可以耦合到多内核CPU 1202的射频(RF)收发机368。RF开关370可以耦合到RF收发机368和RF天线372。小键盘204可以耦合到多内核CPU 1202。此外，具有麦克风的单声道耳机376可以耦合到多内核CPU 1202。此外，振动器设备378可以耦合到多内核CPU 1202。
图12还示出电源380可以耦合到片上系统322。在特定方面中，电源380是向PCD500的需要功率的各个组件提供功率的直流(DC)电源。此外，在特定方面中，电源是可再充电DC电池或者从连接到交流(AC)电源的AC到DC变压器得到的DC电源。
图12还指示PCD 1200还可以包括网卡388，其可以用于接入数据网络，例如，局域网、个域网或任何其它网络。网卡388可以是蓝牙网卡、WiFi网卡、个域网(PAN)卡、个域网超低功率技术(PeANUT)网卡、电视机/电缆/卫星调谐器、或本领域公知的任何其它网卡。此外，网卡388可以集成在芯片中，即，网卡388可以是芯片中的完整解决方案，并且可以不是单独的网卡388。
如图12中描绘的，触摸屏显示器1206、视频端口338、USB端口342、相机348、第一立体声扬声器354、第二立体声扬声器356、麦克风360、FM天线364、立体声耳机366、RF开关370、RF天线372、小键盘374、单声道耳机376、振动器378以及电源380可以在片上系统322外部。
应当明白的是，本文描述的方法步骤中的一个或多个方法步骤可以作为计算机程序指令(诸如上文描述的模块)被存储在存储器中。这些指令可以由任何适当的处理器与相应的模块结合或合作来执行，以执行本文描述的方法。
在本说明书中描述的过程或过程流中的某些步骤自然地在其它步骤之前，以使本发明如所描述的运作。然而，本发明不限于所描述的步骤的次序，如果这样的次序或顺序不改变本发明的功能的话。即，要认识到的是，在不脱离本发明的范围和精神的情况下，某些步骤可以在其它步骤之前、之后或与其它步骤并行地(大体同时地)执行。在一些实例中，可以在不脱离本发明的情况下省略或不执行某些步骤。此外，诸如“其后”、“然后”、“接下来”等的词语不旨在限制步骤的次序。这些词语仅用于引导读者完成示例性方法的描述。
另外，普通编程技术人员能够基于例如在本说明书中的流程图和相关联的描述，在没有困难的情况下编写计算机代码或识别适当的硬件和/或电路以实现所公开的发明。
因此，对程序代码指令的特定集合或详细的硬件设备的公开不被认为是对如何实现以及使用本发明的足够的理解所必需的。在上文描述中并且结合附图更加详细地解释了所要求保护的计算机实现过程的发明性功能，所述附图可以示出各个过程流。
在一个或多个示例性方面中，所描述的功能可以用硬件、软件、固件或其任意组合来实现。如果用软件来实现，则所述功能可以作为一个或多个指令或代码存储在计算机可读介质中或者通过其进行传输。计算机可读介质包括计算机存储介质和通信介质两者，所述通信介质包括促进计算机程序从一个地方传送到另一个地方的任何介质。存储介质可以是可以由计算机访问的任何可用介质。通过举例而非限制性的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、NAND闪存、NOR闪存、M-RAM、P-RAM、R-RAM、CD-ROM或其它光盘存储、磁盘存储介质或其它磁存储设备、或者可以用于以指令或数据结构的形式携带或存储期望的程序代码以及可以由计算机访问的任何其它介质。
此外，任何连接被适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤光缆、双绞线、数字用户线(“DSL”)或者无线技术(例如，红外线、无线电和微波)从网站、服务器或其它远程源传输软件，则同轴电缆、光纤光缆、双绞线、DSL或者无线技术(例如，红外线、无线电和微波)被包括在介质的定义中。
如本文所使用的，磁盘和光盘包括压缩光盘(“CD”)、激光光盘、光盘、数字多功能光盘(“DVD”)、软盘和蓝光光盘，其中磁盘通常磁性地复制数据，而光盘则利用激光来光学地复制数据。上述的组合也应当包括在非暂时性计算机可读介质的范围内。
在不脱离本发明的精神和范围的情况下，替代实施例对于本发明所涉及的领域的技术人员将变得显而易见。因此，尽管已经详细地说明和描述了选择的方面，但是将理解的是，如所附权利要求书所限定的，可以在不脱离本发明的精神和范围的情况下，在其中作出各种替代和改变。

Claims (24)

1.一种具有同时的存储器存储体访问的存储器设备，所述存储器设备包括：
第一存储体，其具有用于访问在第一存储器单元阵列中的第一行集合的第一位线集合；
第二存储体，其具有用于访问在第二存储器单元阵列中的第二行集合的第二位线集合；
第一存储体资源和第二存储体资源，其经由交叉连接开关来选择性地连接到所述第一位线集合或所述第二位线集合；以及
耦合到所述交叉连接开关的存储体仲裁器，所述第一存储体接收对于对所述第一存储体进行第一行操作和第二行操作的同时请求；
在延迟所述第二行操作的同时，所述存储体仲裁器通过将所述交叉连接开关配置为将第一存储体资源连接到所述第一存储体的所述第一位线集合以访问所述第一存储器单元阵列，来执行对所述第一存储体的所述第一行操作；以及
在完成所述第一行操作之后，所述存储体仲裁器通过将所述交叉连接开关配置为将第二存储体资源连接到与所述第一存储体相关联的所述第一位线集合，来执行对所述第一存储体的所述第二行操作。
2.根据权利要求1所述的存储器设备，其中，所述第一行操作包括刷新操作和行激活操作中的一项，并且所述第二行操作包括所述刷新操作和所述行激活操作中的另一项。
3.根据权利要求1所述的存储器设备，其中，所述第一存储体资源和所述第二存储体资源包括对应的读出放大器。
4.根据权利要求1所述的存储器设备，其中，所述第一存储体和所述第一存储体资源被设置在第一平面中，并且所述第二存储体和所述第二存储体资源被设置在第二平面中。
5.根据权利要求1所述的存储器设备，其中，所述第一存储体和所述第二存储体包括动态随机存取存储器(DRAM)，并且所述第一存储器单元阵列和所述第二存储器单元阵列包括子阵列。
6.一种具有同时的存储器存储体访问的存储器设备，所述存储器设备包括：
用于将数据存储在经由第一位线集合访问的第一存储器单元阵列中的单元；
用于将数据存储在经由第二位线集合访问的第二存储器单元阵列中的单元；
用于将所述第一位线集合和所述第二位线集合选择性地连接到第一存储器访问资源或第二存储器访问资源的单元；
控制单元，其耦合到所述用于将所述第一位线集合和所述第二位线集合选择性地连接的单元，所述第一存储器单元阵列接收对于对所述第一存储器单元阵列进行第一行操作和第二行操作的同时请求；
在延迟所述第二行操作的同时，所述控制单元通过将所述用于选择性地连接的单元配置为将所述第一存储器访问资源连接到与所述第一存储器单元阵列相关联的所述第一位线集合，来执行对所述第一存储器单元阵列的所述第一行操作；以及
在完成所述第一行操作之后，所述控制单元通过将所述用于选择性地连接的单元配置为将所述第二存储器访问资源连接到与所述第一存储器单元阵列相关联的所述第一位线集合，来执行对所述第一存储器单元阵列的所述第二行操作。
7.根据权利要求6所述的存储器设备，其中，所述控制单元包括电耦合到交叉连接开关的存储体仲裁器，并且所述存储体仲裁器被配置为经由一个或多个存储体选择信号来控制所述交叉连接开关。
8.根据权利要求6所述的存储器设备，还包括：
用于当刷新时间线接近时生成对一个或多个存储体的刷新操作的单元。
9.根据权利要求6所述的存储器设备，其中，所述第一行操作包括刷新操作和行激活操作中的一项，并且所述第二行操作包括所述刷新操作和所述行激活操作中的另一项。
10.根据权利要求6所述的存储器设备，其中，所述第一存储器访问资源和所述第二存储器访问资源包括对应的读出放大器。
11.根据权利要求6所述的存储器设备，其中，所述用于将数据存储在所述第一存储器单元阵列和所述第二存储器单元中的单元包括动态随机存取存储器(DRAM)子阵列。
12.一种用于在多存储体存储器阵列中提供同时的存储器存储体访问的方法，所述方法包括：
接收对于对多存储体阵列中的第一存储体进行第一行操作和第二行操作的同时请求；
在延迟所述第二行操作的同时，通过将交叉连接开关配置为将第一存储体资源连接到与所述第一存储体相关联的多个位线以访问存储器单元阵列，来执行对所述第一存储体的所述第一行操作；以及
在完成所述第一行操作之后，通过将所述交叉连接开关配置为将第二存储体资源连接到与所述第一存储体相关联的所述多个位线，来执行对所述第一存储体的所述第二行操作。
13.根据权利要求12所述的方法，其中，所述接收对于所述第一行操作和所述第二行操作的所述同时请求包括：确定与所述多存储体阵列中的所述第一存储体相关联的存储体冲突。
14.根据权利要求12所述的方法，其中，所述第一存储体包括动态随机存取存储器(DRAM)。
15.根据权利要求12所述的方法，还包括：
生成用于控制所述交叉连接开关的存储体选择信号。
16.根据权利要求12所述的方法，其中，所述第一存储体资源和所述第二存储体资源包括对应的读出放大器。
17.根据权利要求12所述的方法，其中，所述延迟所述第二行操作包括在所述第一行操作正在被执行时生成繁忙信号。
18.根据权利要求12所述的方法，其中，所述第一行操作包括刷新操作和行激活操作中的一项，并且所述第二行操作包括所述刷新操作和所述行激活操作中的另一项。
19.一种存储有程序的处理器可读存储介质，所述程序可由处理器执行以用于实现用于在多存储体存储器阵列中提供同时的存储器存储体访问的方法，所述方法包括：
接收对于对多存储体阵列中的第一存储体进行第一行操作和第二行操作的同时请求；
在延迟所述第二行操作的同时，通过将交叉连接开关配置为将第一存储体资源连接到与所述第一存储体相关联的多个位线以访问存储器单元阵列，来执行对所述第一存储体的所述第一行操作；以及
在完成所述第一行操作之后，通过将所述交叉连接开关配置为将第二存储体资源连接到与所述第一存储体相关联的所述多个位线，来执行对所述第一存储体的所述第二行操作。
20.根据权利要求19所述的处理器可读存储介质，其中，所述接收对于所述第一行操作和所述第二行操作的所述同时请求包括：确定与所述多存储体阵列中的所述第一存储体相关联的存储体冲突。
21.根据权利要求19所述的处理器可读存储介质，其中，所述第一存储体包括动态随机存取存储器(DRAM)。
22.根据权利要求19所述的处理器可读存储介质，其中，所述第一存储体资源和所述第二存储体资源包括对应的读出放大器。
23.根据权利要求19所述的处理器可读存储介质，其中，所述第一行操作包括刷新操作和行激活操作中的一项，并且所述第二行操作包括所述刷新操作和所述行激活操作中的另一项。
24.根据权利要求19所述的处理器可读存储介质，其是在电耦合到所述交叉连接开关的存储体仲裁器中实现的。
CN201780082273.7A 2017-01-06 2017-12-14 经由交叉连接的共享存储体资源的同时的存储器存储体访问 Active CN110168643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/400,507 2017-01-06
US15/400,507 US11024361B2 (en) 2017-01-06 2017-01-06 Coincident memory bank access via cross connected shared bank resources
PCT/US2017/066440 WO2018128768A1 (en) 2017-01-06 2017-12-14 Coincident memory bank access via cross-connected shared bank resources

Publications (2)

Publication Number Publication Date
CN110168643A CN110168643A (zh) 2019-08-23
CN110168643B true CN110168643B (zh) 2022-12-06

Family

ID=60953954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780082273.7A Active CN110168643B (zh) 2017-01-06 2017-12-14 经由交叉连接的共享存储体资源的同时的存储器存储体访问

Country Status (4)

Country Link
US (1) US11024361B2 (zh)
CN (1) CN110168643B (zh)
TW (1) TW201830388A (zh)
WO (1) WO2018128768A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
TWI816032B (zh) * 2020-04-10 2023-09-21 新唐科技股份有限公司 多核心處理器電路
US20220113868A1 (en) * 2020-10-09 2022-04-14 Microsoft Technology Licensing, Llc Mitigating row-hammer attacks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125071A (en) * 1998-04-22 2000-09-26 Kabushiki Kaisha Toshiba Semiconductor memory device with high data read rate
US6304509B1 (en) * 1998-11-20 2001-10-16 Nec Corporation Semiconductor storage unit
CN1345069A (zh) * 2000-08-31 2002-04-17 惠普公司 用于读取电阻交点阵列的存储器单元的方法和装置
JP2004046996A (ja) * 2002-07-15 2004-02-12 Elpida Memory Inc 半導体メモリ装置
JP2010049772A (ja) * 2008-08-25 2010-03-04 Spansion Llc 不揮発性記憶装置及び不揮発性記憶装置からのデータ読み出し方法
CN105551523A (zh) * 2015-12-10 2016-05-04 北京兆易创新科技股份有限公司 Nand存储器及其平衡wl电压建立时间的装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412788A (en) 1992-04-16 1995-05-02 Digital Equipment Corporation Memory bank management and arbitration in multiprocessor computer system
JPH09288888A (ja) 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体記憶装置
US6453370B1 (en) 1998-11-16 2002-09-17 Infineion Technologies Ag Using of bank tag registers to avoid a background operation collision in memory systems
KR100363079B1 (ko) 1999-02-01 2002-11-30 삼성전자 주식회사 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치
US6469945B2 (en) 2000-05-25 2002-10-22 Tachyon Semiconductor Corp. Dynamically configurated storage array with improved data access
US6622225B1 (en) 2000-08-31 2003-09-16 Hewlett-Packard Development Company, L.P. System for minimizing memory bank conflicts in a computer system
US6603705B2 (en) 2000-10-06 2003-08-05 Pmc-Sierra Ltd. Method of allowing random access to rambus DRAM for short burst of data
US7088604B2 (en) 2001-03-15 2006-08-08 Micron Technology, Inc. Multi-bank memory
KR100444703B1 (ko) 2002-10-01 2004-08-16 삼성전자주식회사 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
US6954387B2 (en) * 2003-07-15 2005-10-11 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler
EP1662369B1 (en) * 2004-11-30 2017-12-06 Fujitsu Limited Data storage system and data storage control device
US7490200B2 (en) * 2005-02-10 2009-02-10 International Business Machines Corporation L2 cache controller with slice directory and unified cache structure
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
KR100857743B1 (ko) 2007-02-06 2008-09-10 삼성전자주식회사 반도체 메모리 장치
WO2009105055A1 (en) 2007-05-10 2009-08-27 Micron Technology, Inc. Memory area protection system and methods
US8291174B2 (en) 2007-08-15 2012-10-16 Micron Technology, Inc. Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same
EP2248130A1 (en) 2008-02-19 2010-11-10 Rambus Inc. Multi-bank flash memory architecture with assignable resources
JP2011082449A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置
US11221764B2 (en) 2010-01-29 2022-01-11 Mosys, Inc. Partitioned memory with shared memory resources and configurable functions
WO2012074724A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
JP2012203919A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体記憶装置およびその制御方法
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9087561B2 (en) * 2012-12-21 2015-07-21 Advanced Micro Devices, Inc. Hybrid cache
US9959205B2 (en) * 2015-05-13 2018-05-01 Wisconsin Alumni Research Foundation Shared row buffer system for asymmetric memory
US9779798B1 (en) * 2017-01-06 2017-10-03 Qualcomm Incorporated Systems, methods, and computer programs for providing row tamper protection in a multi-bank memory cell array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125071A (en) * 1998-04-22 2000-09-26 Kabushiki Kaisha Toshiba Semiconductor memory device with high data read rate
US6304509B1 (en) * 1998-11-20 2001-10-16 Nec Corporation Semiconductor storage unit
CN1345069A (zh) * 2000-08-31 2002-04-17 惠普公司 用于读取电阻交点阵列的存储器单元的方法和装置
JP2004046996A (ja) * 2002-07-15 2004-02-12 Elpida Memory Inc 半導体メモリ装置
JP2010049772A (ja) * 2008-08-25 2010-03-04 Spansion Llc 不揮発性記憶装置及び不揮発性記憶装置からのデータ読み出し方法
CN105551523A (zh) * 2015-12-10 2016-05-04 北京兆易创新科技股份有限公司 Nand存储器及其平衡wl电压建立时间的装置

Also Published As

Publication number Publication date
US20180197594A1 (en) 2018-07-12
TW201830388A (zh) 2018-08-16
US11024361B2 (en) 2021-06-01
WO2018128768A1 (en) 2018-07-12
CN110168643A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US20180025771A1 (en) Directed per bank refresh command
US9703493B2 (en) Single-stage arbiter/scheduler for a memory system comprising a volatile memory and a shared cache
KR101952562B1 (ko) 홀수 계수 메모리 채널 인터리빙을 위한 시스템 및 방법
KR101914350B1 (ko) 동적 메모리 i/o 리사이징을 이용하여 메모리 전력을 절약하기 위한 시스템 및 방법
US10878880B2 (en) Selective volatile memory refresh via memory-side data valid indication
CN110168643B (zh) 经由交叉连接的共享存储体资源的同时的存储器存储体访问
US10318187B2 (en) Memory controller and memory system including the same
CN110168644B (zh) 用于在存储体存储器单元阵列中提供行篡改保护的系统、方法和计算机程序
EP2929446B1 (en) System and method for managing performance of a computing device having dissimilar memory types
US9383809B2 (en) System and method for reducing memory I/O power via data masking
US20170160928A1 (en) Systems and methods for a hybrid parallel-serial memory access
US20150199134A1 (en) System and method for resolving dram page conflicts based on memory access patterns
US20220293162A1 (en) Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands
TW201717026A (zh) 用於逐頁記憶體通道交錯之系統及方法
CN106951488A (zh) 一种日志记录方法和装置
US9685220B2 (en) DDR controller, method for implementing the same, and chip
US9761296B2 (en) Smart in-module refresh for DRAM
KR101103619B1 (ko) 멀티 포트 메모리 및 그 억세스 제어 방법
KR20160123985A (ko) 다이내믹 랜덤 액세스 메모리 모듈 및 그것의 리프레쉬 방법
EP3417379B1 (en) Systems and methods for individually configuring dynamic random access memories sharing a common command access bus
US20160358642A1 (en) Mobile device and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant